KR100665655B1 - Method for manufacturing Semiconductor device - Google Patents

Method for manufacturing Semiconductor device Download PDF

Info

Publication number
KR100665655B1
KR100665655B1 KR1020040090900A KR20040090900A KR100665655B1 KR 100665655 B1 KR100665655 B1 KR 100665655B1 KR 1020040090900 A KR1020040090900 A KR 1020040090900A KR 20040090900 A KR20040090900 A KR 20040090900A KR 100665655 B1 KR100665655 B1 KR 100665655B1
Authority
KR
South Korea
Prior art keywords
oxide film
etching
wafer
gas
semiconductor device
Prior art date
Application number
KR1020040090900A
Other languages
Korean (ko)
Other versions
KR20060042300A (en
Inventor
정순욱
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040090900A priority Critical patent/KR100665655B1/en
Publication of KR20060042300A publication Critical patent/KR20060042300A/en
Application granted granted Critical
Publication of KR100665655B1 publication Critical patent/KR100665655B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 산화막의 증착에 따른 평탄화가 불량한 웨이퍼를 정상적인 상태로 식각하기 위한 방법에 관한 것이다. 상기 방법은 반도체 기판상에 산화막을 증착하는 단계 및 증착된 산화막이 웨이퍼 외측에서 높은 단차를 가질 경우 웨이퍼 중앙 부위보다 외측 부위에서의 산화막 식각 속도가 높은 조건으로 산화막을 식각하여 평탄화하는 단계를 포함한다. 본 발명에 의하면 산화막 도포 공정에서 문제가 발생하여 단차가 생성된 경우에도 반도체 소자를 손실시키지 아니하고 정상적인 산화막 도포 상태와 비슷한 상태로 되돌릴 수 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for etching a wafer having poor planarization due to deposition of an oxide film in a normal state. The method includes depositing an oxide film on a semiconductor substrate and etching and planarizing the oxide film under conditions in which the oxide etching rate is higher at the outer portion than at the center portion of the wafer when the deposited oxide layer has a high step outside the wafer. . According to the present invention, even when a problem occurs in the oxide film coating process and a step is generated, the semiconductor device can be returned to a state similar to a normal oxide film coating state without losing the semiconductor device.

산화막, 식각, 단차, 레시피Oxide, Etch, Step, Recipe

Description

반도체 소자의 제조 방법{Method for manufacturing Semiconductor device} Method for manufacturing semiconductor device {Method for manufacturing Semiconductor device}             

도 1은 종래의 화학 기상 증착법에 따른 수직 반응로의 가스 흐름을 설명하기 위한 도면.1 is a view for explaining the gas flow in the vertical reactor according to the conventional chemical vapor deposition method.

도 2는 종래 기술에 따른 산화막이 증착된 웨이퍼의 단면을 나타낸 도면.2 is a cross-sectional view of a wafer on which an oxide film is deposited according to the prior art.

도 3은 본 발명의 바람직한 일 실시예에 따른 산화막이 증착된 웨이퍼의 단면을 나타낸 도면.3 is a cross-sectional view of a wafer on which an oxide film is deposited according to an exemplary embodiment of the present invention.

도 4는 본 발명의 바람직한 일 실시예에 따른 산화막의 위치마다 속도를 달리하여 산화막을 식각하는 방법을 설명하기 위한 도면.4 is a view for explaining a method of etching the oxide film by varying the speed for each position of the oxide film according to an embodiment of the present invention.

도 5는 본 발명의 바람직한 일 실시예에 따른 레시피에 의하여 식각이 완료된 산화막의 단면도.5 is a cross-sectional view of the oxide film is etched by the recipe according to an embodiment of the present invention.

도 6은 본 발명의 바람직한 일 실시예에 따른 레시피의 구조를 나타낸 도면.6 is a view showing the structure of a recipe according to an embodiment of the present invention.

도 7은 본 발명의 바람직한 일 실시예에 따른 레시피의 식각 속도 및 분포를 입체적으로 나타낸 도면.7 is a three-dimensional view showing the etching rate and distribution of the recipe according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

31 : 산화막31: oxide film

51 : 식각이 완료된 산화막51: etched oxide film

65 : 속도 조절 장치65 speed control device

본 발명은 반도체 소자 제조 방법에 관한 것으로, 특히 산화막의 도포 상태가 불량한 웨이퍼를 정상적인 상태로 식각하기 위한 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for etching a wafer having a poor coating state of an oxide film in a normal state.

화학 기상 증착법(CVD : Chemical Vapor Deposition)을 이용한 박막 형성은 반도체 소자 제작 과정에서 가장 중요한 공정 중의 하나이다. 비교적 낮은 온도에서 고순도와 결함이 없는 결정층 뿐 아니라, 비정질 물질도 얻을 수 있으며 다양한 종류의 박막 형성 및 광범위한 화학량론적 구성을 쉽게 조절할 수 있는 장점을 갖고 있다.Thin film formation using Chemical Vapor Deposition (CVD) is one of the most important processes in the fabrication of semiconductor devices. At relatively low temperatures, high purity and defect-free crystal layers, as well as amorphous materials, can be obtained and have the advantage of easily controlling various types of thin film formation and a wide range of stoichiometric configurations.

도 1은 종래의 화학 기상 증착법에 따른 수직 반응로의 가스 흐름을 설명하기 위한 도면이다.1 is a view for explaining the gas flow in the vertical reactor according to the conventional chemical vapor deposition method.

도 1을 참조하면, 반응 가스가 가스 흐름에 따라 일정한 속도록 이동되어지면 기판 부근에서는 속도의 감소가 일어나게 된다. 일정한 속도를 갖고 속도 벡터가 평행을 유지하는 반응 가스 흐름을 라미나 흐름(Laminar Flow, 13)이라고 한다. 기판(11) 바로 위의 흐름이 멈추어진 부분과 라미나 흐름(13) 사이를 정체 영역(Stagnant, 15)이라고 한다. 이 정체 영역(15)에서는 라미나 흐름(13)쪽으로 기판 위로 반응 가스의 농도차에 의한 확산 이동이 나타나게 된다.Referring to FIG. 1, when the reaction gas is moved at a constant speed according to the gas flow, the speed decreases in the vicinity of the substrate. The reactant gas stream, which has a constant velocity and the velocity vectors are parallel, is called a Laminar Flow (13). The portion where the flow just above the substrate 11 is stopped and the lamina flow 13 are called stagnant regions 15. In this stagnant region 15, diffusion movement due to the difference in concentration of the reaction gas appears on the substrate toward the lamina flow 13.

기판에 도달하는 반응 가스들의 실제적인 유속은 기판(11) 표면과 정체 영역(15)에서의 온도와 부분압에 의한 복잡한 함수 관계가 되지만, 라미나 흐름(13)의 가스 농도를 Ng, 기판 표면에서서의 농도를 No라 할 때, 다음과 같이 간단히 그 유속 밀도를 나타낼 수 있다.The actual flow rate of the reactant gases arriving at the substrate is a complex function of temperature and partial pressure in the substrate 11 surface and stagnant region 15, but the gas concentration of the lamina flow 13 is increased to Ng, the substrate surface. When the concentration of the stand is No, the flow velocity density can be simply expressed as follows.

Figure 112004051819046-pat00001
Figure 112004051819046-pat00001

j : 반응 가스 분자의 유속 밀도(molecules/cm2·sec)j: flow rate density of reactant gas molecules (molecules / cm 2 · sec)

D : 확산 계수D: diffusion coefficient

상기 유속 밀도 식과 같이 반응 가스의 유속 밀도는 정체 영역(15)의 두께 δ에 반비례하므로, 박막의 형성은 웨이퍼의 중앙에서 낮고 가장자리에서 높게 형성되는 경향이 있다.Since the flow rate density of the reaction gas is inversely proportional to the thickness δ of the stagnant region 15 as in the flow rate density equation, the formation of the thin film tends to be formed at the center of the wafer and high at the edge.

따라서 산화막을 도포하는 과정에서 상기와 같은 수직 반응로를 이용하는 경우, 도 2에서와 같이 도포된 산화막(21)은 웨이퍼의 중앙에는 낮고, 가장자리에 높게 형성되어 산화막의 단차가 발생한다. 이와 같이 산화막의 도포상태가 불량하여 단차가 발생하는 경우 패턴 공정에서 부분적인 디포커스(Defocus)를 유발할 수 있으며, 식각 공정에서도 부분적으로 식각되지 않아 불량이 발생하게 된다. 일반적으로 산화막을 도포한 후 화학 기계적 연마(CMP; Chemical Mechanical Polishing)에 의해 평탄화 작업이 수행된다. 그러나 평탄화 작업 역시 기존에 형성된 산화막의 단차를 그대로 따라가기 마련이기 때문에 기존의 평탄화 작업은 완전한 대안이 될 수 없다.Therefore, in the case of using the vertical reaction furnace as described above in the process of applying the oxide film, the coated oxide film 21 as shown in Figure 2 is formed in the center of the wafer is low, the edge is high, the step of the oxide film occurs. As such, when the coating state of the oxide film is poor, a step may occur, which may cause partial defocus in the pattern process, and a defect may occur because the etching process is not partially etched. Generally, after the oxide film is applied, the planarization operation is performed by chemical mechanical polishing (CMP). However, the planarization work cannot be a perfect alternative since the planarization work follows the step of the existing oxide film.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 산화막의 도포 상태가 불량한 웨이퍼를 정상적인 상태로 식각하기 위한 방법을 제공하고자 하는 것이다.
An object of the present invention for solving the above problems is to provide a method for etching a wafer having a poor coating state of the oxide film in a normal state.

상술한 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면 반도체 기판상에 산화막을 증착하는 단계 및 상기 증착된 산화막이 웨이퍼 외측에서 높은 단차를 가질 경우 상기 웨이퍼 중앙 부위보다 외측 부위에서의 산화막 식각 속도가 높은 조건으로 상기 산화막을 식각하여 평탄화하는 단계를 포함하는 반도체 소자 제조 방법을 제공할 수 있다.In order to achieve the above objects, according to an aspect of the present invention, the step of depositing an oxide film on a semiconductor substrate and the oxide etch rate in the outer portion than the center portion of the wafer when the deposited oxide has a high step outside the wafer It can provide a semiconductor device manufacturing method comprising the step of etching and planarizing the oxide film under a high condition.

바람직한 일 실시예에서, 상기 산화막을 식각하는 조건은 압력이 250mtorr 내지 300mtorr, 파워는 110W 내지 150W, CF4 가스의 사용량은 16sccm 내지 20sccm, CHF3 가스의 사용량은 6sccm 내지 10sccm, He 가스의 사용량은 40sccm 내지 70sccm, O2 가스의 사용량은 3sccm 내지 5sccm인 것을 특징으로 한다.In a preferred embodiment, the conditions for etching the oxide film is a pressure of 250mtorr to 300mtorr, power is 110W to 150W, CF 4 gas is used 16sccm to 20sccm, CHF 3 gas is used 6sccm to 10sccm, He gas is used 40 sccm to 70 sccm, the amount of O 2 gas is characterized in that 3sccm to 5sccm.

이어서, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설 명하기로 한다. Next, a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

우선, 도 3 내지 도 5를 참조하여 본 발명의 바람직한 일 실시예에 따른 단차를 포함하는 산화막을 식각하는 방법을 설명하기로 한다.First, a method of etching an oxide film including a step according to an exemplary embodiment of the present invention will be described with reference to FIGS. 3 to 5.

도 3은 본 발명의 바람직한 일 실시예에 따른 산화막이 증착된 웨이퍼의 단면을 나타낸 도면이다.3 is a cross-sectional view of a wafer on which an oxide film is deposited according to an exemplary embodiment of the present invention.

도 3을 참조하면, 화학 기상 증착법(CVD : Chemical Vapor Deposition)을 이용한 산화막(31)이 형성된다. 이 산화막은 중앙 부분은 낮고, 가장자리로 갈수록 두꺼운 모양을 하고 있다. 중앙 부분과 가장자리 부분의 차이, 즉 단차(33)가 형성되어 있음을 볼 수 있다. 본 발명은 이러한 단차(33)로 인하여 후에 패턴 공정에서 발생할 수 있는 디포커스(Defocus) 및 식각 공정(Etching Process)에서의 불량을 막고자 하는 것이다.Referring to FIG. 3, an oxide film 31 is formed by using chemical vapor deposition (CVD). The oxide film has a lower center portion and thicker edges. It can be seen that the difference between the center portion and the edge portion, that is, the step 33 is formed. The present invention aims to prevent defects in the defocus and etching processes that may occur later in the pattern process due to the step 33.

도 4는 본 발명의 바람직한 일 실시예에 따른 산화막의 위치마다 속도를 달리하여 산화막을 식각하는 방법을 설명하기 위한 도면이다.4 is a view for explaining a method of etching the oxide film by varying the speed for each position of the oxide film according to an embodiment of the present invention.

도 4를 참조하면, 산화막(31)은 본 발명에 따른 레시피(Recipe)에 의하여 식각된다. 화살표(41)의 길이는 식각되는 속도를 나타낸다. 즉 산화막(31)의 중앙 부분은 식각되는 속도가 작으며, 가장자리 부분으로 갈수록 식각되는 속도는 점점 증가한다. 여기서 레시피는 상기 산화막(31)의 단차로 인하여 발생할 수 있는 불량을 예방하기 위하여 상기 산화막(31)을 위치마다 속도를 달리하여 식각하는 장치를 말한다. 상기 레시피에 의하여 산화막(31)의 위치마다의 식각되는 속도가 조절될 수 있다.Referring to FIG. 4, the oxide film 31 is etched by the recipe according to the present invention. The length of arrow 41 represents the speed at which it is etched. That is, the speed of etching the central portion of the oxide film 31 is small, the speed of etching increases toward the edge portion. Here, the recipe refers to a device for etching the oxide film 31 at different positions in order to prevent defects that may occur due to the step of the oxide film 31. The etching rate for each position of the oxide layer 31 may be controlled by the recipe.

도 5는 본 발명의 바람직한 일 실시예에 따른 레시피에 의하여 식각이 완료된 산화막의 단면도이다.5 is a cross-sectional view of an oxide film etched by a recipe according to an embodiment of the present invention.

도 5를 참조하면, 레시피에 의하여 식각이 완료된 산화막(51)의 표면은 균일하다. 최초 형성된 산화막은 가장자리가 두꺼운 형태이었으나, 본 발명에 따른 레시피에 의하여 가장자리 부분이 빠른 속도로 식각됨에 따라 식각 완료 후 산화막(51)은 단차가 존재하지 아니하며, 평탄한 모양을 하고 있다.Referring to FIG. 5, the surface of the oxide film 51 which has been etched by the recipe is uniform. The first oxide film was thick, but the edge portion was etched at a high speed by the recipe according to the present invention. After completion of etching, the oxide film 51 does not have a step and has a flat shape.

도 6은 본 발명의 바람직한 일 실시예에 따른 레시피의 구조를 나타낸 도면이다.6 is a view showing the structure of a recipe according to an embodiment of the present invention.

도 6을 참조하면, 레시피(Recipe)는 상부 챔버(61), 하부 챔버(62), 하우징(63), 샤워 헤드(64), 속도 조절 장치(65) 및 정전척(66)을 포함한다.Referring to FIG. 6, the recipe includes an upper chamber 61, a lower chamber 62, a housing 63, a shower head 64, a speed regulating device 65, and an electrostatic chuck 66.

식각 공정에는 크게 건식 식각(Dry Etching)과 습식 식각(Wet Etching)으로 구분되는데, 건식 식각이란 플라즈마를 이용하여 원하는 레이어를 식각하는 것을 말하며, 습식 식각이란 특정한 케미컬 솔루션을 사용하여 가역적인, 혹은 비가역적인 화학 반응에 의해 원하는 기판층을 식각하는 것을 말한다. 본 발명에 따른 레시피는 건식 식각을 응용한 식각 장치가 될 수 있다.The etching process is largely divided into dry etching and wet etching. Dry etching refers to etching a desired layer using plasma, and wet etching is reversible or irreversible using a specific chemical solution. Etching the desired substrate layer by chemical reaction. The recipe according to the present invention may be an etching apparatus using dry etching.

본 발명에 따른 레시피는 하우징(63) 내부에 샤워 헤드가 위치하는 상부 챔버(61) 및 정전척(66)이 위치하며 정전척(66) 상부에 놓여지는 웨이퍼(67)의 식각 공정이 진행되는 하부 챔버(62)를 포함하고 있다.In the recipe according to the present invention, the upper chamber 61 and the electrostatic chuck 66 where the shower head is located in the housing 63 are positioned, and the etching process of the wafer 67 which is placed on the electrostatic chuck 66 is performed. And a lower chamber 62.

상부 챔버(61)에 위치한 샤워 헤드(64)는 플라즈마 소스가 되는 가스를 방출하는 기능을 수행한다. 상기 가스는 미도시 된 RF 발생부에서 발생한 RF 파워에 의하여 플라즈마 형태로 하부 챔버(62)로 유입된다. 유입된 플라즈마에 의하여 정전척(66) 위의 웨이퍼(67)가 식각된다. 이때 하부 챔버(62)로 유입되는 플라즈마는 속도 조절 장치(65)에 의하여 웨이퍼(67)의 중앙 부분에서는 속도가 느리고 웨이퍼(67)의 가장 자리 부분은 속도가 빠르게 조정된다.The shower head 64 located in the upper chamber 61 performs a function of releasing a gas serving as a plasma source. The gas is introduced into the lower chamber 62 in the form of a plasma by RF power generated from an unshown RF generator. The wafer 67 on the electrostatic chuck 66 is etched by the introduced plasma. At this time, the plasma flowing into the lower chamber 62 is slowed at the central portion of the wafer 67 by the speed adjusting device 65, and the edge of the wafer 67 is quickly adjusted.

본 발명에 따른 레시피는 압력 조절 장치, RF 발생부를 더 포함하며, 이들에 의하여 웨이퍼(67)의 식각 환경이 조절된다. 레시피에 의한 식각 조건은 바람직하게는 압력은 250mtorr 내지 300mtorr, 파워는 110W 내지 150W, CF4 가스의 사용량은 16sccm 내지 20sccm, CHF3 가스의 사용량은 6sccm 내지 10sccm, He 가스의 사용량은 40sccm 내지 70sccm, O2 가스의 사용량은 3sccm 내지 5sccm가 될 수 있다.The recipe according to the present invention further includes a pressure regulating device and an RF generator, whereby the etching environment of the wafer 67 is controlled. The etching conditions according to the recipe are preferably 250 mtorr to 300 mtorr in pressure, 110 W to 150 W in power, and 16 sccm to 20 sccm in the amount of CF 4 gas, 6 sccm to 10 sccm in the amount of CHF3 gas, and 40 sccm to 70 sccm in the amount of He gas. the amount of the second gas can be a 3sccm to 5sccm.

도 7은 본 발명의 바람직한 일 실시예에 따른 레시피의 식각 속도 및 분포를 입체적으로 나타낸 도면이다.7 is a view three-dimensionally showing the etching rate and distribution of the recipe according to an embodiment of the present invention.

도 7을 참조하면, 본 입체도는 산화막의 도포 상태를 나타낸 것이 아니라 레시피의 식각 속도를 입체적으로 표현한 것이다. 본 발명의 따른 레시피의 식각 속도는 웨이퍼의 중앙 부분에서 가장 자리 부분으로 갈수록 점점 커짐을 알 수 있다.Referring to FIG. 7, the three-dimensional view does not show an application state of the oxide film but three-dimensionally expresses the etching rate of the recipe. It can be seen that the etching rate of the recipe according to the present invention increases gradually from the center portion of the wafer to the edge portion.

본 발명은 상기 실시예에 한정되지 않으며, 많은 변형이 본 발명의 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 물론이다. The present invention is not limited to the above embodiments, and many variations are possible by those skilled in the art within the spirit of the present invention.

본 발명에 의하면 산화막 도포 공정에서 문제가 발생하여 단차가 생성된 경우에도 반도체 소자를 손실시키지 아니하고 정상적인 산화막 도포 상태와 비슷한 상태로 되돌릴 수 있다.According to the present invention, even when a problem occurs in the oxide film coating process and a step is generated, the semiconductor device can be returned to a state similar to a normal oxide film coating state without losing the semiconductor device.

Claims (2)

반도체 기판상에 산화막을 증착하는 단계 및Depositing an oxide film on the semiconductor substrate, and 상기 증착된 산화막이 웨이퍼 외측에서 높은 단차를 가질 경우 상기 웨이퍼 중앙 부위보다 외측 부위에서의 산화막 식각 속도가 높은 조건으로 상기 산화막을 식각하여 평탄화하는 단계를 포함하고,Etching and planarizing the oxide film under conditions in which the oxide etching rate is higher at the outer portion than the center portion of the wafer when the deposited oxide layer has a high level at the outside of the wafer, 상기 산화막을 식각하는 조건은 압력이 250mtorr 내지 300mtorr, 파워는 110W 내지 150W, CF4 가스의 사용량은 16sccm 내지 20sccm, CHF3 가스의 사용량은 6sccm 내지 10sccm, He 가스의 사용량은 40sccm 내지 70sccm, O2 가스의 사용량은 3sccm 내지 5sccm인 것을 특징으로 하는 반도체 소자 제조 방법.Conditions for etching the oxide film is pressure 250mtorr to 300mtorr, power 110W to 150W, CF 4 gas is used 16sccm to 20sccm, CHF 3 gas is used 6sccm to 10sccm, He gas is used 40sccm to 70sccm, O 2 The amount of the gas used is a semiconductor device manufacturing method, characterized in that 3sccm to 5sccm. 삭제delete
KR1020040090900A 2004-11-09 2004-11-09 Method for manufacturing Semiconductor device KR100665655B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040090900A KR100665655B1 (en) 2004-11-09 2004-11-09 Method for manufacturing Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040090900A KR100665655B1 (en) 2004-11-09 2004-11-09 Method for manufacturing Semiconductor device

Publications (2)

Publication Number Publication Date
KR20060042300A KR20060042300A (en) 2006-05-12
KR100665655B1 true KR100665655B1 (en) 2007-01-10

Family

ID=37148207

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040090900A KR100665655B1 (en) 2004-11-09 2004-11-09 Method for manufacturing Semiconductor device

Country Status (1)

Country Link
KR (1) KR100665655B1 (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246937A (en) * 1990-02-23 1991-11-05 Sharp Corp Manufacture of semiconductor device
KR920020600A (en) * 1991-04-10 1992-11-21 문정환 Planarization method of semiconductor device
KR20040006459A (en) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 Method for improvement etching of hard mask

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03246937A (en) * 1990-02-23 1991-11-05 Sharp Corp Manufacture of semiconductor device
KR920020600A (en) * 1991-04-10 1992-11-21 문정환 Planarization method of semiconductor device
KR20040006459A (en) * 2002-07-12 2004-01-24 주식회사 하이닉스반도체 Method for improvement etching of hard mask

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040006459 *

Also Published As

Publication number Publication date
KR20060042300A (en) 2006-05-12

Similar Documents

Publication Publication Date Title
TWI783121B (en) Method of spacer-defined direct patterning in semiconductor fabrication
TW201826386A (en) Removal methods for high aspect ratio structures
CN110249410B (en) Boron doped tungsten carbide for hard mask applications
TWI720673B (en) Boron-doped amorphous carbon hard mask and related methods
TWI638034B (en) Method of treating a microelectronic substrate using dilute tmah
KR20080002638A (en) Method for forming micro lenses and semiconductor device including the micro lenses
TW201941363A (en) Airgap formation processes
US6719808B1 (en) Method of and apparatus for manufacturing a semiconductor device using a polysilicon hard mask
JP7471492B2 (en) Techniques for improving adhesion and defects in tungsten carbide films.
US11322347B2 (en) Conformal oxidation processes for 3D NAND
KR101146118B1 (en) Dry etch method for silicon oxide
CN108140571B (en) Method and apparatus for dynamically controlling temperature of a wet etch process
TWI323011B (en) Method for etching having a controlled distribution of process results
KR100665655B1 (en) Method for manufacturing Semiconductor device
US6651678B2 (en) Method of manufacturing semiconductor device
US20020094687A1 (en) Method of fabricating semiconductor device for preventing contaminating particle generation
JPH09148270A (en) Etching method and method for manufacturing semiconductor device
CN108133887A (en) Flattening method based on deep etching
JPH0265256A (en) Manufacture of semiconductor device
US6376156B1 (en) Prevent defocus issue on wafer with tungsten coating on back-side
Bhardwaj et al. Advances in deep oxide etch processing for mems–mask selection
JP2008016816A (en) Thin film planarization method of semiconductor device
KR100782325B1 (en) Method for fabricating semiconductor devices
TW202412087A (en) Methods of highly selective silicon oxide removal
JP2023133683A (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee