KR100664851B1 - Image sensor having fly-eye lens and method for fabrication thereof - Google Patents

Image sensor having fly-eye lens and method for fabrication thereof Download PDF

Info

Publication number
KR100664851B1
KR100664851B1 KR1020040115891A KR20040115891A KR100664851B1 KR 100664851 B1 KR100664851 B1 KR 100664851B1 KR 1020040115891 A KR1020040115891 A KR 1020040115891A KR 20040115891 A KR20040115891 A KR 20040115891A KR 100664851 B1 KR100664851 B1 KR 100664851B1
Authority
KR
South Korea
Prior art keywords
metal line
image sensor
forming
spacer
insulating film
Prior art date
Application number
KR1020040115891A
Other languages
Korean (ko)
Other versions
KR20060077100A (en
Inventor
윤준호
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115891A priority Critical patent/KR100664851B1/en
Publication of KR20060077100A publication Critical patent/KR20060077100A/en
Application granted granted Critical
Publication of KR100664851B1 publication Critical patent/KR100664851B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 비정상적으로 입사 또는 산란된 빛이 메탈라인에 반사되어 포토다이오드로 입사하여 스미어 효과를 일으키는 것을 방지할 수 있는 이미지센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 수광영역; 상기 수광영역과 오버랩되도록 상부에 배치된 마이크로렌즈; 및 상기 수광영역과 상기 마이크로렌즈 사이에서 상기 수광영역과 오버랩되지 않도록 배치된 적층 구조의 복수의 메탈라인을 포함하며, 상기 복수의 메탈라인은 상기 마이크로렌즈를 통해 입사된 빛이 그 측면에서 반사되지 않도록 반사방지막을 이용한 스페이서를 갖는 이미지센서를 제공한다.The present invention is to provide an image sensor and a method of manufacturing the same that can prevent the abnormally incident or scattered light is reflected to the metal line to enter the photodiode to cause a smear effect, for this purpose, the light receiving area ; A microlens disposed above the light receiving area to overlap the light receiving area; And a plurality of metal lines having a stacked structure disposed between the light receiving region and the microlens so as not to overlap with the light receiving region, wherein the plurality of metal lines do not reflect light incident through the microlenses from the side thereof. An image sensor having a spacer using an antireflection film is provided.

또한, 본 발명은, 포토다이오드 형성을 포함한 소정의 공정이 완료된 기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 메탈라인을 형성하는 단계; 입사된 빛이 상기 메탈라인 측면에서 반사되지 않도록 상기 메탈라인 측벽에 반사방지막을 이용한 스페이서를 형성하는 단계; 상기 메탈라인을 마스킹하는 포토레지스트 패턴을 형성하는 단계; LPD(Liquid Phase Deposition) 방식을 이용하여 노출된 상기 제1절연막으로 부터 제2절연막을 성장시키는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.In addition, the present invention comprises the steps of forming a first insulating film on a substrate having a predetermined process including photodiode formation; Forming a metal line on the first insulating layer; Forming a spacer using an anti-reflection film on the sidewall of the metal line such that incident light is not reflected from the side of the metal line; Forming a photoresist pattern for masking the metal lines; Growing a second insulating film from the exposed first insulating film by using a liquid phase deposition (LPD) method; And removing the photoresist pattern.

이미지센서, 마이크로렌즈, LPD(Liquid Phase Deposition), IMD, PMD, 스페이서, 반사방지막, 스미어 효과(Smear effect).Image sensor, micro lens, LPD (Liquid Phase Deposition), IMD, PMD, spacer, anti-reflection film, smear effect.

Description

파리눈 렌즈를 갖는 이미지센서 및 그 제조 방법{IMAGE SENSOR HAVING FLY-EYE LENS AND METHOD FOR FABRICATION THEREOF} IMAGE SENSOR HAVING FLY-EYE LENS AND METHOD FOR FABRICATION THEREOF}             

도 1은 종래기술에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도.1 is a cross-sectional view showing a portion of a unit pixel of a CMOS image sensor according to the prior art.

도 2는 스미어 효과를 도시한 사진.2 is a photograph showing a smear effect.

도 3은 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도.3 is a cross-sectional view showing a portion of a unit pixel of a CMOS image sensor according to an embodiment of the present invention.

도 4a 내지 도 4e는 본 발명의 일실시예에 따른 CMOS 이미지센서의 메탈라인 형성 제조 공정을 도시한 단면도.4A to 4E are cross-sectional views illustrating a metal line forming manufacturing process of a CMOS image sensor according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

SUB : 기판 P-epi : P형 에피층SUB: Substrate P-epi: P-type Epilayer

PD : 포토다이오드 Tx : 트랜스퍼 트랜지스터PD: Photodiode Tx: Transfer Transistor

Rx : 리셋 트랜지스터 PMD : 메탈라인 형성 전 절연막Rx: Reset transistor PMD: Insulation film before metal line formation

M1, M2 : 메탈라인 IMD : 메탈라인 간 절연막M1, M2: Metal Line IMD: Metal Line Insulation

PL : 보호막 ARC : 스페이서PL: Protective ARC: Spacer

CF : 칼라필터 ML : 마이크로렌즈CF: Color Filter ML: Micro Lens

OCL1 ∼ OCL3 : 오버코팅 레이어 OCL1 to OCL3: Overcoat Layer

본 발명은 이미지센서에 관한 것으로 특히, 메탈라인 구조 변경을 통해 광 특성을 높인 이미지센서 및 그 제조 방법에 관한 것이다.The present invention relates to an image sensor, and more particularly, to an image sensor and a method of manufacturing the same to improve the optical characteristics by changing the metal line structure.

이미지센서는 광학 영상(Optical image)을 전기 신호로 변환시키는 반도체 소자이다. 이 중에서 전하결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Silicon) 캐패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 캐패시터에 저장되고 이송되는 소자이다.The image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) is a device in which charge carriers are stored and transported in capacitors while individual MOS (Metal-Oxide-Silicon) capacitors are located in close proximity to each other.

반면, CMOS(Complementary MOS; 이하 CMOS) 이미지센서는 제어회로(Control circuit) 및 신호처리회로(Signal processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하며, 화소 수 만큼 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(Output)을 검출하는 스위칭 방식을 채용하는 소자이다.On the other hand, CMOS (Complementary MOS) image sensors use CMOS technology that uses a control circuit and a signal processing circuit as peripheral circuits. It is a device that adopts a switching system that sequentially detects output.

도 1은 종래기술에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도이다.1 is a cross-sectional view showing a part of a unit pixel of a CMOS image sensor according to the prior art.

도 1을 참조하면, 고농도의 P형(P++) 기판(SUB)에 P형 에피층(P-epi)이 적층되어 있다. 이하에서는, 고농도의 P형(P++) 기판(SUB)에 P형 에피층(P-epi)이 적층 된 구조를 반도체층이라 칭한다.Referring to FIG. 1, a P-type epi layer (P-epi) is stacked on a high concentration P-type (P ++) substrate SUB. Hereinafter, a structure in which a P-type epi layer (P-epi) is stacked on a high concentration P-type (P ++) substrate SUB is referred to as a semiconductor layer.

반도체층에 국부적으로 필드산화막(도시하지 않음)이 형성되어 있으며, 반도체층 상에는 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)를 포함한 복수의 트랜지스터가 형성되어 있다.A field oxide film (not shown) is formed locally in the semiconductor layer, and a plurality of transistors including a transfer transistor Tx and a reset transistor Rx are formed on the semiconductor layer.

트랜스퍼 게이트의 일측에 얼라인된 반도체층의 표면 하부에 깊은 이온주입에 의한 N형 영역(이하 n-영역이라 함)과 반도체층의 표면과 접하는 영역에 위치한 P형 영역(이하 P0영역이라 함)으로 이루어진 핀드 포토다이오드(PD)가 형성되어 있다. N-type region (hereinafter referred to as n-region) by deep ion implantation below the surface of the semiconductor layer aligned to one side of the transfer gate and P-type region (hereinafter referred to as P0 region) located in the region in contact with the surface of the semiconductor layer. A pinned photodiode PD is formed.

트랜스퍼 게이트의 타측에 얼라인된 반도체층의 표면 하부에 이온주입에 의한 고농도 N형(N+)의 플로팅 확산영역(FD)이 형성된다. A high concentration N-type (N +) floating diffusion region FD is formed by ion implantation under the surface of the semiconductor layer aligned on the other side of the transfer gate.

포토다이오드(PD) 및 트랜지스터가 형성된 전면에 메탈라인 형성 전 절연막(Pre-Metal Dielectric; 이하 PMD라 함)이 형성되어 있으며, PMD 상에 제1메탈라인(M1)이 형성되어 있다. The pre-metal dielectric (hereinafter referred to as PMD) is formed on the entire surface where the photodiode PD and the transistor are formed, and the first metal line M1 is formed on the PMD.

제1메탈라인(M1) 상에는 메탈라인 간 절연막(Inter-Metal Dielectric; 이하 IMD라 함)이 형성되어 있으며, IMD 상에는 제2메탈라인(M2)이 형성되어 있다. An inter-metal dielectric (hereinafter, referred to as IMD) is formed on the first metal line M1, and a second metal line M2 is formed on the IMD.

제1 및 제2메탈라인(M1, M2)은 전원라인 또는 신호라인과 단위화소 및 로직회로를 접속시키기 위한 것으로, 포토다이오드(PD) 이외의 영역에 빛이 입사하는 것을 방지하기 위한 쉴드의 역할을 동시에 한다.The first and second metal lines M1 and M2 are used to connect power lines, signal lines, unit pixels, and logic circuits, and serve as shields to prevent light from being incident on areas other than the photodiode PD. At the same time.

아울러, 여기서는 제2메탈라인(M2)이 최종 메탈라인인 것으로 나타나 있으나, 이보다 제3 또는 제4 등 그 이상의 메탈라인을 포함하는 경우도 존재한다.In addition, although the second metal line M2 is shown as a final metal line here, a case in which the second metal line M2 includes a third or fourth metal line or more may exist.

제2메탈라인(M2) 상에는 하부 구조의 보호(Passivation)를 위한 보호막(Passivation Layer; 이하 PL이라 함)이 형성되어 있으며, PL 상에는 메탈라인 형성에 따라 발생한 단차를 줄이기 위한 제1오버코팅 레이어(Over Coating Layer; 이하 OCL1이라 함)가 형성되어 있으며, OCL1 상에는 각 단위화소 별로 RGB 색상 구현을 위한 칼라필터(Color Filter; 이하 CF라 함)가 형성되어 있다. 여기서, PL은 통상 질화막/산화막의 2중 구조를 이룬다.A passivation layer (hereinafter referred to as PL) is formed on the second metal line M2 to passivate the underlying structure, and on the PL, a first overcoating layer to reduce a step caused by metal line formation is formed. Over Coating Layer (hereinafter referred to as OCL1) is formed, and on the OCL1, a color filter (hereinafter referred to as CF) for implementing RGB color is formed for each unit pixel. Here, PL usually forms a double structure of a nitride film / oxide film.

CF 상에는 마이크로렌즈 형성시 공정 마진 확보를 위한 제2오버코팅 레이어(이하 OCL2라 함)가 형성되어 있으며, OCL2 상에는 마이크로렌즈(Micro-Lens; 이하 ML이라 함)가 형성되어 있다. On the CF, a second overcoating layer (hereinafter referred to as OCL2) is formed to secure a process margin when forming the microlens, and a microlens (Micro-Lens; hereinafter referred to as ML) is formed on the OCL2.

ML 상에는 ML이 긁히거나 파손되는 것을 방지하기 위한 LTO(Low Temperature Oxide)가 형성되어 있다.Low Temperature Oxide (LTO) is formed on the ML to prevent the ML from being scratched or broken.

도 1의 구조에서 알 수 있듯이, CMOS 이미지센서의 CF 특성을 극대화하기 위해 ML을 사용한다. 일반적으로 ML은 보편적인 렌즈와 같이 단순히 입사광을 집광시키는 기능만을 수행한다. As can be seen in the structure of Figure 1, ML is used to maximize the CF characteristics of the CMOS image sensor. In general, the ML performs only a function of condensing incident light, like a general lens.

이미지센서는 일반적인 로직 트랜지스터 형성 시와는 달리 여러 가지 고려해야 할 사항들이 있다. Image sensor has many things to consider unlike general logic transistor formation.

크게 보면, 하나는 신호가 없음에도 불구하고 노이즈(Noise)가 발생하는 것이고, 다른 하나는 원하지 않는 신호에 의해 노이즈가 발생하는 것이다. In large terms, one generates noise despite no signal, and the other generates noise by an unwanted signal.

전자의 경우 빛이 들어가지 않아도 신호가 나오는 열 노이즈(Thermal noise) 또는 누설 전류(Leakage current) 등이 있으며, 후자의 경우가 바로 원하지 않는 신호가 입사되어 발생하는 것이다.In the former case, there is thermal noise or leakage current, in which a signal is emitted even though light does not enter. In the latter case, an unwanted signal is incident.

이런 현상 중 하나가 스미어 효과(Smear effect)인데, 설계적으로 메탈라인과 포토다이오드의 수광부를 떨어뜨리고, 마이크로렌즈와 포토다이오드의 간격을 가깝게 형성해야 하기 때문에 메탈라인 형성시의 자유도를 감소시킨다.One such phenomenon is the smear effect, which is designed to drop the light-receiving portion of the metal line and the photodiode and to close the microlens and the photodiode to reduce the degree of freedom in forming the metal line.

스미어 효과의 발생을 방지하기 위하여 마이크로렌즈, LTO, 칼라필터, 포토다이오드 등의 정확한 오버래이(Overlay) 관리가 필요하다. 또한, 인근 메탈라인에서 난반사로 입사되는 빛이 없도록 메탈라인을 포토다이오드에서 멀리 떨어지게 하는 것이 바람직하다.In order to prevent the smear effect, accurate overlay management of microlenses, LTO, color filters, photodiodes, etc. is required. In addition, it is desirable to keep the metal line away from the photodiode so that no light is incident on the diffuse reflection from the adjacent metal line.

도면부호 'a'는 포토다이오드가 정상적인 광신호에 반응하는 것을 나타내며, 도면부호 'b'는 포토다이오드에 입사된 빛이 메탈라인 방향으로 반사되는 것을 나타낸다.Reference numeral 'a' indicates that the photodiode responds to a normal optical signal, and reference numeral 'b' indicates that light incident on the photodiode is reflected in the metal line direction.

도면부호 'c'는 정상 입사되지 않은 비정상적으로 입사 또는 산란된 빛이 메탈라인에 반사되어 포토다이오드로 입사하는 것을 나타낸다.Reference numeral 'c' indicates that abnormally incident or scattered light that is not normally incident is reflected on the metal line and incident on the photodiode.

스미어 효과는 'c'와 같은 경우 발생할 수 있으며, 'a'와 정상적인 신호에 간섭을 주는 등의 원하지 않는 신호를 발생시키게 된다.The smear effect may occur in the case of 'c', and may generate an unwanted signal such as interfering with 'a' and a normal signal.

도 2는 스미어 효과를 도시한 사진이다.2 is a photograph showing a smear effect.

도 2를 참조하면, 배리어 메탈(BM)과 메탈라인(M)이 적층되어 형성되어 있으며, 비정상적으로 입사 또는 산란된 빛이 메탈라인(M)에 의해 반사되어 포토다이오드로 입사하여 'X'와 같이 난반사를 일으키는 것을 확인할 수 있다.Referring to FIG. 2, barrier metal (BM) and metal line (M) are stacked and formed, and abnormally incident or scattered light is reflected by the metal line (M) and is incident on the photodiode to form 'X' and You can see that it causes diffuse reflection.

배리어 메탈(BM)로는 Ti, TiN 등이 사용되며, 이들은 메탈라인(M) 물질로 사 용되는 Al 또는 Cu 보다 반사도가 매우 낮아서 반사방지막(Anti-Reflecting Coating)의 구실을 동시에 할 수 있으므로 메탈라인(M)의 밑면과 윗면은 반사도가 낮으나, 옆면은 드러난 메탈라인(M)으로 인해 반사도가 높음을 알 수 있다.As the barrier metal (BM), Ti, TiN, etc. are used, and since they have much lower reflectivity than Al or Cu used as the metal line (M) material, they can serve as anti-reflective coatings simultaneously. The bottom and top surfaces of (M) have low reflectivity, but the side surfaces show high reflectivity due to the exposed metal line (M).

메탈라인(M)이 드러나는 경우 높은 난반사로 인해 스미어 효과가 발생한다. If the metal line (M) is revealed, the smear effect occurs due to high diffuse reflection.

상기와 같은 종래 기술의 문제점을 해결하기 위해 제안된 본 발명은, 비정상적으로 입사 또는 산란된 빛이 메탈라인에 반사되어 포토다이오드로 입사하여 스미어 효과를 일으키는 것을 방지할 수 있는 이미지센서 및 그 제조 방법을 제공하는데 그 목적이 있다.
The present invention proposed to solve the above problems of the prior art, an image sensor and a manufacturing method that can prevent the abnormally incident or scattered light is reflected on the metal line incident to the photodiode to cause a smear effect The purpose is to provide.

상기 목적을 달성하기 위하여 본 발명은, 수광영역; 상기 수광영역과 오버랩되도록 상부에 배치된 마이크로렌즈; 및 상기 수광영역과 상기 마이크로렌즈 사이에서 상기 수광영역과 오버랩되지 않도록 배치된 적층 구조의 복수의 메탈라인을 포함하며, 상기 복수의 메탈라인은 상기 마이크로렌즈를 통해 입사된 빛이 그 측면에서 반사되지 않도록 반사방지막을 이용한 스페이서를 갖는 이미지센서를 제공한다.In order to achieve the above object, the present invention, a light receiving area; A microlens disposed above the light receiving area to overlap the light receiving area; And a plurality of metal lines having a stacked structure disposed between the light receiving region and the microlens so as not to overlap with the light receiving region, wherein the plurality of metal lines do not reflect light incident through the microlenses from the side thereof. An image sensor having a spacer using an antireflection film is provided.

또한, 상기 목적을 달성하기 위하여 본 발명은, 포토다이오드 형성을 포함한 소정의 공정이 완료된 기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막 상에 메탈라인을 형성하는 단계; 입사된 빛이 상기 메탈라인 측면에서 반사되지 않도록 상기 메탈라인 측벽에 반사방지막을 이용한 스페이서를 형성하는 단계; 상기 메탈라인을 마스킹하는 포토레지스트 패턴을 형성하는 단계; LPD(Liquid Phase Deposition) 방식을 이용하여 노출된 상기 제1절연막으로 부터 제2절연막을 성장시키는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계를 포함하는 이미지센서 제조 방법을 제공한다.In addition, to achieve the above object, the present invention comprises the steps of: forming a first insulating film on a substrate having a predetermined process including photodiode formation; Forming a metal line on the first insulating layer; Forming a spacer using an anti-reflection film on the sidewall of the metal line such that incident light is not reflected from the side of the metal line; Forming a photoresist pattern for masking the metal lines; Growing a second insulating film from the exposed first insulating film by using a liquid phase deposition (LPD) method; And removing the photoresist pattern.

본 발명은 메탈라인의 측면 노출로 인한 메탈라인 측면에서의 난반사를 방지하기 위해 메탈라인의 측면에 실리콘 질화막과 같은 반사방지막을 이용하여 스페이서를 배치한다.In order to prevent diffuse reflection at the side of the metal line due to side exposure of the metal line, the present invention arranges the spacer using an antireflection film such as a silicon nitride film on the side of the metal line.

이를 위해서는, 먼저 메탈라인을 형성하고 그 측면에 실리콘 질화막과 같은 반사방지막을 증착하고, 전면식각을 통해 스페이서로 형성한다.To this end, first, a metal line is formed, and an antireflection film such as a silicon nitride film is deposited on the side thereof, and then formed as a spacer through front etching.

스페이서로 실리콘 질화막을 사용하면, 후속 LPD(Liquid Phase Deposition) 방식을 이용한 산화막 형성에 유리하고, LPD 방식으로 산화막 형성시 사용되는 산성 용액에 의한 메탈라인 측면의 부식을 방지할 수 있다.When the silicon nitride film is used as a spacer, it is advantageous to form an oxide film using a subsequent LPD (Liquid Phase Deposition) method, and it is possible to prevent corrosion of the side of the metal line by an acidic solution used when forming the oxide film using the LPD method.

스페이서 형성 후, 메탈라인 상부를 마스크 패턴을 이용하여 마스킹한 다음, 상온에서의 침적 방법을 이용하는 LPD 방식으로 메탈라인 사이의 영역에만 선택적으로 산화막을 형성한다. 후속으로, 마스크 패턴을 제거한 다음, 캡핑 절연막(예컨대, 메탈라인 간 절연막)을 증착하고 평탄화시킴으로써, 메탈라인 형성 공정이 완료된다.After forming the spacer, the upper portion of the metal line is masked using a mask pattern, and then an oxide film is selectively formed only in the region between the metal lines by LPD method using the deposition method at room temperature. Subsequently, the metal line forming process is completed by removing the mask pattern and then depositing and planarizing a capping insulating film (eg, an intermetallic insulating film).

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention.

도 3은 본 발명의 일실시예에 따른 CMOS 이미지센서의 단위화소의 일부를 도시한 단면도이다.3 is a cross-sectional view showing a part of a unit pixel of a CMOS image sensor according to an exemplary embodiment of the present invention.

도 3을 참조하면, 고농도의 P형(P++) 기판(SUB)에 P형 에피층(P-epi)이 적층되어 있다. 이하에서는, 고농도의 P형(P++) 기판(SUB)에 P형 에피층(P-epi)이 적층된 구조를 반도체층이라 칭한다.Referring to FIG. 3, a P-type epi layer (P-epi) is stacked on a high concentration P-type (P ++) substrate SUB. Hereinafter, a structure in which a P-type epi layer (P-epi) is stacked on a high concentration P-type (P ++) substrate SUB is called a semiconductor layer.

반도체층에 국부적으로 필드산화막(도시하지 않음)이 형성되어 있으며, 반도체층 상에는 트랜스퍼 트랜지스터(Tx)와 리셋 트랜지스터(Rx)를 포함한 복수의 트랜지스터가 형성되어 있다.A field oxide film (not shown) is formed locally in the semiconductor layer, and a plurality of transistors including a transfer transistor Tx and a reset transistor Rx are formed on the semiconductor layer.

트랜스퍼 게이트의 일측에 얼라인된 반도체층의 표면 하부에 깊은 이온주입에 의한 N형 영역(이하 n-영역이라 함)과 반도체층의 표면과 접하는 영역에 위치한 P형 영역(이하 P0영역이라 함)으로 이루어진 핀드 포토다이오드(PD)가 형성되어 있다. N-type region (hereinafter referred to as n-region) by deep ion implantation below the surface of the semiconductor layer aligned to one side of the transfer gate and P-type region (hereinafter referred to as P0 region) located in the region in contact with the surface of the semiconductor layer. A pinned photodiode PD is formed.

트랜스퍼 게이트의 타측에 얼라인된 반도체층의 표면 하부에 이온주입에 의한 고농도 N형(N+)의 플로팅 확산영역(FD)이 형성된다. A high concentration N-type (N +) floating diffusion region FD is formed by ion implantation under the surface of the semiconductor layer aligned on the other side of the transfer gate.

포토다이오드(PD) 및 트랜지스터가 형성된 전면에 메탈라인 형성 전 절연막(이하 PMD라 함)이 형성되어 있으며, PMD 상에 제1메탈라인(M1)이 형성되어 있다. An insulating film (hereinafter referred to as PMD) is formed on the entire surface where the photodiode PD and the transistor are formed, and a first metal line M1 is formed on the PMD.

제1메탈라인(M1) 상에는 메탈라인 간 절연막(이하 IMD라 함)이 형성되어 있으며, IMD 상에는 제2메탈라인(M2)이 형성되어 있다. An intermetallic insulating film (hereinafter referred to as IMD) is formed on the first metal line M1, and a second metal line M2 is formed on the IMD.

제1 및 제2메탈라인(M1, M2)은 전원라인 또는 신호라인과 단위화소 및 로직회로를 접속시키기 위한 것으로, 포토다이오드(PD) 이외의 영역에 빛이 입사하는 것을 방지하기 위한 쉴드의 역할을 동시에 한다.The first and second metal lines M1 and M2 are used to connect power lines, signal lines, unit pixels, and logic circuits, and serve as shields to prevent light from being incident on areas other than the photodiode PD. At the same time.

아울러, 여기서는 제2메탈라인(M2)이 최종 메탈라인인 것으로 나타나 있으나, 이보다 제3 또는 제4 등 그 이상의 메탈라인을 포함하는 경우도 존재한다.In addition, although the second metal line M2 is shown as a final metal line here, a case in which the second metal line M2 includes a third or fourth metal line or more may exist.

제2메탈라인(M2) 상에는 하부 구조의 보호를 위한 보호막(이하 PL이라 함)이 형성되어 있으며, PL 상에는 메탈라인 형성에 따라 발생한 단차를 줄이기 위한 제1오버코팅 레이어(이하 OCL1이라 함)가 형성되어 있으며, OCL1 상에는 각 단위화소 별로 RGB 색상 구현을 위한 칼라필터(이하 CF라 함)가 형성되어 있다. 여기서, PL은 통상 질화막/산화막의 2중 구조를 이룬다.A protective film (hereinafter referred to as PL) is formed on the second metal line M2 to protect the lower structure, and on the PL, a first overcoating layer (hereinafter referred to as OCL1) is used to reduce the step difference caused by the formation of the metal line. On the OCL1, a color filter (hereinafter referred to as CF) for implementing RGB color for each unit pixel is formed. Here, PL usually forms a double structure of a nitride film / oxide film.

CF 상에는 마이크로렌즈 형성시 공정 마진 확보를 위한 제2오버코팅 레이어(이하 OCL2라 함)가 형성되어 있으며, OCL2 상에는 마이크로렌즈(이하 ML이라 함)가 형성되어 있다. On the CF, a second overcoating layer (hereinafter referred to as OCL2) is formed to secure a process margin when forming the microlens, and a microlens (hereinafter referred to as ML) is formed on the OCL2.

ML 상에는 ML이 긁히거나 파손되는 것을 방지하기 위한 LTO가 형성되어 있다.LTO is formed on the ML to prevent the ML from being scratched or broken.

상기한 구조에서 알 수 있듯이, 본 발명의 경우 제1 및 제2메탈라인(M1, M2)의 측면에 반사방지막의 역할을 하는 스페이서(ARC)가 형성되어 있다. 스페이서(ARC) 물질로는 반사방지막의 역할을 하는 실리콘 질화막 또는 실리콘 산화 질화막 등의 절연성 질화막을 사용한다. As can be seen from the above structure, in the present invention, spacers ARC are formed on side surfaces of the first and second metal lines M1 and M2 to serve as antireflection films. As the spacer (ARC) material, an insulating nitride film such as a silicon nitride film or a silicon oxynitride film serving as an antireflection film is used.

반사방지막의 역할을 하는 스페이서(ARC)를 제1 및 메2메탈라인(M1, M2)의 측면에 배치함으로써, 제1 및 메2메탈라인(M1, M2)의 측면에서 발생하는 반사에 의한 스미어 효과를 방지할 수 있으므로, 이미지센서의 광특성을 개선할 수 있다.By arranging the spacer ARC, which serves as an anti-reflection film, on the side surfaces of the first and second metal lines M1 and M2, smear due to reflection generated from the side surfaces of the first and second metal lines M1 and M2. Since the effect can be prevented, the optical characteristics of the image sensor can be improved.

즉, 종래의 경우 제1 및 메2메탈라인(M1, M2)에 의해 반사되어 포토다이오드(PD)로 입사하는 'C'와 같은 빛이 반사방지막의 역할을 하는 스페이서(ARC)에 의해 흡수됨으로써, 제1 및 메2메탈라인(M1, M2)의 측면에서의 난반사에 의한 스미어 효과를 억제할 수 있다.That is, in the conventional case, light such as 'C' reflected by the first and second metal lines M1 and M2 and incident on the photodiode PD is absorbed by the spacer ARC, which serves as an anti-reflection film. The smear effect due to diffuse reflection at the side surfaces of the first and second metal lines M1 and M2 can be suppressed.

이하에서는 상기한 도 3의 구조를 갖는 이미지센서의 메탈라인 형성 공정을 첨부된 도면을 참조하여 살펴본다.Hereinafter, the metal line forming process of the image sensor having the structure of FIG. 3 will be described with reference to the accompanying drawings.

도 4a 내지 도 4e는 본 발명의 일실시예에 따른 CMOS 이미지센서의 메탈라인 형성 제조 공정을 도시한 단면도이다.4A through 4E are cross-sectional views illustrating a metal line forming process of a CMOS image sensor according to an exemplary embodiment of the present invention.

도 4a에 도시된 바와 같이, 포토다이오드를 포함하는 수광부와 복수의 메탈라인 등 이미지센서를 이루기 위한 하부 구조 형성 공정을 실시한다. As shown in FIG. 4A, a lower structure forming process for forming an image sensor such as a light receiving unit including a photodiode and a plurality of metal lines is performed.

이어서, 하부 구조 상에 제1절연막(400)을 형성한다.Subsequently, a first insulating layer 400 is formed on the lower structure.

여기서, 제1절연막(400)은 PMD 또는 IMD를 나타내며, 통상의 산화막 계열의 절연막을 이용하여 형성한다.Here, the first insulating film 400 represents PMD or IMD, and is formed using a normal oxide film insulating film.

제1절연막(400) 상에 제1배리어막(401)과 메탈라인(402) 및 제2배리어막(402)을 증착한 다음, 선택적으로 식각하여 제2배리어막(402)/메탈라인(402)/제1배 리어막(401)의 적층 구조를 형성한다.The first barrier layer 401, the metal line 402, and the second barrier layer 402 are deposited on the first insulating layer 400, and then selectively etched to form a second barrier layer 402 / metalline 402. ) / First back rear film 401 is formed.

제1배리어막(401)은 하부의 도전 구조와 메탈라인(402)을 연결하는 매개의 역할을 하며, 여기서는 하부의 도전 구조를 생략하였다.The first barrier layer 401 serves as a medium for connecting the lower conductive structure and the metal line 402, and the lower conductive structure is omitted here.

제1 및 제2배리어막(401, 403)은 Ti, TiN, Ta 또는 TaN 등을 포함한다. 제1 및 제2배리어막(401, 403) 증착 시에는 물리기상증착(Physical Vapor Deposition; 이하 PVD라 함) 방식을 이용하며, 100Å ∼ 500Å 정도의 두께가 되도록 한다.The first and second barrier films 401 and 403 include Ti, TiN, Ta, TaN, or the like. When the first and second barrier films 401 and 403 are deposited, a physical vapor deposition (PVD) method is used, and the thickness of the first and second barrier films 401 and 403 is about 100 mW to 500 mW.

PVD 방식 이외에 화학기상증착(Chemical Vapor Deposition; 이하 CVD라 함) 방식을 이용할 수도 있다. 메탈라인(402)은 Al, Cu 또는 W 등을 포함한다. In addition to the PVD method, chemical vapor deposition (hereinafter, referred to as CVD) may be used. The metal line 402 includes Al, Cu, W, or the like.

도 4b에 도시된 바와 같이, 적층 구조를 포함한 전체 프로파일을 따라 스페이서용 질화막(404a)을 형성한다.As shown in Fig. 4B, a nitride film 404a for spacers is formed along the entire profile including the laminated structure.

스페이서용 질화막(404a)으로는 절연성이면서 반사방지막의 역할을 하며, 후속 LPD 공정시 노출에 따른 메탈라인(402)의 부식을 방지하기 위해 실리콘 질화막 등의 절연성 질화막을 사용한다. The spacer nitride film 404a serves as an insulating and antireflection film, and an insulating nitride film such as a silicon nitride film is used to prevent corrosion of the metal line 402 due to exposure during the subsequent LPD process.

스페이서용 질화막(404a)은 500Å ∼ 1000Å의 두께를 갖도록 하며, 플라즈마 화학기상증착(Plasma Enhanced Chemical Vapor Deposition; 이하 PECVD라 함) 방식을 이용한다.The spacer nitride film 404a has a thickness of 500 kPa to 1000 kPa and uses a plasma enhanced chemical vapor deposition (hereinafter referred to as PECVD) method.

도 4c에 도시된 바와 같이, 전면에 위치하는 스페이서용 질화막(404a)이 제거되는 타겟으로 전면식각을 실시하여 메탈라인(402)이 이루는 적층 구조의 측벽에 스페이서(404b)를 형성한다.As shown in FIG. 4C, the spacer 404b is formed on the sidewalls of the stacked structure formed by the metal lines 402 by etching the entire surface with a target from which the nitride nitride film 404a disposed on the front surface is removed.

전면식각은 플라즈마를 이용한 식각 방식을 이용하며, 식각 장비로는 중이온 (Middle ion)의 밀도가 1E11 이온/㎤를 갖는 장비를 사용한다.The front surface etching uses an etching method using a plasma, and an equipment having a density of 1E11 ions / cm 3 of a middle ion is used as an etching apparatus.

식각 조건으로는, 30mTorr ∼ 50mTorr의 압력과, 1000W ∼ 1500W의 소스 파워(Source power)와, 100W ∼ 300W의 바이어스 파워(Bias power)를 사용한다. CHF3와 O2는 20SCCM ∼ 30SCCM, Ar은 400SCCM ∼ 600SCCM를 사용한다.As etching conditions, a pressure of 30 mTorr to 50 mTorr, a source power of 1000 W to 1500 W, and a bias power of 100 W to 300 W are used. CHF 3 and O 2 are used at 20SCCM to 30SCCM and Ar is used at 400SCCM to 600SCCM.

이어서, 폴리머 성분의 식각 부산물을 제거하기 위해 세정 공정을 실시한다.A cleaning process is then carried out to remove the etch byproducts of the polymer component.

스페이서(404b)는 앞서 설명한 바와 같은, 반사방지막과 부식 방지막의 역할 뿐만 아니라, 후속 비아 콘택(Via contact) 공정시 미스 얼라인(Mis-align)이 발생하더라도 이로 인한 메탈라인(402)의 어택을 방지하는 역할도 한다.The spacer 404b may not only serve as the anti-reflection film and the corrosion protection film as described above, but also may prevent the attack of the metal line 402 due to mis-alignment during subsequent via contact processing. It also serves to prevent.

도 4d에 도시된 바와 같이, 제2배리어막(403) 상 즉, 메타랄인(402) 상부 만을 마스킹하는 마스트 패턴인 포토레지스트 패턴(405)을 형성한다.As shown in FIG. 4D, a photoresist pattern 405 is formed on the second barrier film 403, that is, a mask pattern that masks only the upper portion of the metaalin 402.

이어서, 선택적인 LPD 방식을 이용하여 제1절연막(400)으로부터 제2절연막(406)을 성장시킨다. 이 때, 제2절연막(406)은 메탈라인(402) 또는 제2배리어막(403)의 높이까지 성장시킨다.Subsequently, the second insulating film 406 is grown from the first insulating film 400 using an optional LPD method. At this time, the second insulating film 406 is grown to the height of the metal line 402 or the second barrier film 403.

제2절연막(406)의 두께는 4000Å ∼ 5000Å 정도가 바람직하다.The thickness of the second insulating film 406 is preferably about 4000 kPa to about 5000 kPa.

이하에서는 선택적인 LPD 방식을 이용하여 제2절연막(406)을 형성하는 공정을 보다 구체적으로 살펴본다.Hereinafter, a process of forming the second insulating layer 406 using the selective LPD method will be described in more detail.

포토레지스트 패턴(405)이 형성된 기판(도시하지 않음)을 상온 즉, 25℃ ∼ 35℃의 과포화된 하이드로 플로 실리시산(Hydrofluosilicic acid, H2SiF6) 수용액에 보릭 산(Boric acid, H3BO3)을 첨가한 수용액에 침적한다. 결과, 포토레지스트 패턴 (405)이 남아 있는 즉, 메탈라인(402) 상부에서는 SiO2 계열의 제2절연막(406)의 형성이 이루어지지지 않고, 포토레지스트 패턴(405)이 남아 있지 않은 제1절연막(400) 상에서는 SiO2 계열의 제2절연막(406)이 성장한다. The substrate (not shown) on which the photoresist pattern 405 is formed is boric acid (H 3 BO) in a supersaturated aqueous solution of hydrofluoric acid (H 2 SiF 6 ) at 25 ° C. to 35 ° C. It is immersed in the aqueous solution which added 3 ). As a result, the first insulating film in which the photoresist pattern 405 remains, that is, the second insulating film 406 of SiO 2 series is not formed on the metal line 402 and the photoresist pattern 405 does not remain. On the 400, a second insulating film 406 of SiO 2 series is grown.

SiO2의 LPD 방식에 의한 형성 메카니즘(Mechanism)은 다음과 같다.The mechanism of formation of the SiO 2 by LPD method is as follows.

H2SiF6 + 2H2O ↔ SiO2 + HFH 2 SiF 6 + 2 H 2 O ↔ SiO 2 + HF

따라서, 하이드로 플로 실리시산(H2SiF6) 수용액에서 SiO2가 형성되고, SiO2와 레지듀(Residue)를 식각하는 HF가 발생된다. 발생된 HF를 분해하기 위하여 보릭 산(H3BO3)을 수용액 전체의 20% ∼ 30% 정도로 첨가한다. 이 때, 다음과 같은 반응에 의해 포토레지스트의 선택비 및 증착 속도를 높인다.Accordingly, SiO 2 is formed in an aqueous hydroflolic acid (H 2 SiF 6 ) solution, and HF for etching SiO 2 and residues is generated. To decompose the generated HF, boric acid (H 3 BO 3 ) is added at about 20% to 30% of the total aqueous solution. At this time, the selectivity and deposition rate of the photoresist are increased by the following reaction.

H3BO3 + 4HF ↔ BF4 - + H3O+ + 2H2 O H 3 BO 3 + 4HF ↔ BF 4 - + H 3 O + + 2H 2 O

도 4e에 도시된 바와 같이, O2 플라즈마를 이용하여 포토레지스트 패턴(405)을 제거함과 동시에 바이어스 파워에 의한 스퍼터링 효과를 크게 하여 선택적으로 성장된 LPD 방식에 의한 제2절연막(406)과 메탈라인(402) 사이의 약간의 단차를 스퍼터링에 의하여 의도적으로 깎은 단면을 갖도록(Faceting) 함으로써, 단차를 완화시킨다. As shown in FIG. 4E, the second insulating layer 406 and the metal line, which are selectively grown by removing the photoresist pattern 405 using the O 2 plasma and increasing the sputtering effect by the bias power, are selectively grown. The step is alleviated by faceting a slight step between 402 intentionally shaved by sputtering.

이 때의 포토레지스트 스트립 조건은 다음과 같다.The photoresist strip conditions at this time are as follows.

100mTorr ∼ 200mTorr의 압력과, 1800W ∼ 2000W의 소스 파워와, 300W ∼ 500W의 바이어스 파워를 사용한다. O2는 200SCCM ∼ 300SCCM을 사용한다.A pressure of 100 mTorr to 200 mTorr, a source power of 1800 W to 2000 W, and a bias power of 300 W to 500 W are used. O 2 is used to 200SCCM ~ 300SCCM.

전면에 2000Å ∼ 3000Å 두께의 절연막(도시하지 않음)을 증착한 다음, 절연막의 완전한 평탄화를 위하여 약간(1000Å ∼ 1500Å)의 절연막을 화학기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 방식을 이용하여 제거함으로써 평탄화시킨다. 이렇듯, 부분(Partial) CMP 방식을 이용하여 평탄화를 이룰 수 있으며, 절연막의 막 균일도(Uniformity)를 개선하고, 비용 발생을 줄일 수 있으며, 과도 CMP에 의한 디싱(Dishing) 문제를 해결할 수 있다.After depositing an insulating film (not shown) with a thickness of 2000 Å to 3000 에 on the entire surface, a small amount (1000 Å to 1500 Å) of the insulating film was used by chemical mechanical polishing (hereinafter referred to as CMP) method to completely flatten the insulating film. It is flattened by removing. As such, planarization may be achieved by using a partial CMP method, and the film uniformity of the insulating film may be improved, the cost may be reduced, and the dishing problem may be solved due to excessive CMP.

이어서, 전면에 PECVD 방식을 이용하여 제3절연막(407)을 형성한다.Subsequently, a third insulating film 407 is formed on the entire surface by using a PECVD method.

제3절연막(407)은 5000Å ∼ 6000Å의 두께로 형성한다. The third insulating film 407 is formed to a thickness of 5000 kPa to 6000 kPa.

상기한 바와 같이, 제2절연막(406) 형성시 선택적인 LPD 방식을 이용하여 메탈라인(402) 형성시 발생된 단차에 의하여 유발되는 IMD의 단차를 최소화하면서 평탄화시킴으로써, IMD 두께의 균일도를 높이고, 메탈라인 및 포토레지스트 패턴과 비아홀 형성을 용이하게 한다.As described above, the planarization is minimized by minimizing the step difference of IMD caused by the step generated when the metal line 402 is formed by using a selective LPD method when forming the second insulating film 406, It facilitates the formation of metal lines and photoresist patterns and via holes.

또한, 상온의 침적 방식을 이용함으로써, HDP(High Density Plasma) 공정을 생략하여 플라즈마에 의한 데미지(Damage) 발생을 줄인다.In addition, by using the deposition method at room temperature, the HDP (High Density Plasma) process is omitted to reduce damage caused by plasma (Damage).

또한, 선택적인 LPD 산화막 형성에 의하여 단차를 줄인 후 부분적인 CMP 공정을 진행하여 완전 평탄화를 이룸으로써, 두꺼운 캡핑 산화막 증착 후 CMP 공정에 의해 평탄화를 실시하는 기조의 공정에 비해 연마되는 양의 증가에 따른 비용 증가 및 균일도 열화와 디싱 발생을 억제할 수 있다.In addition, the step is reduced by selective LPD oxide film formation, and then a partial CMP process is performed to achieve perfect flattening, thereby increasing the amount of polishing compared to the conventional process of performing planarization by CMP process after thick capping oxide film deposition. The cost increase and uniformity deterioration and dishing can be suppressed.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

예컨대, 상기한 본 발명의 실시예에서는 CMOS 이미지센서를 그 예로 하였으나, 이외에도 수광부와 마이크로렌즈를 갖는 모든 이미지센서에도 적용이 가능하다.For example, in the above-described embodiment of the present invention, the CMOS image sensor is taken as an example, but it is also applicable to all image sensors having the light receiving unit and the microlens.

상술한 본 발명은, 스미어 효과를 줄여 광특성을 개선함으로써, 이미지센서의 성능을 높일 수 있으며, 공정 마진의 개선으로 수율을 높이는 효과가 있다.The present invention as described above, by improving the optical characteristics by reducing the smear effect, can improve the performance of the image sensor, there is an effect of increasing the yield by improving the process margin.

Claims (15)

수광영역;Light receiving area; 상기 수광영역과 오버랩되도록 상부에 배치된 마이크로렌즈; 및A microlens disposed above the light receiving area to overlap the light receiving area; And 상기 수광영역과 상기 마이크로렌즈 사이에서 상기 수광영역과 오버랩되지 않도록 배치된 적층 구조의 복수의 메탈라인을 포함하며,A plurality of metal lines having a stacked structure disposed between the light receiving region and the microlens so as not to overlap with the light receiving region, 상기 복수의 메탈라인은 상기 마이크로렌즈를 통해 입사된 빛이 그 측면에서 반사되지 않도록 반사방지막을 이용한 스페이서를 가지며, 그 상, 하부에 배리어 메탈이 적층된 것을 특징으로 하는 이미지센서.The plurality of metal lines has a spacer using an anti-reflection film so that the light incident through the microlens is not reflected from the side, the image sensor, characterized in that the barrier metal is laminated on the upper and lower. 제 1 항에 있어서,The method of claim 1, 상기 스페이서는 절연성 질화막을 포함하는 것을 특징으로 하는 이미지센서.The spacer comprises an insulating nitride film. 삭제delete 포토다이오드 형성을 포함한 소정의 공정이 완료된 기판 상에 제1절연막을 형성하는 단계;Forming a first insulating film on a substrate having a predetermined process including photodiode formation; 상기 제1절연막 상에 메탈라인을 형성하는 단계;Forming a metal line on the first insulating layer; 입사된 빛이 상기 메탈라인 측면에서 반사되지 않도록 상기 메탈라인 측벽에 반사방지막을 이용한 스페이서를 형성하는 단계;Forming a spacer using an anti-reflection film on the sidewall of the metal line such that incident light is not reflected from the side of the metal line; 상기 메탈라인을 마스킹하는 포토레지스트 패턴을 형성하는 단계;Forming a photoresist pattern for masking the metal lines; LPD(Liquid Phase Deposition) 방식을 이용하여 노출된 상기 제1절연막으로 부터 제2절연막을 성장시키는 단계; 및Growing a second insulating film from the exposed first insulating film by using a liquid phase deposition (LPD) method; And 상기 포토레지스트 패턴을 제거하는 단계Removing the photoresist pattern 를 포함하는 이미지센서 제조 방법.Image sensor manufacturing method comprising a. 제 4 항에 있어서,The method of claim 4, wherein 상기 스페이서는 절연성 질화막을 포함하는 것을 특징으로 하는 이미지센서 제조 방법.The spacer is an image sensor manufacturing method characterized in that it comprises an insulating nitride film. 제 5 항에 있어서,The method of claim 5, 상기 스페이서를 형성하는 단계는,Forming the spacers, 상기 메탈라인이 형성된 프로파일을 따라 스페이서용 질화막을 형성하는 단계와, 전면에서 상기 스페이서용 질화막이 제거되는 타겟으로 전면 식각을 실시하 여 상기 메탈라인의 측벽에 스페이서를 형성하는 단계를 포함하는 것을 특징으로 하는 이미지센서 제조 방법.Forming a spacer nitride film along the profile in which the metal line is formed, and forming a spacer on the sidewall of the metal line by performing a front-side etching with a target from which the spacer nitride film is removed from the front surface. Image sensor manufacturing method. 제 6 항에 있어서,The method of claim 6, 상기 스페이서용 질화막을 500Å 내지 1000Å의 두께로 형성하는 것을 특징으로 하는 이미지센서 제조 방법.And a nitride film for spacers having a thickness of 500 kPa to 1000 kPa. 제 6 항에 있어서,The method of claim 6, 상기 전면 식각하는 단계에서,In the front etching step, 중이온의 밀도가 1E11 이온/㎤를 갖는 장비를 사용하며, 식각 조건으로는, 30mTorr 내지 50mTorr의 압력과, 1000W 내지 1500W의 소스 파워와, 100W 내지 300W의 바이어스 파워를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.An image sensor comprising a device having a density of heavy ions having 1E11 ions / cm 3, and using an etching condition as a pressure of 30 mTorr to 50 mTorr, a source power of 1000 W to 1500 W, and a bias power of 100 W to 300 W Manufacturing method. 제 8 항에 있어서,The method of claim 8, 상기 전면 식각하는 단계에서,In the front etching step, 20SCCM 내지 30SCCM의 CHF3와 O2와 400SCCM 내지 600SCCM의 Ar을 사용하는 것을 특징으로 하는 이미지센서 제조 방법.CHF 3 and O 2 of 20SCCM to 30SCCM and 400SCCM to 600SCCM Ar using an image sensor manufacturing method. 제 4 항에 있어서,The method of claim 4, wherein 상기 제1 및 제2절연막은 SiO2를 포함하는 것을 특징으로 하는 이미지센서 제조 방법.And the first and second insulating films comprise SiO 2 . 제 4 항에 있어서,The method of claim 4, wherein 상기 제2절연막을 성장시키는 단계에서,In the step of growing the second insulating film, 25℃ 내지 35℃의 과포화된 하이드로 플로 실시산(H2SiF6)에 25% 내지 30%의 비율로 보릭 산(H3BO3)을 첨가한 수용액에 상기 기판을 침적하는 것을 특징으로 하는 이미지센서 제조 방법.Immerse the substrate in an aqueous solution of boric acid (H 3 BO 3 ) added to the supersaturated hydroflolic acid (H 2 SiF 6 ) at 25 ° C. to 35 ° C. at a rate of 25% to 30%. Sensor manufacturing method. 제 4 항에 있어서, The method of claim 4, wherein 상기 제2절연막을 4000Å 내지 5000Å의 두께로 성장시키는 것을 특징으로 하는 이미지센서 제조 방법.And growing the second insulating film to a thickness of 4000 kPa to 5000 kPa. 제 4 항에 있어서,The method of claim 4, wherein 상기 포토레지스트 패턴을 제거하는 단계에서,In removing the photoresist pattern, 100mTorr 내지 200mTorr의 압력과, 1800W 내지 2000W의 소스 파워와, 300W 내지 500W의 바이어스 파워와, 200SCCM 내지 300SCCM의 O2를 사용하는 것을 특징으로 하는 이미지센서 제조 방법.A pressure of 100mTorr to 200mTorr, a source power of 1800W to 2000W, a bias power of 300W to 500W, and O 2 of 200SCCM to 300SCCM. 제 4 항에 있어서,The method of claim 4, wherein 상기 포토레지스트 패턴을 제거하는 단계하는 단계 후,After the step of removing the photoresist pattern, 상기 포토레지스트 패턴이 제거된 전면에 2000Å 내지 3000Å 두께의 제3절연막을 증착하는 단계와, 상기 제3절연막을 평탄화시키기 위해 1000Å 내지 1500Å의 두께가 제거되는 타겟으로 화학기계적연마 공정을 실시하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서 제조 방법.Depositing a third insulating film having a thickness of 2000 mV to 3000 mW on the entire surface from which the photoresist pattern has been removed; Image sensor manufacturing method characterized in that it further comprises. 제 14 항에 있어서,The method of claim 14, 상기 화학기계적연마 공정을 실시하는 단계 후, 5000Å 내지 6000Å의 두께의 제4절연막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 이미지센서 제 조 방법.And after the performing the chemical mechanical polishing process, forming a fourth insulating film having a thickness of 5000 kPa to 6000 kPa.
KR1020040115891A 2004-12-30 2004-12-30 Image sensor having fly-eye lens and method for fabrication thereof KR100664851B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115891A KR100664851B1 (en) 2004-12-30 2004-12-30 Image sensor having fly-eye lens and method for fabrication thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115891A KR100664851B1 (en) 2004-12-30 2004-12-30 Image sensor having fly-eye lens and method for fabrication thereof

Publications (2)

Publication Number Publication Date
KR20060077100A KR20060077100A (en) 2006-07-05
KR100664851B1 true KR100664851B1 (en) 2007-01-04

Family

ID=37169219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115891A KR100664851B1 (en) 2004-12-30 2004-12-30 Image sensor having fly-eye lens and method for fabrication thereof

Country Status (1)

Country Link
KR (1) KR100664851B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874954B1 (en) 2006-12-04 2008-12-19 삼성전자주식회사 Rear receiving image sensor

Also Published As

Publication number Publication date
KR20060077100A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US8384133B2 (en) Image sensor comprising anti-reflection layer having high refractive index
US9478581B2 (en) Grids in backside illumination image sensor chips and methods for forming the same
KR101489038B1 (en) Methods and apparatus for an improved reflectivity optical grid for image sensors
TWI497704B (en) Back side illumination image sensor device and method for forming the same
JP2010103458A (en) Solid-state imaging device, method for manufacturing the same, and electronic apparatus
US8222068B2 (en) Method for manufacturing image sensor
KR100674986B1 (en) Image sensor and method of manufacturing the same
US20220262845A1 (en) Lens structure configured to increase quantum efficiency of image sensor
US20080286896A1 (en) Method for manufacturing image sensor
JP2006013522A (en) Image sensor and method of manufacturing it
US20090004769A1 (en) Method for manufacturing image sensor
KR20190006764A (en) Backside illuminated image sensor and method of manufacturing the same
KR100664851B1 (en) Image sensor having fly-eye lens and method for fabrication thereof
US7695992B2 (en) Vertical type CMOS image sensor and fabricating method thereof
CN110061020B (en) Image sensor, forming method and working method thereof
KR100664864B1 (en) Method for fabrication of metal line in image sensor
KR20100050330A (en) Image sensor and fabricating method thereof
KR20070036532A (en) Method for manufacturing cmos image sensor
KR20060010907A (en) Image sensor with improved optical focusing capacity
KR20060077139A (en) Method for fabrication of copper metal line in image sensor
KR100608329B1 (en) Method for manufacturing image sensor
KR100749269B1 (en) Method for manufacturing cmos image sensor
KR100824232B1 (en) Method for manufacturing image sensor
KR20060077244A (en) Cmos image sensor and method for manufacturing the same
KR20070030455A (en) Method for manufacturing image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee