KR100660810B1 - method for fabric ating thin film transistor and array substrate for liquid crystal display device - Google Patents

method for fabric ating thin film transistor and array substrate for liquid crystal display device Download PDF

Info

Publication number
KR100660810B1
KR100660810B1 KR1019990063248A KR19990063248A KR100660810B1 KR 100660810 B1 KR100660810 B1 KR 100660810B1 KR 1019990063248 A KR1019990063248 A KR 1019990063248A KR 19990063248 A KR19990063248 A KR 19990063248A KR 100660810 B1 KR100660810 B1 KR 100660810B1
Authority
KR
South Korea
Prior art keywords
metal layer
forming
thin film
layer
film transistor
Prior art date
Application number
KR1019990063248A
Other languages
Korean (ko)
Other versions
KR20010060806A (en
Inventor
김상인
박민서
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1019990063248A priority Critical patent/KR100660810B1/en
Publication of KR20010060806A publication Critical patent/KR20010060806A/en
Application granted granted Critical
Publication of KR100660810B1 publication Critical patent/KR100660810B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치용 어레이기판 제조방법에 관한 것으로, 상기 어레이기판의 스위칭 소자인 박막트랜지스터의 게이트전극을 이중 금속층으로 구성할 경우, 상기 이중 금속층을 알칼리계 혼합용액(오존수 + TMAH(알칼리 용액))인 식각액을 사용하여 테이퍼형상을 갖는 이중 게이트전극을 형성할 수 있으므로, 서로 다른 물질로 적층된 두 전극의 식각공정에서 식각된 금속층에 오버행을 없애기 위해 습식식각과 건식식각을 차례로 사용했던 종래의 식각방식에서 상기 건식식각 방식을 사용하지 않아도 됨으로 공정상 저 비용효과가 있다.The present invention relates to a method for manufacturing an array substrate for a liquid crystal display device. When the gate electrode of a thin film transistor, which is a switching element of the array substrate, is composed of a double metal layer, the double metal layer is an alkaline mixed solution (ozone water + TMAH (alkali solution). Since the double gate electrode having the tapered shape can be formed using the etching solution of)), the wet etching method and the dry etching method are used in order to eliminate the overhang on the etched metal layer in the etching process of two electrodes stacked with different materials. In the etching method of the dry etching method does not have to use, there is a low cost effect in the process.

Description

박막트랜지스터 및 액정표시장치용 어레이기판 제조방법 {method for fabric ating thin film transistor and array substrate for liquid crystal display device} Manufacturing method of thin film transistor and array substrate for liquid crystal display device {method for fabric ating thin film transistor and array substrate for liquid crystal display device}             

도 1은 일반적인 액정표시장치용 어레이기판의 일부 화소를 도시한 평면도이고,1 is a plan view showing some pixels of a general array substrate for a liquid crystal display device;

도 2a 내지 도 2c는 도 1의 Ⅱ-Ⅱ를 따라 절단한 종래의 공정 단면도이고,2A to 2C are cross-sectional views of a conventional process taken along II-II of FIG. 1,

도 3a 내지 도 3d는 도 1의 Ⅱ-Ⅱ를 따라 절단한 본 발명에 따른 공정 단면도이고3A to 3D are cross-sectional views of the process according to the present invention taken along the line II-II of FIG.

도 4는 본 발명에 따른 식각용액의 혼합과정을 포함한 식각시스템을 나타낸 구성도이다.Figure 4 is a block diagram showing an etching system including a mixing process of the etching solution according to the present invention.

〈도면의 주요부분에 대한 부호의 간단한 설명〉<Brief description of symbols for the main parts of the drawings>

201 : 오존제조탱크 203 : 1차 TMAH 농도적정 탱크201: ozone manufacturing tank 203: primary TMAH concentration titration tank

205 : 증류수 재활용 장치 207 : 2차 TMAH 농도적정 탱크205: distilled water recycling device 207: secondary TMAH concentration titration tank

209 : 식각챔버209: etching chamber

본 발명은 박막트랜지스터 및 액정표시장치용 어레이기판의 제조방법에 관한 것으로서, 더 상세하게는, 이중 금속막의 수직단면이 계단식 형상으로 형성되도록 식각하는 박막트랜지스터 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a thin film transistor and an array substrate for a liquid crystal display device, and more particularly, to a method for manufacturing a thin film transistor for etching a vertical cross-section of the double metal film to form a stepped shape.

도 1은 일반적인 액정표시장치용 어레이기판의 일부를 도시한 평면도이다. 1 is a plan view showing a part of a general array substrate for a liquid crystal display device.

도시한 바와 같이, 어레이기판은 크게 스위칭소자인 박막트랜지터(T)와, 박막트랜지스터를 중심으로 서로 교차하여 지나가는 데이터배선(13)과 게이트배선(15)이 형성되어 있고, 상기 각 배선이 교차하여 화소영역(P)을 정의한다. 상기 화소영역(P)에는 화소전극(17)이 형성되어 있다. As shown in the drawing, the array substrate includes a thin film transistor T, which is a switching element, and a data wiring 13 and a gate wiring 15 which cross each other around the thin film transistor, and each of the wirings cross each other. The pixel region P is defined. In the pixel region P, a pixel electrode 17 is formed.

상기 박막트랜지스터(T)는 게이트전극(23),소스전극(25),드레인전극(27)으로 구성되며, 상기 데이터배선(13)은 매트릭스 형태로 배열된 상기 다수의 박막트랜지스터(T)를 일 방향으로 지나면서 상기 소스전극(25)과 연결되고, 상기 게이트배선(15)은 상기 다수 박막트랜지스터(T)를 일 방향으로 지나면서 상기 게이트전극(23)과 연결된다.The thin film transistor T includes a gate electrode 23, a source electrode 25, and a drain electrode 27, and the data line 13 includes the plurality of thin film transistors T arranged in a matrix form. Is connected to the source electrode 25 while passing in the direction, and the gate wiring 15 is connected to the gate electrode 23 while passing through the plurality of thin film transistors T in one direction.

또한 상기 게이트배선(15)에는 상기 화소전극(17)과 회로적으로 직렬로 연결된 스토리지 캐패시터(C)가 형성되어 있다.In addition, a storage capacitor C connected to the pixel electrode 17 in series with the gate wiring 15 is formed.

상기 구성에서, 상기 게이트전극과 게이트배선은 일반적으로 알루미늄과 알루미늄 합금으로 먼저 제 1 금속층을 형성하고, 상기 제 1 금속층 상에 크롬이나 몰리브덴과 같은 금속을 증착하여 제 2 금속층을 형성하여 이중층의 도전성금속으로 형성된다.In the above configuration, the gate electrode and the gate wiring are generally formed of a first metal layer first with aluminum and an aluminum alloy, and then a second metal layer is formed by depositing a metal such as chromium or molybdenum on the first metal layer to form a conductive layer. It is formed of metal.

상기 게이트배선의 제 1 금속층을 알루미늄으로 형성하는 이유는, 상기 게이트배선의 배선저항에 의한 신호지연(signal delay)을 막기 위해서 알루미늄과 같은 저항이 작은 금속을 사용한다. 그러나 상기 알루미늄계 금속은 화학약품에 의한 내식성이 약하기 때문에 식각공정 중 식각비율을 맞추기 어려울 뿐 아니라, 쉽게 산화되어 배선의 단선불량이 발생하게 된다.The reason why the first metal layer of the gate wiring is formed of aluminum is to use a metal having a small resistance such as aluminum in order to prevent a signal delay caused by the wiring resistance of the gate wiring. However, the aluminum-based metal is not easy to match the etching rate during the etching process because of the low corrosion resistance by chemicals, and easily oxidized, resulting in disconnection of the wiring.

따라서, 이를 막기 위해 상기 알루미늄금속 상에 화학약품에 대해 내식성이 강한 크롬(Cr)이나 몰리브덴(Mo) 등을 형성하여 2중층의 게이트전극을 형성하는 것이다. Therefore, in order to prevent this, chromium (Cr), molybdenum (Mo), etc., which are highly resistant to chemicals, are formed on the aluminum metal to form a double layer gate electrode.

여기서, 상기 알루미늄계 금속과 상기 크롬 등을 상기 게이트전극과 게이트배선의 형태로 식각하는 과정에서, 두 물질을 같은 식각용액(etchant)으로 식각할 경우 알루미늄 금속은 식각용액 내에서 식각비율이 커서 공정 중 그 식각 비율을 조절하기 어렵고, 또 알루미늄 금속은 상층의 몰리브덴 금속과 식각비율의 차이가 커서 몰리브덴 금속보다 측면 식각이 많아진다. 즉, 전체적으로 게이트금속은 역테이퍼 형상을 가지며, 상층 몰리브덴은 하층의 알루미늄보다 측면으로 돌출되는 오버행을 발생한다. In the process of etching the aluminum-based metal and the chromium in the form of the gate electrode and the gate wiring, when the two materials are etched with the same etching solution, the aluminum metal has a large etching rate in the etching solution. Among them, it is difficult to control the etching rate, and aluminum metal has more side etching than molybdenum metal due to the large difference in etching rate between molybdenum metal in the upper layer. That is, the gate metal as a whole has an inverse tapered shape, and the upper molybdenum generates an overhang that protrudes laterally than the lower aluminum.

이러한 오버행구조를 가진 게이트 패턴의 수직단면은 게이트 패턴 상으로 증착되는 절연막과 충분한 커버리지(coverage)를 얻을 수 없다. 이 때문에, 수직 단면 부분에서 상층으로 형성되는 금속층과 단락 결함이나 절연내압 등의 문제가 발 생한다 The vertical cross section of the gate pattern having such an overhang structure cannot obtain sufficient coverage with the insulating film deposited on the gate pattern. For this reason, problems such as short-circuit defects and breakdown voltages occur with the metal layer formed in the upper layer in the vertical cross-section.

이러한 문제는 상기 게이트배선의 전기적 특성을 저하시킬 뿐 아니라 제품의 수율을 떨어뜨리는 문제가 된다.This problem not only lowers the electrical characteristics of the gate wiring but also lowers the yield of the product.

따라서, 이러한 문제를 해결하기 위해 계속적인 연구가 진행되어 왔다.Therefore, continuous research has been conducted to solve this problem.

이하 첨부한 도면을 참조하여 전술한 이중구조의 게이트전극을 포함한 어레이기판의 제조공정을 간략하게 설명하도록 한다.Hereinafter, a manufacturing process of an array substrate including a gate electrode having a dual structure will be described with reference to the accompanying drawings.

이와 같은 게이트전극의 제조공정을 이하 첨부한 공정단면도를 참조하여 설명한다.Such a manufacturing process of the gate electrode will be described with reference to the accompanying process cross section below.

도 2a 내지 도 2c는 도 1의 Ⅱ-Ⅱ를 따라 절단한 공정 단면도이다.2A to 2C are cross-sectional views taken along the line II-II of FIG. 1.

먼저, 도 2a에 도시한 바와 같이, 먼저 기판에 알루미늄합금인 알루미늄네오디뮴(AlNd)층(10)과 몰리브덴(Mo)층(11)을 순차 적층하고, 게이트 패턴을 형성하기 위한 포토레지스트(photoresist)(12)를 도포한다.First, as shown in FIG. 2A, first, an aluminum neodymium (AlNd) layer 10 and a molybdenum (Mo) layer 11, which are aluminum alloys, are sequentially stacked on a substrate, and a photoresist for forming a gate pattern is formed. (12) is applied.

다음으로 도 2b에 도시한 바와 같이, 게이트패턴에 의해 상층인 몰리브덴층(11)과 하층인 알루미늄네오디뮴층(10)을 인산계 식각용액에 의해 동시에 식각하여 게이트를 패터닝한다. 이 때, 상기 알루미늄네오디뮴층(10)과 상기 몰리브덴층(11)은 갈바닉(Galvanic)현상에 의한 전위차에 의해 상기 두 금속층의 식각비율에 차이가 발생한다.Next, as shown in FIG. 2B, the gate is patterned by simultaneously etching the molybdenum layer 11 as an upper layer and the aluminum neodymium layer 10 as a lower layer with a phosphate etching solution using a gate pattern. At this time, the aluminum neodymium layer 10 and the molybdenum layer 11 is different in the etching rate of the two metal layers due to the potential difference due to galvanic phenomenon.

즉, 상기 알루미늄네오디뮴층(10)은 식각용액 내에서 식각비율이 커서 공정 중 그 식각 비율을 조절하기 어렵고 또, 알루미늄네오디뮴층(10)은 상층의 몰리브덴층(11)과 식각비율의 차이가 커서 몰리브덴층(11)보다 측면 식각이 많아진다. 즉, 전체적으로 게이트금속은 역테이퍼 형상을 가지며, 상층 몰리브덴(14)은 하층의 알루미늄(15)보다 측면으로 돌출되는 오버행(16)을 발생한다. That is, the aluminum neodymium layer 10 has a large etching rate in an etching solution, so it is difficult to control the etching rate during the process, and the aluminum neodymium layer 10 has a large difference between the molybdenum layer 11 and the etching rate of the upper layer. The side etching is more than that of the molybdenum layer 11. That is, the gate metal as a whole has an inverse taper shape, and the upper molybdenum 14 generates an overhang 16 which protrudes laterally than the lower aluminum 15.

따라서, 이러한 오버행 현상을 감소시키기 위해, 상기 레지스트막(13)을 마스크로하여 상층부만 다시 건식식각 처리하게 되는데 이때, 상기 레지스트막(13)과 그 하부의 몰리브덴층(11)의 상기 오버행부분(16)을 동시에 제거한다.  Therefore, in order to reduce such an overhang phenomenon, only the upper layer portion is dry-etched again using the resist film 13 as a mask. In this case, the overhang portion of the resist layer 13 and the molybdenum layer 11 below Remove 16) at the same time.

즉, 상기 건식식각에 사용되는 식각가스는 산소(O2)와 불소계 가스의 적절한 조합에 의하여 먼저 상기 레지스트막(13)을 일정량 애싱(ashing)한 후, 상기 몰리브덴층을 산화 제거하여 주는 방식을 취하여 상기 오버행이 발생하지않는 게이트전극과 게이트배선을 형성한다. That is, the etching gas used for the dry etching is a method of first ashing the resist film 13 by an appropriate combination of oxygen (O 2 ) and fluorine-based gas, and then oxidizing and removing the molybdenum layer. To form a gate electrode and a gate wiring in which the overhang does not occur.

그러나, 상기 공정은 양측이 대칭적으로 비스듬히 경사진 구조의 이중게이트전극을 형성하기 위해 습식식각과 건식식각을 행함으로써, 서로 다른 식각방식을 사용하여야 하는 공정상의 복잡함과 함께, 상기 건식식각은 상기 습식식각에 비해 대형의 장비를 사용해야 하는 등 높은 공정비용이 발생하는 단점이 있다.However, in the process, wet etching and dry etching are performed to form a double gate electrode having a structure in which both sides are inclined obliquely, so that different etching methods are used, and the dry etching is performed. Compared to wet etching, there is a disadvantage in that a high process cost is generated, such as the use of large equipment.

따라서, 전술한 바와 같은 문제점을 해결하기 위해 본 발명은 상기 이중게이트전극을 보다 저 비용의 단순한 공정으로 패터닝 할 수 있는 방법을 제안하는데 그 목적이 있다.
Accordingly, an object of the present invention is to propose a method capable of patterning the double gate electrode in a simpler process at a lower cost in order to solve the problems as described above.

상기와 같은 본 발명의 목적을 달성하기 위한 박막트랜지스터 제조방법은 기판 상에 제 1 금속층과 제 2 금속층을 순차적으로 증착하는 단계와; 상기 제 2 금속층 상에 레지스트막을 도포하는 단계와; 상기 레지스트막을 패터닝하여 레지스트 패턴을 형성하는 단계와; 상기 레지스트 패턴을 마스크로 하여 제 1 금속층과 제 2 금속층을 동시에 오존수와 TMAH용액의 알칼리계 혼합용액을 이용하여 습식식각하여 게이트전극을 형성하는 단계와; 상기 게이트전극을 포함한 상기 기판 상에 게이트절연막을 형성하는 단계와; 상기 게이트전극과 대응되는 상기 게이트절연막 상에 액티브층과 상기 게이트절연막의 양측의 상기 액티브층 상에 소스전극 및 드레인전극을 형성하는 단계;를 포함한다.A thin film transistor manufacturing method for achieving the object of the present invention as described above comprises the steps of sequentially depositing a first metal layer and a second metal layer on a substrate; Applying a resist film on the second metal layer; Patterning the resist film to form a resist pattern; Forming a gate electrode by wet-etching a first metal layer and a second metal layer simultaneously using an alkali mixed solution of ozone water and TMAH solution using the resist pattern as a mask; Forming a gate insulating film on the substrate including the gate electrode; And forming a source electrode and a drain electrode on the active layer on both sides of the gate insulating layer and on the gate insulating layer corresponding to the gate electrode.

바람직하게는 상기 오존수는 증류수에 오존을 녹인 알칼리계용액인 것을 특징으로 한다.Preferably, the ozone water is an alkaline solution in which ozone is dissolved in distilled water.

바람직하게는 상기 오존수의 농도는 10ppm 이하인 것을 특징으로 한다.Preferably, the concentration of ozone water is characterized in that less than 10ppm.

바람직하게는 상기 TMAH용액은 증류수에 희석된 것을 특징으로 한다.Preferably, the TMAH solution is characterized in that diluted in distilled water.

더욱 바람직하게는, 상기 TMAH용액의 농도는 2.38 mol%인 것을 특징으로 한다.More preferably, the concentration of the TMAH solution is characterized in that 2.38 mol%.

바람직하게는 상기 제 1 금속층은 알루미늄(Al) 또는 알루미늄 네오디뮴(AsNd)인 것을 특징으로 한다.Preferably, the first metal layer is aluminum (Al) or aluminum neodymium (AsNd).

본 발명의 특징에 따른 액정표시장치용 어레이기판 제조방법은 기판 상에 알루미늄을 포함하는 도전성 금속을 증착하여 제 1 금속층을 형성하고, 연속으로 몰리브덴을 증착하여 제 2 금속층을 형성하는 단계와; 상기 제 2 금속층 상에 레지스트막을 도포하는 단계와; 상기 레지스트막을 패터닝하여 레스지스 패턴을 단계와;
상기 레지스트막 패턴을 마스크로 하여 제 1 금속층과 제 2 금속층을 동시에 오존수와 TMAH용액의 알칼리계 혼합용액으로 습식식각하여 게이트전극과 게이트배선을 형성하는 단계와; 상기 게이트배선과 게이트전극이 형성된 기판 상에 제 1 절연층을 형성하는 단계와; 상기 게이트전극과 대응되는 상기 제 1 절연층의 상부에 액티브층을 형성하는 단계와; 상기 액티브층 상에 소스전극 및 드레인전극과, 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와; 상기 데이터배선을 포함한 상기 기판 상에 제 2 절연층을 형성하는 단계와; 상기 화소영역 상에 투명한 화소전극을 형성하는 단계;를 포함한다.
According to an aspect of the present invention, there is provided a method of manufacturing an array substrate for a liquid crystal display device, comprising: depositing a conductive metal including aluminum on a substrate to form a first metal layer, and subsequently depositing molybdenum to form a second metal layer; Applying a resist film on the second metal layer; Patterning the resist film to form a resist pattern;
Forming a gate electrode and a gate wiring by wet-etching a first metal layer and a second metal layer simultaneously with an alkaline mixed solution of ozone water and TMAH solution using the resist film pattern as a mask; Forming a first insulating layer on the substrate on which the gate wiring and the gate electrode are formed; Forming an active layer on the first insulating layer corresponding to the gate electrode; Forming a source electrode and a drain electrode on the active layer and a data line crossing the gate line to define a pixel area; Forming a second insulating layer on the substrate including the data line; And forming a transparent pixel electrode on the pixel region.

바람직하게는 상기 오존수의 농도는 10ppm 이하인 것을 특징으로 한다.Preferably, the concentration of ozone water is characterized in that less than 10ppm.

바람직하게는 상기 오존수는 증류수에 오존을 녹인 알칼리계용액인 것을 특징으로 한다.Preferably, the ozone water is an alkaline solution in which ozone is dissolved in distilled water.

더욱 바람직하게는 상기 오존수의 농도는 10ppm 이하인 것을 특징으로 한다.More preferably, the concentration of ozone water is characterized in that 10ppm or less.

상기 TMAH용액은 증류수에 희석된 것을 특징으로 한다.The TMAH solution is characterized in that diluted in distilled water.

바람직하게는 상기 TMAH용액의 농도는 2.38 mol%인 것을 특징으로 한다.Preferably the concentration of the TMAH solution is characterized in that 2.38 mol%.

이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명하도록 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

도 3a∼3e는 상기 도 1의 Ⅱ-Ⅱ를 따라 절단한 공정단면도이다.3A to 3E are cross-sectional views taken along the line II-II of FIG. 1.

도 3a에 도시한 바와 같이, 유리기판(111)위에 알루미늄 합금인 알루미늄네오디뮴(AlNd)과 같은 금속을 증착하여 제 1 금속층(100)을 형성한다. 그리고, 몰리 브덴 (Mo), 탄탈 (Ta), 텅스텐 (W) 또는 안티몬 (Sb)등과 같은 고융점을 가지는 금속을 연속 증착하는데, 본 실시예는 몰리브덴을 증착하여 제 2 금속층(101)을 형성한다. As shown in FIG. 3A, a metal such as aluminum neodymium (AlNd), which is an aluminum alloy, is deposited on the glass substrate 111 to form the first metal layer 100. Then, metals having a high melting point such as molybdenum (Mo), tantalum (Ta), tungsten (W), or antimony (Sb) are continuously deposited. In this embodiment, molybdenum is deposited to form the second metal layer 101. do.

상기 제 2 금속층을 형성한 후, 상기 제 2 금속층 상에 포토레지스트(103)를 도포한다.After forming the second metal layer, a photoresist 103 is coated on the second metal layer.

다음으로 도 3b에 도시한 바와 같이, 본 실시예는 상기 제 2 금속층(101) 위에 제 1 마스크로 포토레지스트를 패턴닝한 후, 포토레지스트(103a)의 수직단면이 반구형을 형성할 수 있도록 가열한다.Next, as shown in FIG. 3B, after the photoresist is patterned with the first mask on the second metal layer 101, the vertical cross section of the photoresist 103a is heated to form a hemispherical shape. do.

다음으로, 도 3c에 도시한 바와 같이, 상기 수직단면이 반구형인 포토레지스트를 마스크로 하여, 상기 제 2 금속층(101)과 제 1 금속층(100)을 알칼리계 식각수용액(DI(증류수) + TMAH (알칼리계 식각용액) + O3(오존수) )으로 동시에 습식식각(Wet etching)한다. Next, as shown in FIG. 3C, the alkaline metal etching solution (DI (distilled water) + TMAH) is used for the second metal layer 101 and the first metal layer 100 using a hemispherical photoresist whose vertical cross section is a mask. Wet etching is performed simultaneously with (alkali etching solution) + O 3 (ozone water).

이 때, 상기 알칼리계 식각용액은 증류수(distilled water)를 베이스로 한 TMAH용액과 오존수를 혼합하여 형성한다.At this time, the alkaline etching solution is formed by mixing a TMAH solution based on distilled water and ozone water.

상기 TMAH용액은 (CH3)4NOH의 분자식으로 나타내며 포토레지스트의 현상액으로 사용되기도 하고, 다른 기타의 물질을 식각할 때 사용된다. The TMAH solution is represented by a molecular formula of (CH 3 ) 4 NOH and is also used as a developer of a photoresist, or used to etch other materials.

상기 TMAH 용액은 특히 알루미늄에 강한 식각특성을 나타내며, 증류수에 희석되는 TMAH의 농도를 제어하여 상기 알루미늄에 대한 식각비율을 맞출 수 있다.The TMAH solution exhibits particularly strong etching characteristics for aluminum, and can control the concentration of TMAH diluted in distilled water to match the etching ratio for the aluminum.

그리고, 상기 오존수는 증류수(DI)에 상기 오존(O3)을 혼합한 것으로, 상기 오존은 상업적인 방법에 의해 쉽게 구할 수 있고, 실험실에서도 산소(O2)를 방전시키는 방법으로 쉽게 구할 수 있다.The ozone water is obtained by mixing the ozone (O 3 ) with distilled water (DI). The ozone can be easily obtained by a commercial method, and can also be easily obtained by discharging oxygen (O 2 ) in a laboratory.

상기 오존은 여러 물질 중 특히 몰리브덴(Mo)금속에 대해 강한 식각특성을 나타낸다. 따라서, 상기 증류수에 섞인 오존의 농도를 제어하여 상기 몰리브덴의 식각비율을 맞출 수 있다.The ozone exhibits strong etching characteristics among molybdenum (Mo) metals among various materials. Therefore, the etching rate of the molybdenum can be adjusted by controlling the concentration of ozone mixed in the distilled water.

상기 알루미늄네오디뮴층(100)과 몰리브덴층(101)의 이중구조를 갖는 게이트전극을 식각하기 위해 사용되는 상기 식각용액에 의한 식각시스템을 도 4를 참조하여 설명한다.An etching system using the etching solution used to etch a gate electrode having a double structure of the aluminum neodymium layer 100 and the molybdenum layer 101 will be described with reference to FIG. 4.

도 4는 본 실시예에 따른 알칼리계 식각용액의 혼합과정을 포함한 식각 시스템(etching system)을 나타낸 구성도이다.Figure 4 is a block diagram showing an etching system (etching system) including the mixing process of the alkaline-based etching solution according to this embodiment.

상기 오존수와 상기 희석된 TMAH용액은 개별적으로 만들어져 혼합되며, 이는 식각챔버(etching chamber)에서 상기 어레이기판에 형성된 2중 금속층을 동시에 식각하는 수단이 된다.The ozone water and the diluted TMAH solution are made separately and mixed, which is a means of simultaneously etching a double metal layer formed on the array substrate in an etching chamber.

상세히 설명하면, 오존제조장치(201)에서 생성된 오존(O3)을 증류수에 녹여 오존수를 생성한다. 이 때, 상기 증류수의 온도는 0℃∼30℃ 온도로 하여 상기 오존수의 농도를 10ppm 이하가 되도록 조절한다.In detail, ozone (O 3 ) generated in the ozone manufacturing apparatus 201 is dissolved in distilled water to generate ozone water. At this time, the temperature of the distilled water is adjusted to a temperature of 0 ° C to 30 ° C so as to adjust the concentration of the ozone water to 10 ppm or less.

한편에서는 소정의 농도를 갖는 TMAH용액을 제 1 차 농도적정 탱크(203)에 담고 증류수재활용(205)장치에서 재활용된 증류수를 이용하여 희석한다.  On the other hand, the TMAH solution having a predetermined concentration is contained in the first concentration titration tank 203 and diluted using distilled water recycled in the distilled water recycling 205 apparatus.

이 때, 상기 TMAH용액은 2.38 mol% 의 농도값을 갖는다. At this time, the TMAH solution has a concentration value of 2.38 mol%.

상기 오존수와 상기 희석된 TMAH용액은 2 차 TMAH 농도적정탱크(203)에서 혼합되어 진다.The ozone water and the diluted TMAH solution are mixed in the secondary TMAH concentration titration tank 203.

상기 혼합용액(오존수 + TMAH)은 식각챔버(209)내로 유입되어 상기 어레이기판 상에 적층된 물질을 소정의 패턴으로 식각한다.The mixed solution (ozone water + TMAH) is introduced into the etching chamber 209 to etch a material stacked on the array substrate in a predetermined pattern.

상기 식각공정이 끝나게 되면, 상기 혼합용액 중 증류수만을 걸러 재활용할 수 있기 때문에 저가의 식각용액 공급이 용이하다.When the etching process is completed, it is easy to supply a low-cost etching solution because only the distilled water of the mixed solution can be recycled.

이와 같은 식각 시스템에 의해, 상기 혼합용액이 게이트전극(104)을 형성하기 위한 이중 금속층을 식각하는 메카니즘(mechanism)을 상기 도 3c의 공정 단면도를 참조하여 설명한다.With this etching system, the mechanism by which the mixed solution etches the double metal layer for forming the gate electrode 104 will be described with reference to the process cross section of FIG. 3C.

상기 오존수와 TMAH용액이 혼합된 혼합용액은 상기 포토레지스트(103a)를 마스크로 한 부분을 제외한 부분의 금속을 식각하게 되는데, 먼저 상기 혼합용액 중 오존수에 의해 상기 몰리브덴층(101a)은 수직단면을 갖도록 식각된다.The mixed solution in which the ozone water and the TMAH solution are mixed is etched away from the metal except for the portion using the photoresist 103a as a mask. First, the molybdenum layer 101a is vertically cross-sectioned by ozone water in the mixed solution. Etched to have.

다음으로, 상기 몰리브덴층(101a) 하부의 알루미늄네오디뮴층(100a)은 상기 TMAH용액에 의해 경사지게 식각된다.Next, the aluminum neodymium layer 100a under the molybdenum layer 101a is etched obliquely by the TMAH solution.

상기 알칼리계혼합용액은 상기 게이트전극(104)을 형성하는 이중 금속층에 대해 각각 식각 선택성이 있기 때문에 상기 각 층에 대한 식각비율은 상기 혼합용액의 농도와 온도를 제어함으로써 가능하므로 상기 이중의 게이트전극의 측면을 오버행 없이 경사지게 구성할 수 있다.Since the alkaline mixed solution has an etching selectivity with respect to the double metal layer forming the gate electrode 104, the etching rate for each layer is possible by controlling the concentration and temperature of the mixed solution. The side of can be configured to be inclined without overhanging.

다음으로, 도 3d에 도시한 바와 같이, 상기 이중구조로 형성된 게이트전극(101)의 상부에 실리콘질화막(SiNX)또는 실리콘산화막(SiO2)을 증착하여 제 1 절연층(107)을 형성한다.3D, a first insulating layer 107 is formed by depositing a silicon nitride film (SiN X ) or a silicon oxide film (SiO 2 ) on the gate electrode 101 having the dual structure. .

다음으로, 상기 게이트절연층(107) 상부에 반도체층과 불순물 반도체층을 차례로 적층하고, 상기 게이트전극 상부에 아일랜드 형태로 형성되는 액티브층(109)을 형성한다.Next, a semiconductor layer and an impurity semiconductor layer are sequentially stacked on the gate insulating layer 107, and an active layer 109 formed in an island shape is formed on the gate electrode.

다음으로, 상기 액티브층(109)이 형성된 기판(111)의 전면에 도전성 금속을 증착하고 패터닝하여, 게이트배선(도 1의 15참조)과 교차하여 화소영역(P)을 정의하는 데이터배선(도 1의 13참조)과 상기 데이터배선에서 상기 게이트전극(104)의 상부로 돌출형성된 소스전극(112)과 이와는 소정간격 이격된 드레인전극(113)을 형성한다.Next, a conductive metal is deposited and patterned on the entire surface of the substrate 111 on which the active layer 109 is formed, and then data lines defining the pixel region P to cross the gate wiring (see FIG. 1). 1 and 13) and a source electrode 112 protruding upward from the gate electrode 104 in the data line and a drain electrode 113 spaced a predetermined distance from the gate electrode 104.

다음으로, 상기 소스전극(112)과 드레인전극(113)이 형성된 기판(111)의 전면에 실리콘질화막(SiNX) 또는 실리콘산화막(SiO2) 등의 무기절연물질과 벤조사이클로부텐(BCB), 아크릴과 같은 유기절연물질을 증착하여 제 2 절연층인 보호층(115)을 형성하고 패터닝하여 상기 드레인전극(113) 상부에 드레인 콘택홀(117)을 형성한다.Next, an inorganic insulating material such as silicon nitride film (SiN X ) or silicon oxide film (SiO 2 ), benzocyclobutene (BCB), and the like on the entire surface of the substrate 111 on which the source electrode 112 and the drain electrode 113 are formed. An organic insulating material such as acryl is deposited to form and pattern the protective layer 115, which is the second insulating layer, to form a drain contact hole 117 on the drain electrode 113.

다음으로, 상기 드레인 콘택홀(117)이 형성된 기판(111)의 전면에 인듐-틴-옥사이드 또는 인듐-징크-옥사이드와 같은 투명 도전성금속을 증착하고 패터닝하여, 상기 드레인 콘택홀(117)을 통해 상기 드레인전극(113)과 접촉하고 상기 화소영역(P) 상에 위치한 화소전극(119)을 형성한다.Next, a transparent conductive metal such as indium tin oxide or indium zinc oxide is deposited and patterned on the entire surface of the substrate 111 on which the drain contact hole 117 is formed, and then through the drain contact hole 117. A pixel electrode 119 is formed in contact with the drain electrode 113 and positioned on the pixel region P.

전술한 바와 같은 공정으로, 액정표시장치용 박막트랜지스터 어레이기판을 제조할 수 있다.In the above-described process, a thin film transistor array substrate for a liquid crystal display device can be manufactured.

상기 설명한 바와 같이, 본 발명은 박막트랜지스터 어레이기판의 이중구조의 게이트전극 제조방법에 있어서, 알칼리계 혼합용액(오존수 + TMAH)을 사용하여 상기 2층 금속을 오버행 없이 식각함으로써, 기존의 습식 + 건식식각의 2단계 식각공정에서 상기 건식식각 공정을 생략할 수 있음으로 공정상 비용절감의 효과가 있다.











As described above, the present invention is a method of manufacturing a double-gate gate electrode of a thin film transistor array substrate, by using an alkaline mixed solution (ozone water + TMAH) to etch the two-layer metal without an overhang, the conventional wet + dry In the two-step etching process of etching, the dry etching process can be omitted, thereby reducing the process cost.











Claims (12)

기판 상에 제 1 금속층과 제 2 금속층을 순차적으로 증착하는 단계와;Sequentially depositing a first metal layer and a second metal layer on the substrate; 상기 제 2 금속층 상에 레지스트막을 도포하는 단계와;Applying a resist film on the second metal layer; 상기 레지스트막을 패터닝하여 레지스트 패턴을 형성하는 단계와;Patterning the resist film to form a resist pattern; 상기 레지스트 패턴을 마스크로 하여 제 1 금속층과 제 2 금속층을 동시에 오존수와 TMAH용액의 알칼리계 혼합용액을 이용하여 습식식각하여 게이트전극을 형성하는 단계와;Forming a gate electrode by wet-etching a first metal layer and a second metal layer simultaneously using an alkali mixed solution of ozone water and TMAH solution using the resist pattern as a mask; 상기 게이트전극을 포함한 상기 기판 상에 게이트절연막을 형성하는 단계와;Forming a gate insulating film on the substrate including the gate electrode; 상기 게이트전극과 대응되는 상기 게이트절연막 상에 액티브층과 상기 게이트절연막의 양측의 상기 액티브층 상에 소스전극 및 드레인전극을 형성하는 단계;Forming a source electrode and a drain electrode on the active layer on both sides of the gate insulating layer and on the gate insulating layer corresponding to the gate electrode; 를 포함하는 박막트랜지스터 제조방법.Thin film transistor manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 오존수는 증류수에 오존을 녹인 알칼리계용액인 박막트랜지스터 제조방법.The ozone water is a thin film transistor manufacturing method of the alkaline solution dissolved ozone in distilled water. 제 2 항에 있어서,The method of claim 2, 상기 오존수의 농도는 10ppm 이하인 박막트랜지스터 제조방법.The concentration of the ozone water is 10ppm or less thin film transistor manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 TMAH용액은 증류수로 희석된 박막트랜지스터 제조방법.The TMAH solution is a thin film transistor manufacturing method diluted with distilled water. 제 4 항에 있어서,The method of claim 4, wherein 상기 TMAH용액의 농도는 2.38 mol% 인 박막트랜지스터 제조방법.The concentration of the TMAH solution is 2.38 mol% thin film transistor manufacturing method. 제 1 항에 있어서,The method of claim 1, 상기 제 1 금속층은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)인 박막트랜지스터 제조방법.The first metal layer is aluminum (Al) or aluminum neodymium (AlNd) thin film transistor manufacturing method. 기판 상에 알루미늄을 포함하는 도전성 금속을 증착하여 제 1 금속층을 형성하고, 연속으로 몰리브덴을 증착하여 제 2 금속층을 형성하는 단계와;Depositing a conductive metal comprising aluminum on the substrate to form a first metal layer, and subsequently depositing molybdenum to form a second metal layer; 상기 제 2 금속층 상에 레지스트막을 도포하는 단계와;Applying a resist film on the second metal layer; 상기 레지스트막을 패터닝하여 레스지스 패턴을 단계와;Patterning the resist film to form a resist pattern; 상기 레지스트막 패턴을 마스크로 하여 제 1 금속층과 제 2 금속층을 동시에 오존수와 TMAH용액의 알칼리계 혼합용액으로 습식식각하여 게이트전극과 게이트배선을 형성하는 단계와;Forming a gate electrode and a gate wiring by wet-etching a first metal layer and a second metal layer simultaneously with an alkaline mixed solution of ozone water and TMAH solution using the resist film pattern as a mask; 상기 게이트배선과 게이트전극이 형성된 기판 상에 제 1 절연층을 형성하는 단계와;Forming a first insulating layer on the substrate on which the gate wiring and the gate electrode are formed; 상기 게이트전극과 대응되는 상기 제 1 절연층의 상부에 액티브층을 형성하는 단계와;Forming an active layer on the first insulating layer corresponding to the gate electrode; 상기 액티브층 상에 소스전극 및 드레인전극과, 상기 게이트배선과 교차하여 화소영역을 정의하는 데이터배선을 형성하는 단계와;Forming a source electrode and a drain electrode on the active layer and a data line crossing the gate line to define a pixel area; 상기 데이터배선을 포함한 상기 기판 상에 제 2 절연층을 형성하는 단계와;Forming a second insulating layer on the substrate including the data line; 상기 화소영역 상에 투명한 화소전극을 형성하는 단계;Forming a transparent pixel electrode on the pixel region; 를 포함하는 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a liquid crystal display device comprising a. 제 7 항에 있어서,The method of claim 7, wherein 상기 오존수의 농도는 10ppm 이하인 액정표시장치용 어레이기판 제조방법.The concentration of the ozone water is 10ppm or less array substrate manufacturing method for a liquid crystal display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 오존수는 증류수에 오존을 녹인 알칼리계용액인 액정표시장치용 어레이기판 제조방법.And the ozone water is an alkaline solution in which ozone is dissolved in distilled water. 제 9 항에 있어서,The method of claim 9, 상기 오존수의 농도는 10ppm 이하인 액정표시장치용 어레이기판 제조방법.The concentration of the ozone water is 10ppm or less array substrate manufacturing method for a liquid crystal display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 TMAH용액은 증류수에 회석된 액정표시장치용 어레이기판 제조방법.The TMAH solution is a method for manufacturing an array substrate for a liquid crystal display device distilled in distilled water. 제 11 항에 있어서,The method of claim 11, 상기 TMAH용액의 농도는 2.38 mol%인 액정표시장치용 어레이기판 제조방법.The concentration of the TMAH solution is 2.38 mol% array substrate manufacturing method for a liquid crystal display device.
KR1019990063248A 1999-12-28 1999-12-28 method for fabric ating thin film transistor and array substrate for liquid crystal display device KR100660810B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990063248A KR100660810B1 (en) 1999-12-28 1999-12-28 method for fabric ating thin film transistor and array substrate for liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990063248A KR100660810B1 (en) 1999-12-28 1999-12-28 method for fabric ating thin film transistor and array substrate for liquid crystal display device

Publications (2)

Publication Number Publication Date
KR20010060806A KR20010060806A (en) 2001-07-07
KR100660810B1 true KR100660810B1 (en) 2006-12-26

Family

ID=19630607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990063248A KR100660810B1 (en) 1999-12-28 1999-12-28 method for fabric ating thin film transistor and array substrate for liquid crystal display device

Country Status (1)

Country Link
KR (1) KR100660810B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100614698B1 (en) * 2004-07-09 2006-08-21 비오이 하이디스 테크놀로지 주식회사 Method for fabricating LCD

Also Published As

Publication number Publication date
KR20010060806A (en) 2001-07-07

Similar Documents

Publication Publication Date Title
US6081308A (en) Method for manufacturing liquid crystal display
JP4169896B2 (en) Thin film transistor and manufacturing method thereof
US7095459B2 (en) Array substrate for liquid crystal display and method for fabricating the same
JP4644179B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
KR100256288B1 (en) Thin film transistor substrate having low resistive and chemical resistant electrode interconnections and method of forming the same
KR100500779B1 (en) Thin film transistor array substrate and manufacturing method of the same
JPH04338677A (en) Method of forming metallic electrode of semiconductor device
KR20070053472A (en) Display substrate and method of fabricating the same
US7492418B2 (en) Liquid crystal display device with particular metal layer configuration of TFT and fabricating method thereof
US6576925B2 (en) Thin film transistor, liquid crystal display panel, and manufacturing method of thin film transistor
US20040197966A1 (en) Manufacturing method of liquid crystal display device
KR101087398B1 (en) pad structure of liquid crystal display device and fabrication method thereof
KR100606449B1 (en) Fabrication method of liquid crysrtal dispay device
KR100660811B1 (en) method of fabricating electro line for liquid crystal display
KR100660810B1 (en) method for fabric ating thin film transistor and array substrate for liquid crystal display device
US20040166675A1 (en) Manufacturing method of electro line for semiconductor device
KR100272255B1 (en) Manufacturing mathod for thin film transistor
KR100430950B1 (en) Thin film transistor and its manufacturing method
US10720501B2 (en) Display substrate capable of decreasing defects and the method of the same
KR100663288B1 (en) Method for fabricating tft-lcd
KR100615437B1 (en) Etching Method for Cu line having inner barrier layer
US20060079036A1 (en) Method of manufacturing gate, thin film transistor and pixel
KR100242946B1 (en) Thin-flim transistor and manufacturing method thereof
CN112670240B (en) Preparation method of array substrate and display panel
JP3123231B2 (en) Method for manufacturing thin film transistor panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee