KR100614698B1 - Method for fabricating LCD - Google Patents

Method for fabricating LCD Download PDF

Info

Publication number
KR100614698B1
KR100614698B1 KR1020040053599A KR20040053599A KR100614698B1 KR 100614698 B1 KR100614698 B1 KR 100614698B1 KR 1020040053599 A KR1020040053599 A KR 1020040053599A KR 20040053599 A KR20040053599 A KR 20040053599A KR 100614698 B1 KR100614698 B1 KR 100614698B1
Authority
KR
South Korea
Prior art keywords
forming
film
substrate
gate
line including
Prior art date
Application number
KR1020040053599A
Other languages
Korean (ko)
Other versions
KR20060004473A (en
Inventor
최대림
송영석
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020040053599A priority Critical patent/KR100614698B1/en
Publication of KR20060004473A publication Critical patent/KR20060004473A/en
Application granted granted Critical
Publication of KR100614698B1 publication Critical patent/KR100614698B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134372Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/136295Materials; Compositions; Manufacture processes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 식각 공정을 진행함이 없이 게이트 전극을 포함한 게이트 라인 및 소오스/드레인 전극을 포함한 데이터 라인을 형성할 수 있는 액정표시장치 제조방법을 개시한다. 개시된 본 발명의 액정표시장치 제조방법은, 투명성절연기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 덮도록 기판 전면 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 액티브층을 형성하는 단계와, 상기 액티브층이 형성된 기판 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계와, 상기 데이터 라인을 덮도록 기판 전면 상에 보호막을 형성하는 단계와, 상기 보호막 상에 소오스/드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법에 있어서, 상기 게이트 전극을 포함한 게이트 라인과 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계는, 기판 상에 1∼5%의 Ni과 0.1∼1%의 C이 함유된 Al 합금막을 증착하는 단계와, 상기 Ni 및 C이 함유된 Al 합금막 상에 감광막을 도포하는 단계와, 상기 감광막을 노광하는 단계와, 상기 노광된 감광막을 TMAH(2.38%) 용액으로 현상하여 감광막 패턴을 형성하는 단계와, 상기 TMAH(2.38%) 용액을 이용한 과도 현상을 진행하여 감광막 패턴의 형태로 Ni 및 C이 함유된 Al 합금막을 패터닝하는 단계로 구성되는 것을 특징으로 한다. The present invention discloses a method of manufacturing a liquid crystal display device capable of forming a gate line including a gate electrode and a data line including a source / drain electrode without performing an etching process. The disclosed method of manufacturing a liquid crystal display device includes forming a gate line including a gate electrode on a transparent insulating substrate, forming a gate insulating film on the entire surface of the substrate to cover the gate line, and forming a gate insulating film on the gate insulating film. Forming an active layer on the substrate, forming a data line including a source / drain electrode on the substrate on which the active layer is formed, forming a protective film on the entire surface of the substrate to cover the data line, and A method of manufacturing a liquid crystal display device, the method comprising: forming a pixel electrode in contact with a source / drain electrode on the substrate; wherein forming the gate line including the gate electrode and the data line including the source / drain electrode comprises: a substrate; Depositing an Al alloy film containing 1 to 5% of Ni and 0.1 to 1% of C on the phase, the Ni and C containing Applying a photoresist film on an Al alloy film, exposing the photoresist film, developing the exposed photoresist film with a TMAH (2.38%) solution to form a photoresist pattern, and the TMAH (2.38%) solution It is characterized in that it comprises a step of patterning the Al alloy film containing Ni and C in the form of a photosensitive film pattern by the progress of the transient phenomenon.

Description

액정표시장치 제조방법{Method for fabricating LCD}Liquid crystal display manufacturing method {Method for fabricating LCD}

도 1a 내지 1e는 본 발명의 실시예에 따른 게이트 라인 및 데이터 라인 형성방법을 설명하기 위한 도면.1A to 1E are diagrams for describing a gate line and a data line forming method according to an exemplary embodiment of the present invention.

도 2a 및 도 2b 는 종래의 방법과 본 발명에 따른 방법을 통해 형성된 게이트 라인 및 데이터 라인의 프로파일 사진. 2A and 2B are profile pictures of gate lines and data lines formed by conventional methods and methods in accordance with the present invention.

-도면의 주요 부분에 대한 부호의 설명-Explanation of symbols on main parts of drawing

111 : 기판 112 : Al 합금막111 substrate 112 Al alloy film

112a : 게이트 전극 113 : 감광막112a: gate electrode 113: photosensitive film

113a : 감광막 패턴 114 : 포토마스크113a: Photosensitive film pattern 114: Photomask

본 발명은 액정표시장치의 제조방법에 관한 것으로, 보다 상세하게는, 식각 공정을 진행함이 없이 게이트 전극을 포함한 게이트 라인 및 소오스/드레인 전극을 포함한 데이터 라인을 형성할 수 있는 액정표시장치의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly, to a liquid crystal display device capable of forming a gate line including a gate electrode and a data line including a source / drain electrode without performing an etching process. It is about a method.

액정표시장치는 경박단소하고 저전압구동 및 저전력 소모라는 장점을 바탕으로 CRT(Cathod Ray Tube)를 대신하여 개발되어져 왔으며, 특히, 박막트랜지스터 액 정표시장치는 CRT에 필적할만한 고화질화, 대형화, 컬러화 등을 실현하여 최근 여러 분야에서 다양하게 사용되고 있다. Liquid crystal displays have been developed in place of CRT (Cathod Ray Tube) on the basis of the advantages of low weight, low voltage driving, and low power consumption. In particular, the thin film transistor liquid crystal display has high resolution, large size, and colorization comparable to CRT. In recent years, it has been widely used in various fields.

이러한 액정표시장치는 박막트랜지스터 및 화소 전극이 형성된 어레이 기판과, 컬러필터 및 상대 전극이 형성된 컬러필터 기판이 액정층의 개재하에 합착된 구조를 갖는다. The liquid crystal display device has a structure in which an array substrate on which a thin film transistor and a pixel electrode are formed, and a color filter substrate on which a color filter and a counter electrode are formed are bonded to each other under an intervening liquid crystal layer.

한편, 이와 같은 액정표시장치에 있어서, 제조 공정 수, 특히, 어레이 기판의 제조 공정 수를 감소시키는 것은 매우 중요하다. 그 이유는 제조 공정 수를 줄일수록 액정표시장치의 제조 비용을 감소시킬 수 있기 때문이다. On the other hand, in such a liquid crystal display device, it is very important to reduce the number of manufacturing steps, in particular, the number of manufacturing steps of the array substrate. The reason is that as the number of manufacturing processes is reduced, the manufacturing cost of the liquid crystal display device can be reduced.

이러한 어레이 기판 제조 공정에 대해 간략히 설명하면, 투명성 절연기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 공정, 형성된 게이트 라인을 덮도록 기판 전면 상에 게이트 절연막을 형성하는 공정, 게이트 절연막 상에 액티브층을 형성하는 공정, 액티브 층이 형성된 기판 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 공정, 데이터 라인을 덮도록 기판 전면 상에 보호막을 형성하는 공정, 보호막 상에 소오스/드레인 전극과 콘택되는 화소전극을 형성하는 공정을 포함한다. The manufacturing process of the array substrate will be briefly described as follows: forming a gate line including a gate electrode on a transparent insulating substrate, forming a gate insulating film on the entire surface of the substrate to cover the formed gate line, and forming an active layer on the gate insulating film. Forming a data line including a source / drain electrode on the substrate on which the active layer is formed; forming a protective film on the entire surface of the substrate to cover the data line; and contacting the source / drain electrode on the protective film. Forming a pixel electrode.

이중에서 게이트 전극을 포함한 게이트 라인 형성 공정과 소오스/드레인 전극을 포함하는 데이터 라인 형성 공정은 게이트 및 소오스/드레인 전극 형성을 위한 금속막 증착 공정, 금속막 상에 감광막 증착 후, 노광 및 현상 공정, 이후 금속막 식각 공정 및 감광막 스트립 공정으로 이루어진다. Among them, a gate line forming process including a gate electrode and a data line forming process including a source / drain electrode may include a metal film deposition process for forming gate and source / drain electrodes, a photoresist film deposition on a metal film, an exposure and development process, After that, the metal film is etched and the photoresist strip process.

금속막 식각 공정은 금속막의 재질에 따라 습식 식각(Wet Etch) 또는 건식 식각(Dry Etch)이 적용되는데, 금속막은 액정표시장치의 대형화를 실현하기 위해 배선 지연(line delay)을 고려한 저저항의 배선 재료의 사용이 필요하다. 이러한 저저항 배선 재료로 순수한 Al(Aluminium) 또는 Al 합금(일예 : AlNd)이 사용되며, 이러한 Al 또는 Al 합금을 사용할 경우, n+ a-Si 와 화소 전극과의 안정적인 오믹(Ohmic) 특성을 구현하고, Al 또는 Al 합금 자체의 내열 특성에 의한 불량을 개선하기 위하여 Al 또는 Al 합금의 상부 또는 상부 및 하부에 Mo, Cr, Ti 등의 배리어(Barrier) 금속을 추가로 사용해야 한다. In the metal film etching process, wet etching or dry etching is applied depending on the material of the metal film, and the metal film has low resistance wiring considering line delay in order to realize an increase in size of the liquid crystal display device. The use of materials is necessary. Pure Al (Aluminium) or Al alloy (eg AlNd) is used as the low-resistance wiring material. When the Al or Al alloy is used, stable ohmic characteristics between n + a-Si and the pixel electrode are realized. In order to improve the defects due to the heat resistance of the Al or Al alloys themselves, barrier metals such as Mo, Cr, Ti, etc. should be additionally used on the tops or tops and bottoms of the Al or Al alloys.

그리고, 이러한 배리어 금속을 사용하여 이중 적층구조(일예 : Mo을 베리어 금속으로 적용한 Mo/Al의 이중 적층구조) 또는 삼중 적층구조(일예 : Mo/Al/Mo의 삼중 적층구조)의 배선 형태를 형성하게 되며, 이때, 배리어 금속의 특성에 따라 식각 기술이 선택적으로 적용된다. Then, the barrier metal is used to form a wiring form of a double layered structure (eg, Mo / Al double layer structure using Mo as a barrier metal) or a triple layered structure (eg, triple layer structure of Mo / Al / Mo). In this case, an etching technique is selectively applied according to the characteristics of the barrier metal.

그러나, 전술한 바와 같이 Al 또는 Al 합금의 상부 또는 상부 및 하부에 배리어 금속을 적용한 이중 또는 삼중 적층구조는 배리어 금속의 증착 공정이 추가되어야 하므로 전체 공정이 증가된다. However, as described above, the double or triple stack structure in which the barrier metal is applied to the top or the top and the bottom of the Al or Al alloy is increased because the deposition process of the barrier metal has to be added.

또한, Al 또는 Al 합금의 식각 및 이중 적층구조 또는 삼중 적층구조의 금속막을 식각할 경우, 식각 프로파일(etch profile)을 제어하는데 어려움이 있고, 그래서, 후속 공정에 악영향을 미칠 수 있다. In addition, when etching the Al or Al alloy and the metal film of the double or triple stacked structure, there is a difficulty in controlling the etch profile, and thus may adversely affect subsequent processes.

따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 제안된 것으로서, 게이트 전극을 포함한 게이트 라인 및 소오스/드레인 전극을 포함한 데이터 라인의 형성을 단순화시킬 수 있는 액정표시장치의 제조방법을 제공함에 그 목적이 있다. Accordingly, the present invention has been proposed to solve the above problems, and provides a method of manufacturing a liquid crystal display device which can simplify the formation of a gate line including a gate electrode and a data line including a source / drain electrode. There is a purpose.

상기와 같은 목적을 달성하기 위하여, 본 발명은, 투명성 절연기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 덮도록 기판 전면 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 액티브층을 형성하는 단계와, 상기 액티브층이 형성된 기판 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계와, 상기 데이터 라인을 덮도록 기판 전면 상에 보호막을 형성하는 단계와, 상기 보호막 상에 소오스/드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법에 있어서, 상기 게이트 전극을 포함한 게이트 라인과 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계는, 기판 상에 1∼5%의 Ni과 0.1∼1%의 C이 함유된 Al 합금막을 증착하는 단계와, 상기 Ni 및 C이 함유된 Al 합금막 상에 감광막을 도포하는 단계와, 상기 감광막을 노광하는 단계와, 상기 노광된 감광막을 TMAH(2.38%) 용액으로 현상하여 감광막 패턴을 형성하는 단계와, 상기 TMAH(2.38%) 용액을 이용한 과도 현상을 진행하여 감광막 패턴의 형태로 Ni 및 C이 함유된 Al 합금막을 패터닝하는 단계로 구성되는 것을 특징으로 하는 액정표시장치의 제조방법을 제공한다. In order to achieve the above object, the present invention, forming a gate line including a gate electrode on a transparent insulating substrate, forming a gate insulating film on the entire surface of the substrate to cover the gate line, and the gate Forming an active layer on the insulating film, forming a data line including a source / drain electrode on the substrate on which the active layer is formed, forming a protective film on the entire surface of the substrate to cover the data line; The method of manufacturing a liquid crystal display device including forming a pixel electrode in contact with a source / drain electrode on the passivation layer, wherein forming a gate line including the gate electrode and a data line including a source / drain electrode includes: Depositing an Al alloy film containing 1-5% Ni and 0.1-1% C on the substrate, wherein the Ni and C Coating a photoresist film on the Al alloy film, exposing the photoresist film, developing the exposed photoresist film with a TMAH (2.38%) solution to form a photoresist pattern, and the TMAH (2.38%) The present invention provides a method of manufacturing a liquid crystal display device, comprising the steps of patterning an Al alloy film containing Ni and C in the form of a photoresist pattern by performing a transient phenomenon using a solution.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명에 따른 액정표시장치의 제조방법은, 투명성절연기판 상에 게이트 전극을 포함한 게이트 라인을 형성한 후, 기판 전면 상에 게이트 절연막을 형성하고, 그런 다음, 상기 게이트 절연막 상에 액티브층을 형성하며, 상기 액티브층이 형성된 기판 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하고, 이어서, 상기 데이터 라인을 덮도록 기판 전면 상에 보호막을 형성하며, 그리고 나서, 상기 보호막 상에 소오스/드레인 전극과 콘택되는 화소전극을 형성하는 순으로 진행된다. First, in the method of manufacturing a liquid crystal display according to the present invention, after forming a gate line including a gate electrode on a transparent insulating substrate, a gate insulating film is formed on the entire surface of the substrate, and then an active layer on the gate insulating film. Forming a data line including a source / drain electrode on the substrate on which the active layer is formed, and then forming a protective film on the entire surface of the substrate to cover the data line, and then forming a source / drain on the protective film. In order to form the pixel electrode in contact with the drain electrode.

이와 같은 액정표시장치의 제조방법에 있어서, 본 발명은 상기 게이트 전극을 포함한 게이트 라인과 소오스/드레인 전극을 포함한 데이터 라인의 형성을 통상의 방법이 아닌 다음과 같은 방법으로 진행한다. In the method of manufacturing the liquid crystal display device as described above, the present invention proceeds by forming the gate line including the gate electrode and the data line including the source / drain electrodes in the following manner rather than the usual method.

우선, 게이트 라인 및 데이터 라인의 재료로서 저저항 특성을 갖는 Al 합금막을 이용하며, 특히, Al 합금막 내에 Ni과 C을 첨가한다. 이때, 상기 Ni과 C은 Al 합금막의 산화환원 반응력을 낮추도록 함으로써, 화소전극 물질인 ITO와의 콘택 저항을 감소시킬 수 있으며, 또한, n+ a-Si과의 오믹 콘택 특성을 향상시켜 액정표시장치의 제조시 배선 물질로 저저항의 Al 합금 단일 배선이 적용 가능하도록 만든다. First, an Al alloy film having low resistance characteristics is used as a material for the gate line and the data line, and in particular, Ni and C are added to the Al alloy film. In this case, Ni and C reduce the redox reaction force of the Al alloy layer, thereby reducing contact resistance with ITO, which is a pixel electrode material, and improving ohmic contact properties with n + a-Si. In the manufacture of wiring material, low-resistance Al alloy single wiring is made applicable.

아울러, 상기 Ni과 C의 함량을 적절히 조절할 경우, Al 합금막의 전기적 특성 및 열적 특성을 개선시킬 뿐만 아니라, 일반적으로 현상 공정에서 사용되고 있는 TMAH((CH3)4NOH)2, 2.38%) 용액과의 반응성을 극대화시킴으로써, 감광막 노광후의 현상 공정시 상기 TMAH 용액를 이용한 과도 현상에 의해 Al 합금막이 패터닝되 도록 만들 수 있다. In addition, when the content of Ni and C is properly adjusted, not only the electrical and thermal properties of the Al alloy film are improved, but also the reactivity with the TMAH ((CH3) 4NOH) 2, 2.38%) solution generally used in the developing process. By maximizing, the Al alloy film may be patterned by the transient development using the TMAH solution during the development process after the photosensitive film exposure.

이와 같이 함에 따라, 본 발명은 Al 합금막의 단일막 구조로 저저항 배선을 실현함으로써, 배리어 금속막의 생략을 통해 공정 단순화 및 비용 절감할 수 있고, 또한, 별도의 금속막 식각 공정을 생략할 수 있게 된다. In this way, the present invention realizes a low resistance wiring with a single film structure of an Al alloy film, thereby simplifying the process and reducing the cost by eliminating the barrier metal film, and also eliminating the separate metal film etching process. do.

보다 자세하게, 도 1a 내지 도 1e는 본 발명에 따른 게이트 라인 형성방법을 설명하기 위한 도면으로서, 이를 설명하면 다음과 같다. In more detail, Figures 1a to 1e is a view for explaining a gate line forming method according to the present invention, it will be described as follows.

도 1a를 참조하면, 기판(111) 상에 1∼5%의 Ni과 0.1∼1%의 C이 함유된 Al 합금막(112)을 1000∼8000Å 두께로 증착한다.Referring to FIG. 1A, an Al alloy film 112 containing 1 to 5% Ni and 0.1 to 1% C is deposited on the substrate 111 to a thickness of 1000 to 8000 GPa.

도 1b를 참조하면, 증착된 Al 합금막(112) 상에 패터닝 장벽으로서, 감광막(113)을 50∼350Å 두께로 도포한다. Referring to FIG. 1B, a photosensitive film 113 is applied to the deposited Al alloy film 112 to have a thickness of 50 to 350 kPa as a patterning barrier.

도 1c를 참조하면, 포토마스크(114)를 도포된 감광막(113) 상부에 배치시킨 상태로 상기 감광막(113)을 노광한다. Referring to FIG. 1C, the photoresist layer 113 is exposed with the photomask 114 disposed on the coated photoresist layer 113.

도 1d를 참조하면, 노광된 감광막을 TMAH(2.38%) 용액으로 현상하여 감광막 패턴(113a)을 형성한다. Referring to FIG. 1D, the exposed photoresist is developed with a TMAH (2.38%) solution to form a photoresist pattern 113a.

도 1e를 참조하면, 다시 TMAH(2.38%) 용액을 이용하여 과도 현상을 하여 감광막 패턴(113a)의 형태로 기판(111) 상에 형성된 Ni 및 C이 함유된 Al 합금막을 패터닝하여 게이트 전극(112a)을 형성한다. Referring to FIG. 1E, again, transient development is performed using a TMAH (2.38%) solution to pattern an Al alloy film containing Ni and C formed on the substrate 111 in the form of a photoresist pattern 113a to form a gate electrode 112a. ).

이때, 상기 Ni과 C의 함량을 적절히 조절할 경우, TMAH(2.38%) 용액과의 반응성이 극대화되어 TMAH 용액를 이용한 과도 현상에 의해 Al 합금막이 패터닝된다. 또한, Al 합금막막에 첨가된 Ni 및 C이 함유량을 적절히 조절함으로써, 양호한 게 이트 전극의 프로파일을 얻을 수 있다. At this time, when the content of the Ni and C is properly adjusted, the reactivity with the TMAH (2.38%) solution is maximized, and the Al alloy film is patterned by the transient phenomenon using the TMAH solution. In addition, by controlling the content of Ni and C added to the Al alloy film, a good gate electrode profile can be obtained.

도 1f를 참조하면, 게이트 전극(112a) 상에 존재하는 감광막(113a)을 제거하여 게이트 전극을 포함한 게이트 라인으로 형성한다. Referring to FIG. 1F, the photosensitive film 113a existing on the gate electrode 112a is removed to form a gate line including the gate electrode.

한편, 여기서는 게이트 전극을 포함한 게이트 라인 형성방법에 대해 설명하였지만, 소오스/드레인 전극을 포함한 데이터 라인 또한, 상술한 게이트 라인 형성방법과 동일한 방법으로 형성한다. On the other hand, although a description has been given of a gate line forming method including a gate electrode, the data line including a source / drain electrode is also formed in the same manner as the gate line forming method described above.

이와 같은 방법으로 게이트 라인 및 데이터 라인을 형성할 경우, 게이트 라인 및 데이터 라인의 재료로서 저저항 특성을 갖는 Ni과 C이 첨가된 Al 합금막을 이용함으로써, 화소전극 물질인 ITO와의 콘택 저항을 감소시킬 수 있으며, 또한, n+ a-Si과의 오믹 콘택 특성을 향상시켜 액정표시장치의 제조시 배선 물질로 저저항의 Al 합금 단일 배선이 적용 가능하도록 만든다. When the gate line and the data line are formed in this manner, by using an Al alloy film containing Ni and C having low resistance as a material of the gate line and the data line, contact resistance with ITO, which is a pixel electrode material, can be reduced. In addition, the ohmic contact property with n + a-Si is improved to make a low resistance Al alloy single wiring as a wiring material in manufacturing a liquid crystal display device.

또한, Al합금에 첨가된 Ni과 C의 함량을 적절히 조절할 경우, Al 합금막의 전기적 특성 및 열적 특성을 개선시킬 뿐만 아니라, 일반적으로 현상 공정에서 사용되고 있는 TMAH((CH3)4NOH)2, 2.38%) 용액과의 반응성을 극대화시킴으로써, 감광막 노광후의 현상 공정시 상기 TMAH 용액를 이용한 과도 현상에 의해 Al 합금막이 패터닝되도록 만들 수 있다. 그리고, 첨가된 Ni과 C의 함량에 따라 형성된 게이트 라인 및 데이터 라인은 양호한 프로파일을 형성한다. In addition, when the content of Ni and C added to the Al alloy is properly adjusted, not only the electrical and thermal properties of the Al alloy film are improved, but also TMAH ((CH3) 4NOH) 2, 2.38%), which is generally used in the developing process. By maximizing the reactivity with the solution, the Al alloy film can be made to be patterned by the transient development using the TMAH solution during the development process after the photosensitive film exposure. And the gate lines and data lines formed according to the added Ni and C contents form a good profile.

그 결과, 본 발명은 Al 합금막의 단일막 구조로 저저항 배선을 실현함으로써, 배리어 금속막의 생략을 통해 공정 단순화 및 비용 절감할 수 있고, 또한, 별도의 금속막 식각 공정을 생략할 수 있게 된다. As a result, the present invention realizes a low resistance wiring with a single film structure of the Al alloy film, thereby simplifying the process and reducing the cost by eliminating the barrier metal film, and also eliminating the separate metal film etching process.

도 2a 및 도 2b는 종래의 방법과 본 발명에 따른 방법을 통해 형성된 게이트 라인 및 데이터 라인의 프로파일 사진으로서, 도 2a는 금속막을 증착한 후, 감광막을 도포하고, 노광하여 현상한 후, 습식 식각을 통해 형성된 게이트 라인 및 데이터 라인의 프로파일 사진이고, 도 2b는 Ni과 C이 함유된 Al 합금막을 증착한 후, 감광막을 도포하고, 노광을 한 후, 과도한 현상하여 형성된 게이트 라인 및 데이터 라인의 프로파일 사진이다. 특히, 도 2b는 Al 합금막에 첨가된 Ni과 C의 함량을 적절히 조절하여 형성된 프로파일 사진이다. 2A and 2B are profile pictures of a gate line and a data line formed by a conventional method and a method according to the present invention. FIG. 2A illustrates a wet etching process after depositing a metal film, applying a photoresist film, and exposing and developing the same. Figure 2b is a profile picture of the gate line and the data line formed through, and Figure 2b is a profile of the gate line and data line formed by depositing an Al alloy film containing Ni and C, applying a photosensitive film, exposing, and excessive development It is a photograph. In particular, Figure 2b is a profile picture formed by appropriately adjusting the content of Ni and C added to the Al alloy film.

도 2a에서와 같이, 종래의 방법을 통해 형성된 게이트 라인 및 데이터 라인의 측벽(210)은 수직적인 프로파일을 형성한다. 그 결과, 형성된 게이트 라인 및 데이터 라인에 게이트 절연막 및 보호막을 증착하는 후속 공정 진행시 어려움이 뒤따른다. As in FIG. 2A, the sidewalls 210 of the gate lines and data lines formed through conventional methods form a vertical profile. As a result, difficulties arise in the subsequent process of depositing a gate insulating film and a protective film on the formed gate line and data line.

반면, 도 2b에서와 같이, 본 발명에 따른 방법을 통해 형성된 게이트 라인 및 데이터 라인의 측벽(220)은 완만한 경사를 갖는 프로파일을 형성한다. 따라서, 후속 공정 진행을 용이하게 해준다. On the other hand, as in FIG. 2B, the sidewalls 220 of the gate line and the data line formed through the method according to the present invention form a profile with a gentle slope. Thus facilitating subsequent process progress.

이상에서와 같이, 본 발명은 게이트 라인 및 데이터 라인 재료로서 Ni과 C를 첨가시킨 Al 합금을 이용하므로써, 단일막 구조로도 저자항 특성을 확보함은 물론 오믹 콘택 특성을 확보할 수 있다. As described above, according to the present invention, by using an Al alloy containing Ni and C as the gate line and data line materials, the hypoallergenic properties as well as the ohmic contact properties can be secured even in a single film structure.

또한, 본 발명은 게이트 라인 및 데이터 라인 재료로서 Al 합금을 적용하되, Ni과 C의 함량을 적절히 조절함으로써, TMAH를 이용한 현상 공정을 통해 패터닝할 수 있으며, 이에 따라, 식각 공정의 생략을 통해 그에 상응하는 만큼의 공정 단순화 및 비용 절감을 얻을 수 있다. In addition, the present invention is applied to the Al alloy as the gate line and data line material, by appropriately adjusting the content of Ni and C, it can be patterned through the development process using TMAH, accordingly, by omitting the etching process A corresponding process simplification and cost reduction can be obtained.

이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다. As mentioned above, although the present invention has been illustrated and described with reference to specific embodiments, the present invention is not limited thereto, and the following claims are not limited to the scope of the present invention without departing from the spirit and scope of the present invention. It can be easily understood by those skilled in the art that can be modified and modified.

Claims (3)

투명성 절연기판 상에 게이트 전극을 포함한 게이트 라인을 형성하는 단계와, 상기 게이트 라인을 덮도록 기판 전면 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 액티브층을 형성하는 단계와, 상기 액티브층이 형성된 기판 상에 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계와, 상기 데이터 라인을 덮도록 기판 전면 상에 보호막을 형성하는 단계와, 상기 보호막 상에 소오스/드레인 전극과 콘택되는 화소전극을 형성하는 단계를 포함하는 액정표시장치의 제조방법에 있어서,Forming a gate line including a gate electrode on the transparent insulating substrate, forming a gate insulating film on the entire surface of the substrate to cover the gate line, forming an active layer on the gate insulating film, and Forming a data line including a source / drain electrode on the layered substrate, forming a passivation layer on the entire surface of the substrate to cover the data line, and forming a pixel electrode in contact with the source / drain electrode on the passivation layer In the manufacturing method of the liquid crystal display device comprising the step of forming a, 상기 게이트 전극을 포함한 게이트 라인과 소오스/드레인 전극을 포함한 데이터 라인을 형성하는 단계는, Forming a gate line including the gate electrode and a data line including a source / drain electrode may include: 기판 상에 1∼5%의 Ni과 0.1∼1%의 C이 함유된 Al 합금막을 증착하는 단계와, 상기 Ni 및 C이 함유된 Al 합금막 상에 감광막을 도포하는 단계와, 상기 감광막을 노광하는 단계와, 상기 노광된 감광막을 TMAH(2.38%) 용액으로 현상하여 감광막 패턴을 형성하는 단계와, 상기 TMAH(2.38%) 용액을 이용한 과도 현상을 진행하여 감광막 패턴의 형태로 Ni 및 C이 함유된 Al 합금막을 패터닝하는 단계로 구성되는 것을 특징으로 하는 액정표시장치의 제조방법.Depositing an Al alloy film containing 1-5% Ni and 0.1-1% C on a substrate, applying a photoresist film to the Al alloy film containing Ni and C, and exposing the photoresist film. And developing the exposed photoresist with a TMAH (2.38%) solution to form a photoresist pattern, and performing a transient development using the TMAH (2.38%) solution to contain Ni and C in the form of a photoresist pattern. A method of manufacturing a liquid crystal display device, characterized by comprising the step of patterning the Al alloy film. 제 1 항에 있어서, The method of claim 1, 상기 Ni 및 C이 함유된 Al 합금막은 1000∼8000Å 두께로 증착하는 것을 특 징으로 하는 액정표시장치의 제조방법.The Ni and C-containing Al alloy film manufacturing method of a liquid crystal display device, characterized in that to deposit a thickness of 1000 ~ 8000Å. 제 1 항에 있어서, The method of claim 1, 상기 감광막은 50∼350Å 두께로 도포하는 것을 특징으로 하는 액정표시장치의 제조방법. And the photosensitive film is coated with a thickness of 50 to 350 kPa.
KR1020040053599A 2004-07-09 2004-07-09 Method for fabricating LCD KR100614698B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040053599A KR100614698B1 (en) 2004-07-09 2004-07-09 Method for fabricating LCD

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040053599A KR100614698B1 (en) 2004-07-09 2004-07-09 Method for fabricating LCD

Publications (2)

Publication Number Publication Date
KR20060004473A KR20060004473A (en) 2006-01-12
KR100614698B1 true KR100614698B1 (en) 2006-08-21

Family

ID=37116777

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040053599A KR100614698B1 (en) 2004-07-09 2004-07-09 Method for fabricating LCD

Country Status (1)

Country Link
KR (1) KR100614698B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075263A (en) 2021-04-16 2022-06-08 주식회사 마렉스 Foldable frame structure and camping equipment using the same

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101365673B1 (en) 2006-11-24 2014-02-21 삼성디스플레이 주식회사 Thin film transistor, thin film transistor substrate including the same and menufacturing method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298202A (en) * 1996-04-30 1997-11-18 Nec Corp Method for forming wiring pattern
KR20010060806A (en) * 1999-12-28 2001-07-07 구본준, 론 위라하디락사 method for fabric ating thin film transistor and array substrate for liquid crystal display device
JP2004165688A (en) 2003-12-22 2004-06-10 Fujitsu Display Technologies Corp Thin film transistor matrix substrate and liquid crystal display

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09298202A (en) * 1996-04-30 1997-11-18 Nec Corp Method for forming wiring pattern
KR20010060806A (en) * 1999-12-28 2001-07-07 구본준, 론 위라하디락사 method for fabric ating thin film transistor and array substrate for liquid crystal display device
JP2004165688A (en) 2003-12-22 2004-06-10 Fujitsu Display Technologies Corp Thin film transistor matrix substrate and liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075263A (en) 2021-04-16 2022-06-08 주식회사 마렉스 Foldable frame structure and camping equipment using the same
KR20230115286A (en) 2021-04-16 2023-08-02 주식회사 마렉스 Foldable frame structure and camping equipment using the same

Also Published As

Publication number Publication date
KR20060004473A (en) 2006-01-12

Similar Documents

Publication Publication Date Title
JP5688909B2 (en) TFT-LCD array substrate and manufacturing method thereof
TWI336135B (en) Thin-film transistor, tft-array substrate, liquid-crystal display device and method of fabricating the same
US6395586B1 (en) Method for fabricating high aperture ratio TFT's and devices formed
WO2017147974A1 (en) Method of manufacturing array panel and array panel manufactured thereby
EP3171411B1 (en) Thin film transistor and preparation method therefor, array substrate, and display apparatus
KR20080001105A (en) Array substrate for lcd and the fabrication method thereof
EP2497107B1 (en) Mask level reduction for mofet
WO2015000257A1 (en) Array substrate and manufacturing method thereof, and display device
US8273612B2 (en) Display panel and method of manufacturing the same
WO2021077674A1 (en) Method for manufacturing array substrate, and array substrate
JP2001221992A (en) Method of manufacturing fringe field-drive liquid crystal display device
JP2000307118A (en) Thin-film transistor and manufacture thereof
KR0171648B1 (en) Thin film device and method of producing the same
CN103487999B (en) A kind of array base palte, preparation method and display device
US7125756B2 (en) Method for fabricating liquid crystal display device
JPH0580650B2 (en)
KR100614698B1 (en) Method for fabricating LCD
US20050007511A1 (en) Method of fabricating liquid crystal display device and wiring structure of liquid crystal display device
JPH0587029B2 (en)
CN107665926A (en) A kind of array base palte and preparation method thereof, display device
JP2003207804A (en) Method of manufacturing matrix substrate for liquid crystal
KR20130025269A (en) Oxide thin film transistor and method for fabricating the same
CN102629572B (en) Thin film transistor liquid crystal display array substrate and manufacturing method thereof
KR20070066226A (en) Method of manufacturing display substrate and display substrate
JP2004294804A (en) Method for manufacturing display device, liquid crystal display device and method for patterning metal film

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130711

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160718

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180724

Year of fee payment: 13