KR100660329B1 - Cmos image sensor and method for manufacturing the same - Google Patents

Cmos image sensor and method for manufacturing the same Download PDF

Info

Publication number
KR100660329B1
KR100660329B1 KR1020050131292A KR20050131292A KR100660329B1 KR 100660329 B1 KR100660329 B1 KR 100660329B1 KR 1020050131292 A KR1020050131292 A KR 1020050131292A KR 20050131292 A KR20050131292 A KR 20050131292A KR 100660329 B1 KR100660329 B1 KR 100660329B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
semiconductor substrate
metal wiring
insulating film
forming
Prior art date
Application number
KR1020050131292A
Other languages
Korean (ko)
Inventor
최종운
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050131292A priority Critical patent/KR100660329B1/en
Application granted granted Critical
Publication of KR100660329B1 publication Critical patent/KR100660329B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A CMOS image and a manufacturing method thereof are provided to reduce light loss and crosstalk by shortening a distance between a micro lens and a photo diode. Plural photo diodes(101) and all sorts of transistors(102) are formed on a semiconductor substrate(100) having a sensor unit and a driving unit. A first interlayer dielectric(103) is formed on the whole surface of the semiconductor substrate. A first metal wire(M1) is formed on the sensor unit and the driving unit on the first interlayer dielectric. A second interlayer dielectric(104) is formed on the whole surface of the semiconductor substrate including the first metal wire. A second metal wire(M2) is formed on the sensor unit and the driving unit on the second interlayer dielectric. A third interlayer dielectric(105) and an etch stop layer are formed in turn on the whole surface of the semiconductor substrate including the second wire. A third metal wire(M3) is formed on the etch stop layer. A fourth interlayer dielectric(107) is formed on the driving unit around the semiconductor substrate including the third metal wire. A fourth metal wire(M4) is formed on the fourth interlayer dielectric. A planarization layer(109) is formed on the whole surface of the semiconductor substrate including the fourth metal wire. A color filter layer(110) and a micro lens(111) are formed in turn on the sensor unit of the planarization layer.

Description

씨모스 이미지 센서 및 그 제조방법{CMOS image sensor and method for manufacturing the same}CMOS image sensor and method for manufacturing the same

도 1은 통상의 CMOS 이미지 센서의 단위 화소(Unit Pixel)를 도시한 회로도1 is a circuit diagram showing a unit pixel of a conventional CMOS image sensor

도 2는 종래 기술에 따른 씨모스 이미지 센서를 나타낸 단면도2 is a cross-sectional view showing a CMOS image sensor according to the prior art

도 3은 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도3 is a cross-sectional view showing a CMOS image sensor according to the present invention

도 4a 내지 도 4f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도4A to 4F are cross-sectional views illustrating a method of manufacturing the CMOS image sensor according to the present invention.

도면의 주요 부분에 대한 부호 설명Explanation of symbols for the main parts of the drawings

100 : 반도체 기판 101 : 포토다이오드100 semiconductor substrate 101 photodiode

102 : 트랜지스터 103 : 제 1 층간 절연막102 transistor 103 first interlayer insulating film

104 : 제 2 층간 절연막 105 : 제 3 층간 절연막104: second interlayer insulating film 105: third interlayer insulating film

106 : 질화막 107 : 제 4 층간 절연막106 nitride film 107 fourth interlayer insulating film

108 : 포토레지스트 109 : 평탄화층108: photoresist 109: planarization layer

110 : 컬러 필터층 111 : 마이크로렌즈 110: color filter layer 111: microlens

본 발명은 이미지 센서(Image sensor)에 관한 것으로 특히, 집광 특성을 향상시키기 위한 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image sensor, and more particularly, to a CMOS image sensor for improving light condensing characteristics and a manufacturing method thereof.

일반적으로, 이미지 센서(Image sensor)라 함은 광학 영상(optic image)을 전기 신호로 변환시키는 반도체 소자로서, 이중에서 전하 결합소자(CCD : Charge Coupled Device)는 개개의 MOS(Metal-Oxide-Metal) 커패시터가 서로 매우 근접한 위치에 있으면서 전하 캐리어가 커패시터에 저장되고 이송되는 소자이며 씨모스(Complementary MOS) 이미지 센서는 제어 회로(control circuit) 및 신호처리 회로(Signal Processing circuit)를 주변회로로 사용하는 CMOS 기술을 이용하여 화소 수만큼의 MOS 트랜지스터를 만들고 이것을 이용하여 차례차례 출력(output)을 검출하는 스위칭 방식을 채용하는 소자이다.In general, an image sensor is a semiconductor device that converts an optical image into an electrical signal. Among them, a charge coupled device (CCD) is an individual metal-oxide-metal (MOS). ) Capacitors are in close proximity to each other and charge carriers are stored and transported in the capacitors. Complementary MOS image sensors use control circuits and signal processing circuits as peripheral circuits. It is a device that employs a switching method of making as many MOS transistors as the number of pixels using CMOS technology and sequentially detecting the output using the same.

CCD는 구동 방식이 복잡하고, 전력 소모가 많으며, 마스크 공정 스텝 수가 많아서 공정이 복잡하고, 시그날 프로세싱 회로를 CCD 칩 내에 구현할 수 없어 원-칩(One chip)화가 곤란하다는 등의 여러 단점이 있는 바, 최근에 그러한 단점을 극복하기 위하여 서브-마이크론(sub-micron) CMOS 제조기술을 이용한 CMOS 이미지 센서의 개발이 많이 연구되고 있다. CCD has many disadvantages such as complicated driving method, high power consumption, complicated process due to the large number of mask process steps, and difficulty in making one chip because signal processing circuit cannot be implemented in CCD chip. Recently, in order to overcome such drawbacks, the development of a CMOS image sensor using a sub-micron CMOS manufacturing technology has been studied a lot.

CMOS 이미지 센서는 단위 화소(Pixel)내에 포토다이오드와 모스트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 제조기술을 이용하므로 전력 소모도 적고 마스크 수도 20개 정도로 30~40개의 마스크가 필요한 CCD 공정에 비해 공정이 매우 단순하며 여러 신호 처리 회로와 원-칩화가 가능하여 차세대 이미지 센서로 각광을 받고 있다.The CMOS image sensor forms an image by forming a photodiode and a MOS transistor in a unit pixel, and sequentially detects signals by switching method, and realizes images by using CMOS manufacturing technology. Compared to CCD process which requires two masks, the process is very simple, and it is possible to make various signal processing circuits and one-chip, which is attracting attention as the next generation image sensor.

도 1은 통상의 CMOS 이미지 센서에서 1개의 포토다이오드(PD)와 4개의 MOS트랜지스터로 구성된 단위 화소(Unit Pixel)를 도시한 회로도로서, 빛을 받아 광전하를 생성하는 포토다이오드(Photo Diode : PD)와, 포토다이오드(PD)에서 모아진 광전하를 플로팅 확산영역(Floating Diffusion : FD)으로 운송하기 위한 트랜스퍼 트랜지스터(Tx)와, 원하는 값으로 플로팅 확산영역(FD)의 전위를 셋팅하고 전하를 배출하여 플로팅 확산영역(FD)을 리셋시키기 위한 리셋 트랜지스터(Rx)와, 소스 팔로워 버퍼 증폭기(Source Follow Buffer Amplifier) 역할을 하는 드라이브 트랜지스터(Dx) 및 스위칭(Switching) 역할로 어드레싱(Addressing)할 수 있도록 하는 셀렉트 트랜지스터(Sx)로 구성된다. 단위 화소 밖에는 출력신호(Output Signal)를 읽을 수 있도록 로드(load) 트랜지스터가 형성되어 있다.FIG. 1 is a circuit diagram illustrating a unit pixel composed of one photodiode (PD) and four MOS transistors in a conventional CMOS image sensor, and includes a photodiode (PD) for generating photocharges upon receiving light. ), A transfer transistor (Tx) for transporting the photocharges collected from the photodiode (PD) to a floating diffusion (FD), and the potential of the floating diffusion (FD) to a desired value and discharge of charge Addressing to the reset transistor Rx for resetting the floating diffusion region FD, the drive transistor Dx serving as a source follower buffer amplifier, and the switching role. It consists of a select transistor Sx. Outside the unit pixel, a load transistor is formed to read an output signal.

도 2는 종래 기술에 따른 씨모스 이미지 센서의 단위 화소를 나타낸 단면도로서, 집광에 관련된 주요부분만 도시하였다.2 is a cross-sectional view illustrating a unit pixel of a CMOS image sensor according to the related art, and illustrates only main parts related to condensing.

종래 씨모스 이미지 센서는 도면에 도시하는 바와 같이, 센서부와 주변 구동부로 정의된 반도체 기판(11)상에 액티브 영역을 정의하기 위한 필드 산화막(도시되지 않음)이 형성되어 있고, 상기 액티브 영역의 반도체 기판(11)에는 다수개의 포토다이오드(PD)(12)와 트랜지스터(13)들이 형성되어 있다. In the conventional CMOS image sensor, as shown in the drawing, a field oxide film (not shown) for defining an active region is formed on a semiconductor substrate 11 defined by a sensor unit and a peripheral drive unit. A plurality of photodiodes (PD) 12 and transistors 13 are formed in the semiconductor substrate 11.

그리고, 상기 포토다이오드(12)와 트랜지스터(13)를 포함하는 전체 구조상에 제 1 층간 절연막(14)이 형성되어 있고, 상기 제 1 층간 절연막(14)상에는 단위 화소를 구성하는 다수개의 금속배선(M1,M2,M3,M4)들이 형성되어 있다. A first interlayer insulating layer 14 is formed on the entire structure including the photodiode 12 and the transistor 13, and a plurality of metal wirings constituting a unit pixel are formed on the first interlayer insulating layer 14. M1, M2, M3, M4) are formed.

여기서, 상기 금속배선(M1,M2,M3,M4)은 상기 포토다이오드(12)로 입사되는 빛을 막지 않도록 배치되어 있다.Here, the metal wires M1, M2, M3, and M4 are disposed so as not to block light incident on the photodiode 12.

이어, 상기 각층의 단위화소 구성용 금속배선(M1,M2,M3,M4)들 사이사이에는 전기적 절연을 위한 제 2 내지 제 4 층간 절연막(15,16,17)과 평탄화층(18)이 형성되어 있다.Subsequently, second to fourth interlayer insulating layers 15, 16, 17 and planarization layers 18 are formed between the metal wirings M1, M2, M3, and M4 of the unit pixel of each layer for electrical insulation. It is.

또한, 상기 센서부의 평탄화층(18)상에는 컬러 이미지(Color Image) 구현을 위한 R, G B 컬러 필터층(19)이 형성되어 있고, 상기 컬러 필터층(19)상에 포토레지스트(Photo resist)를 재료로 하는 돔(dome) 형태의 마이크로렌즈(micro-lens)(20)가 형성되어 있다.In addition, R and GB color filter layers 19 for forming a color image are formed on the planarization layer 18 of the sensor unit, and photoresist is used as the material on the color filter layer 19. A dome-shaped micro-lens 20 is formed.

여기서, 상기 마이크로렌즈(20)는 포토레지스트(photo resist)를 도포하고 상기 포토다이오드(12) 상부에 남도록 패터닝한 후에 베이킹(backing)을 통해 포토레지스트를 리플로우하여 원하는 곡률을 얻고 있다.Here, the microlens 20 is coated with a photoresist and patterned to remain on the photodiode 12, and then reflowed through the photoresist to obtain a desired curvature.

상기와 같은 마이크로렌즈(20)는 입사광을 포토다이오드(12)까지 집약시켜 보내주는 중요한 역할을 하고 있다. The microlens 20 as described above plays an important role in converging incident light to the photodiode 12.

그러나, 소자가 고집적화되면서 상기 금속 배선들을 서로 다른 층상에 구성해야 하고 이에 따라 다수개의 층간 절연막들의 높이도 증가되면서 상기 마이크로렌즈(20)와 포토다이오드(12)간의 거리가 멀어져 상기 마이크로렌즈(20)만으로는 포토다이오드(PD)까지 적절하게 빛을 모을 수가 없게 되었다. However, as the device is highly integrated, the metal wires must be formed on different layers, and as the height of the plurality of interlayer insulating films increases, the distance between the microlens 20 and the photodiode 12 is increased so that the microlens 20 is increased. It was not possible to collect light properly to the photodiode (PD) alone.

즉, 센서부에는 금속배선(M1,M2)의 층수가 2층밖에 안됨에도 불구하고 제 2 내지 제 4 층간 절연막(15,16,17)이 적층되어 있으므로 마이크로렌즈(20)로부터 실제 빛을 받는 포토다이오드(12)까지 두꺼운 막이 존재하여 빛을 약하게 만들어 이 미지의 질이 떨어진다.That is, although the second to fourth interlayer insulating layers 15, 16, and 17 are stacked in the sensor unit even though the number of layers of the metal wirings M1 and M2 is only two, the microlens 20 receives the actual light. There is a thick film up to the photodiode 12 to weaken the light quality of the image is degraded.

또한, 상기 마이크로렌즈(20)와 포토다이오드(12) 사이의 거리가 멀어 입사각이 벗어나면 빛이 인접 픽셀로 들어가 크로스토크라는 색깔 간섭이 잘 일어나 화질을 열화시킨다.In addition, when the distance between the microlens 20 and the photodiode 12 is far, the incident angle is out of the light, the light enters the adjacent pixel, so that the color interference of crosstalk occurs well to deteriorate the image quality.

이에 따라 최근에는 포토다이오드(12)위의 각 층간 절연막의 두께를 줄이는 경향이 있다. 하지만 이렇게 하면 포토다이오드(12)가 받는 빛의 강도가 높아져 이미지의 질은 좋아지나 금속배선간의 정전 용량이 증대되어 누설 전류 등의 여러 가지 문제를 일으킬 가능성이 높아진다. Accordingly, in recent years, the thickness of each interlayer insulating film on the photodiode 12 tends to be reduced. However, this increases the intensity of light received by the photodiode 12 and thus improves the quality of the image, but increases the capacitance between the metal wires and increases the possibility of causing various problems such as leakage current.

본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로 마이크로렌즈를 통해 포토다이오드로 입사되는 빛의 강도를 높임과 동시에 주변 구동부에는 누설 전류 등의 문제를 방지하도록 한 씨모스 이미지 센서 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention has been made in order to solve the above problems, CMOS image sensor and a method of manufacturing the same to increase the intensity of light incident to the photodiode through the microlens and to prevent problems such as leakage current to the peripheral drive unit The purpose is to provide.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는 센서부와 주변 구동부로 정의된 반도체 기판에 형성되는 다수개의 포토다이오드 및 각종 트랜지스터와, 상기 반도체 기판의 전면에 형성되는 제 1 층간 절연막과, 상기 제 1 층간 절연막상의 센서부와 주변 구동부에 형성되는 제 1 금속배선과, 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 형성되는 제 2 층간 절연막과, 상기 제 2 층간 절연막상의 센서부와 주변 구동부에 형성되는 제 2 금속배선과, 상기 제 2 금속배선을 포함한 반도체 기판의 전면에 차례로 형성되는 제 3 층간 절연막 및 식각 스톱층과, 상기 식각 스톱층상에 형성되는 제 3 금속배선과, 상기 제 3 금속배선을 포함한 상기 반도체 기판의 주변 구동부에 형성되는 제 4 층간 절연막과, 상기 제 4 층간 절연막상에 형성되는 제 4 금속배선과, 상기 제 4 금속배선을 포함한 반도체 기판의 전면에 형성되는 평탄화층과, 상기 평탄화층의 센서부상에 차례로 형성되는 칼라 필터층 및 마이크로렌즈를 포함하여 구성됨을 특징으로 한다.CMOS image sensor according to the present invention for achieving the above object is a plurality of photodiodes and various transistors formed on the semiconductor substrate defined by the sensor unit and the peripheral drive unit, and the first interlayer formed on the front surface of the semiconductor substrate An insulating film, a first interlayer insulating film formed on the front surface of the semiconductor substrate including the first metal wiring formed in the sensor unit and the peripheral drive unit on the first interlayer insulating film, and a sensor on the second interlayer insulating film A second metal interconnection formed on the portion and the peripheral driving unit, a third interlayer insulating layer and an etch stop layer sequentially formed on the front surface of the semiconductor substrate including the second metal interconnection, and a third metal interconnection formed on the etch stop layer; A fourth interlayer insulating film formed on a peripheral driving portion of the semiconductor substrate including the third metal wiring, and the fourth interlayer insulating film And the configured including the fourth metal wiring and the fourth front planarization layer formed on the semiconductor substrate including the metal wiring and the color filter layer formed in turn on the sensor portion of the planarization layer and a micro lens formed features.

또한, 상기와 같은 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은 센서부와 주변 구동부로 정의된 반도체 기판에 다수개의 포토다이오드와 트랜지스터들을 형성하는 단계와, 상기 각 포토다이오드 및 트랜지스터를 포함한 반도체 기판의 전면에 제 1 층간 절연막을 형성하는 단계와, 상기 제 1 층간 절연막상의 센서부와 주변 구동부에 제 1 금속배선을 형성하는 단계와, 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 제 2 층간 절연막을 형성하는 단계와, 상기 제 2 층간 절연막상의 센서부와 주변 구동부에 제 2 금속배선을 형성하는 단계와, 상기 제 2 금속배선을 포함한 반도체 기판의 전면에 제 3 층간 절연막 및 식각 스톱층을 차례로 형성하는 단계와, 상기 식각 스톱층상의 주변 구동부에 제 3 금속배선을 형성하는 단계와, 상기 제 3 금속배선을 포함한 반도체 기판의 전면에 제 4 층간 절연막을 형성하는 단계와, 상기 제 4 층간 절연막상의 주변 구동부에 제 4 금속배선을 형성하는 단계와, 상기 반도체 기판의 센서부에 형성된 제 4 층간 절연막을 제거하는 단계와, 상기 반도체 기판의 전면에 평탄화층을 형성하는 단계와, 상기 평탄화층의 센서부에 컬러 필터층 및 마이크로렌즈를 차례로 형성하는 단 계를 포함하여 형성함을 특징으로 한다.In addition, the method for manufacturing a CMOS image sensor according to the present invention for achieving the above object comprises the steps of forming a plurality of photodiodes and transistors on a semiconductor substrate defined by a sensor unit and a peripheral drive unit, each of the photodiodes and Forming a first interlayer insulating film on the entire surface of the semiconductor substrate including the transistor; forming a first metal wiring on the sensor unit and the peripheral driving unit on the first interlayer insulating film; and forming a first interlayer insulating film on the first interlayer insulating film. Forming a second interlayer insulating film on the entire surface; forming a second metal wiring on the sensor portion and the peripheral driving portion on the second interlayer insulating film; and a third interlayer insulating film on the entire surface of the semiconductor substrate including the second metal wiring. And sequentially forming an etch stop layer, and forming a third metal wiring on the peripheral driving part on the etch stop layer. Forming a fourth interlayer insulating film on the entire surface of the semiconductor substrate including the third metal wiring, forming a fourth metal wiring on a peripheral driving portion on the fourth interlayer insulating film, and forming a fourth metal wiring on the sensor portion of the semiconductor substrate. Removing the fourth interlayer insulating film, forming a planarization layer on the entire surface of the semiconductor substrate, and sequentially forming a color filter layer and a microlens in the sensor portion of the planarization layer. do.

이하, 첨부된 도면을 참고하여 본 발명에 의한 씨모스 이미지 센서 및 그 제조방법을 보다 상세히 설명하면 다음과 같다.Hereinafter, a CMOS image sensor and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 씨모스 이미지 센서를 나타낸 단면도이다.3 is a cross-sectional view showing a CMOS image sensor according to the present invention.

도 3에 도시한 바와 같이, 센서부와 주변 구동부로 정의된 반도체 기판(100)에 형성되는 다수개의 포토다이오드(101) 및 각종 트랜지스터(102)와, 상기 포토다이오드(101) 및 트랜지스터(102)를 포함한 반도체 기판(100)의 전면에 형성되는 제 1 층간 절연막(103)과, 상기 제 1 층간 절연막(103)상의 센서부와 주변 구동부에 형성되는 제 1 금속배선(M1)과, 상기 제 1 금속배선(M1)을 포함한 반도체 기판(100)의 전면에 형성되는 제 2 층간 절연막(104)과, 상기 제 2 층간 절연막(104)상의 센서부와 주변 구동부에 형성되는 제 2 금속배선(M2)과, 상기 제 2 금속배선(M2)을 포함한 반도체 기판(100)의 전면에 차례로 형성되는 제 3 층간 절연막(105) 및 질화막(106)과, 상기 질화막(106)상에 형성되는 제 3 금속배선(M3)과, 상기 제 3 금속배선(M3)을 포함한 상기 반도체 기판(100)의 주변 구동부에 형성되는 제 4 층간 절연막(107)과, 상기 제 4 층간 절연막(107)상에 형성되는 제 4 금속배선(M4)과, 상기 제 4 금속배선(M4)을 포함한 반도체 기판(100)의 전면에 형성되는 평탄화층(109)과, 상기 평탄화층(109)의 센서부상에 차례로 형성되는 칼라 필터층(110) 및 마이크로렌즈(111)를 포함하여 구성되어 있다.As shown in FIG. 3, a plurality of photodiodes 101 and various transistors 102 formed on the semiconductor substrate 100 defined by a sensor unit and a peripheral driver unit, the photodiodes 101, and the transistors 102 are provided. A first interlayer insulating film 103 formed on the entire surface of the semiconductor substrate 100 including the semiconductor substrate 100, a first metal wiring M1 formed on the sensor unit and the peripheral driving unit on the first interlayer insulating film 103, and the first interlayer insulating film 103. The second interlayer insulating film 104 formed on the entire surface of the semiconductor substrate 100 including the metal wiring M1, and the second metal wiring M2 formed on the sensor unit and the peripheral driving unit on the second interlayer insulating film 104. And a third interlayer insulating film 105 and a nitride film 106 sequentially formed on the entire surface of the semiconductor substrate 100 including the second metal wiring M2, and a third metal wiring formed on the nitride film 106. Peripheral driving portion of the semiconductor substrate 100 including M3 and the third metal wiring M3. On the front surface of the semiconductor substrate 100 including the fourth interlayer insulating film 107 formed, the fourth metal wiring M4 formed on the fourth interlayer insulating film 107, and the fourth metal wiring M4. The planarization layer 109 is formed, and the color filter layer 110 and the microlens 111 are sequentially formed on the sensor portion of the planarization layer 109.

즉, 본 발명에 의한 씨모스 이미지 센서는 센서부에는 제 1, 제 2, 제 3 층간 절연막(103,104,105)이 형성되고 주변 구동부에 제 1 내지 제 4 층간 절연막 (103,104,105,107)이 형성되게 함으로써 마이크로렌즈(111)와 포토다이오드(101) 사이의 간격을 줄이는데 있다. That is, in the CMOS image sensor according to the present invention, the first, second, and third interlayer insulating films 103, 104, and 105 are formed in the sensor unit, and the first to fourth interlayer insulating films 103, 104, 105, and 107 are formed in the peripheral driving unit. 111 is to reduce the distance between the photodiode 101.

도 4a 내지 도 4f는 본 발명에 의한 씨모스 이미지 센서의 제조방법을 나타낸 공정 단면도이다.4A to 4F are cross-sectional views illustrating a method of manufacturing the CMOS image sensor according to the present invention.

도 4a에 도시한 바와 같이, 센서부와 주변 구동부로 정의된 반도체 기판(100)에 액티브 영역을 정의하기 위한 필드 산화막(도시되지 않음)을 형성하고, 상기 반도체 기판(100)의 액티브 영역에 다수개의 포토다이오드(101)와 트랜지스터(102)들을 형성한다.As shown in FIG. 4A, a field oxide film (not shown) for defining an active region is formed in the semiconductor substrate 100 defined by the sensor unit and the peripheral driving unit, and a plurality of field oxide films are formed in the active region of the semiconductor substrate 100. Photodiodes 101 and transistors 102 are formed.

이어, 상기 각 포토다이오드(101) 및 트랜지스터(102)를 포함한 반도체 기판(100)의 전면에 제 1 층간 절연막(103)을 형성하고, 상기 제 1 층간 절연막(103)상에 제 1 금속막을 증착한 후 선택적으로 패터닝하여 센서부와 주변 구동부에 제 1 금속배선(M1)을 형성한다.Subsequently, a first interlayer insulating film 103 is formed on the entire surface of the semiconductor substrate 100 including the photodiodes 101 and the transistors 102, and a first metal film is deposited on the first interlayer insulating film 103. After that, selectively patterning is performed to form the first metal wiring M1 on the sensor unit and the peripheral driving unit.

그리고, 상기 제 1 금속배선(M1)을 포함한 반도체 기판(100)의 전면에 제 2 층간 절연막(104)을 형성하고, 상기 제 2 층간 절연막(104)상에 제 2 금속막을 증착한 후 선택적으로 패터닝하여 센서부와 주변 구동부에 제 2 금속배선(M2)을 형성한다.A second interlayer insulating film 104 is formed on the entire surface of the semiconductor substrate 100 including the first metal wiring M1, and a second metal film is deposited on the second interlayer insulating film 104. By patterning, the second metal wiring M2 is formed on the sensor unit and the peripheral driving unit.

도 4b에 도시한 바와 같이, 상기 제 2 금속배선(M2)을 포함한 반도체 기판(100)의 전면에 제 3 층간 절연막(105)을 형성하고, 상기 제 3 층간 절연막(105)상에 식각 방지용 질화막(106)을 형성한다.As shown in FIG. 4B, a third interlayer insulating film 105 is formed on the entire surface of the semiconductor substrate 100 including the second metal wiring M2, and an etch preventing nitride film is formed on the third interlayer insulating film 105. Form 106.

도 4c에 도시한 바와 같이, 상기 질화막(106)상에 제 3 금속막을 증착한 후 선택적으로 패터닝하여 주변 구동부에 제 3 금속배선(M3)을 형성한다.As shown in FIG. 4C, a third metal film is deposited on the nitride film 106 and then selectively patterned to form a third metal wiring M3 on the peripheral driving unit.

이어, 상기 제 3 금속배선(M3)을 포함한 반도체 기판(100)의 전면에 제 4 층간 절연막(107)을 형성하고, 상기 제 4 층간 절연막(107)상에 제 4 금속막을 증착한 후 선택적으로 패터닝하여 주변 구동부에 제 4 금속배선(M4)을 형성한다.Subsequently, a fourth interlayer insulating film 107 is formed on the entire surface of the semiconductor substrate 100 including the third metal wiring M3, and a fourth metal film is deposited on the fourth interlayer insulating film 107. By patterning, the fourth metal wiring M4 is formed on the peripheral driving part.

그리고 상기 제 4 금속배선(M4)을 포함한 반도체 기판(100)의 전면에 포토레지스트(108)를 도포한 후, 노광 및 현상 공정으로 상기 주변 구동부에만 남도록 상기 포토레지스트(108)를 패터닝한다.After the photoresist 108 is coated on the entire surface of the semiconductor substrate 100 including the fourth metal wiring M4, the photoresist 108 is patterned such that the photoresist 108 remains only in the peripheral driving unit by an exposure and development process.

도 4d에 도시한 바와 같이, 상기 패터닝된 포토레지스트(108)를 마스크로 이용하여 상기 반도체 기판(100)의 센서부에 형성된 제 4 층간 절연막(107)을 선택적으로 제거한다.As shown in FIG. 4D, the fourth interlayer insulating layer 107 formed on the sensor unit of the semiconductor substrate 100 is selectively removed using the patterned photoresist 108 as a mask.

이때 상기 제 3 층간 절연막(105)상에 형성된 질화막(106)은 상기 제 4 층간 절연막(107)을 선택적으로 제거할 때 식각 스톱층(etch stop layer)으로 사용된다.In this case, the nitride film 106 formed on the third interlayer insulating film 105 is used as an etch stop layer when selectively removing the fourth interlayer insulating film 107.

또한, 상기 제 4 층간 절연막(107)의 식각 공정은 습식이나 건식 또는 혼합 방식을 사용한다.In addition, the etching process of the fourth interlayer insulating layer 107 uses a wet method, a dry method, or a mixing method.

도 4e에 도시한 바와 같이, 상기 포토레지스트(108)를 제거하고, 상기 반도체 기판(100)의 전면에 질화막 등을 증착하여 평탄화층(109)을 형성한다.As shown in FIG. 4E, the photoresist 108 is removed, and a planarization layer 109 is formed by depositing a nitride film or the like on the entire surface of the semiconductor substrate 100.

도 4f에 도시한 바와 같이, 상기 평탄화층(109)상에 가염성 레지스트를 도포한 후, 노광 및 현상 공정으로 상기 가염성 레지스트를 패터닝하여 센서부에 각각의 파장대별로 빛을 필터링하는 칼라 필터층(110)들을 일정한 간격을 갖도록 형성한다.As shown in FIG. 4F, a color filter layer is coated on the planarization layer 109 and then patterned to form the salt resist by an exposure and development process to filter light for each wavelength band. 110 are formed to have a constant interval.

이어, 상기 칼라 필터층(110)을 포함한 반도체 기판(100)의 전면에 마이크로렌즈 형성용 물질층을 도포한 후, 노광 및 현상 공정으로 상기 물질층을 패터닝하여 상기 칼라 필터층(110)상에 마이크로렌즈 패턴을 형성한다.Subsequently, a microlens formation material layer is coated on the entire surface of the semiconductor substrate 100 including the color filter layer 110, and then the material layer is patterned by an exposure and development process to form a microlens on the color filter layer 110. Form a pattern.

여기서, 상기 마이크로렌즈 형성용 물질층으로, 레지스트 또는 TEOS와 같은 산화막을 사용할 수도 있다.Here, an oxide film such as a resist or TEOS may be used as the material layer for forming the microlens.

한편, 상기 마이크로렌즈용 물질층을 도포하기 전에 상기 칼라 필터층(110)상에 평탄화층(도시되지 않음)을 형성할 수도 있다.Meanwhile, a planarization layer (not shown) may be formed on the color filter layer 110 before applying the microlens material layer.

이어, 상기 마이크로렌즈 패턴을 150 ~ 200℃의 온도에서 리플로우시키어 마이크로렌즈(111)를 형성한다.Subsequently, the microlens pattern is reflowed at a temperature of 150 to 200 ° C. to form the microlens 111.

여기서, 상기 리플로우 공정은 핫 플레이트(hot plate)를 이용하거나 퍼니스(furnace)를 이용할 수 있다. 이때 수축 가열하는 방법에 따라 마이크로렌즈(111)의 곡률이 달라지는데 이 곡률에 따라서 집속 효율도 달라지게 된다.In this case, the reflow process may use a hot plate or a furnace. At this time, the curvature of the microlens 111 varies depending on the shrinkage heating method, and the focusing efficiency also varies according to the curvature.

이어, 상기 마이크로렌즈(111)에 자외선을 조사하여 경화한다. 여기서, 상기 마이크로렌즈(111)에 자외선을 조사하여 경화함으로써 상기 마이크로렌즈(111)는 최적의 곡률 반경을 유지할 수 있다.Subsequently, the microlens 111 is irradiated with ultraviolet rays and cured. Herein, the microlens 111 may maintain an optimum radius of curvature by irradiating and curing ultraviolet rays to the microlens 111.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 씨모스 이미지 센서 및 그 제조방법은 다음과 같은 효과가 있다.The CMOS image sensor of the present invention and a method of manufacturing the same have the following effects.

첫째, 센서부에서 마이크로렌즈와 포토다이오드 사이의 층간 절연막이 두께가 얇아져서 빛의 손실을 줄여 광 감도를 향상시킬 수 있다.First, the thickness of the interlayer insulating film between the microlens and the photodiode in the sensor unit is reduced in thickness, thereby reducing the loss of light, thereby improving optical sensitivity.

둘째, 마이크로렌즈와 포토다이오드 사이의 거리가 짧아져서 입사 각도에 의한 크로스토크를 줄일 수 있다.Second, the distance between the microlens and the photodiode is shortened, thereby reducing the crosstalk due to the incident angle.

셋째, 광 감도의 향상 및 크로스토크의 방지로 인하여 어두운 곳에서의 화질 뿐만 아니라 밝은 곳에서도 화질을 개선할 수 있다.Third, the image quality can be improved not only in the dark but also in the bright due to the improvement of light sensitivity and prevention of crosstalk.

넷째, 주변 구동부의 금속배선의 층수의 제한이 제거되어 더 많은 금속배선 층수를 사용하여 설계 효율을 높일 수 있다.Fourth, the restriction of the number of layers of metal wiring in the peripheral driving unit is removed, so that the design efficiency can be increased by using more metal wiring layers.

Claims (5)

센서부와 주변 구동부로 정의된 반도체 기판에 형성되는 다수개의 포토다이오드 및 각종 트랜지스터와, A plurality of photodiodes and various transistors formed on a semiconductor substrate defined by a sensor unit and a peripheral driver; 상기 반도체 기판의 전면에 형성되는 제 1 층간 절연막과, A first interlayer insulating film formed on the entire surface of the semiconductor substrate; 상기 제 1 층간 절연막상의 센서부와 주변 구동부에 형성되는 제 1 금속배선과, A first metal wiring formed on the sensor portion and the peripheral driving portion on the first interlayer insulating film; 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 형성되는 제 2 층간 절연막과, A second interlayer insulating film formed on the entire surface of the semiconductor substrate including the first metal wiring; 상기 제 2 층간 절연막상의 센서부와 주변 구동부에 형성되는 제 2 금속배선과, A second metal wiring formed on the sensor portion and the peripheral driving portion on the second interlayer insulating film; 상기 제 2 금속배선을 포함한 반도체 기판의 전면에 차례로 형성되는 제 3 층간 절연막 및 식각 스톱층과, A third interlayer insulating film and an etch stop layer sequentially formed on the entire surface of the semiconductor substrate including the second metal wiring; 상기 식각 스톱층상에 형성되는 제 3 금속배선과, A third metal wiring formed on the etch stop layer; 상기 제 3 금속배선을 포함한 상기 반도체 기판의 주변 구동부에 형성되는 제 4 층간 절연막과, A fourth interlayer insulating film formed on a peripheral driving portion of the semiconductor substrate including the third metal wiring; 상기 제 4 층간 절연막상에 형성되는 제 4 금속배선과, A fourth metal wiring formed on the fourth interlayer insulating film; 상기 제 4 금속배선을 포함한 반도체 기판의 전면에 형성되는 평탄화층과, A planarization layer formed on an entire surface of the semiconductor substrate including the fourth metal wiring; 상기 평탄화층의 센서부상에 차례로 형성되는 칼라 필터층 및 마이크로렌즈를 포함하여 구성됨을 특징으로 하는 씨모스 이미지 센서.And a color filter layer and a micro lens, which are sequentially formed on the sensor unit of the planarization layer. 제 1 항에 있어서, 상기 식각 스톱층은 질화막인 것을 특징으로 씨모스 이미지 센서.The CMOS image sensor of claim 1, wherein the etch stop layer is a nitride film. 센서부와 주변 구동부로 정의된 반도체 기판에 다수개의 포토다이오드와 트랜지스터들을 형성하는 단계; Forming a plurality of photodiodes and transistors on a semiconductor substrate defined by a sensor unit and a peripheral driver; 상기 각 포토다이오드 및 트랜지스터를 포함한 반도체 기판의 전면에 제 1 층간 절연막을 형성하는 단계;Forming a first interlayer insulating film on an entire surface of the semiconductor substrate including each of the photodiodes and transistors; 상기 제 1 층간 절연막상의 센서부와 주변 구동부에 제 1 금속배선을 형성하는 단계;Forming a first metal wiring on the sensor unit and the peripheral driving unit on the first interlayer insulating layer; 상기 제 1 금속배선을 포함한 반도체 기판의 전면에 제 2 층간 절연막을 형성하는 단계;Forming a second interlayer insulating film on an entire surface of the semiconductor substrate including the first metal wiring; 상기 제 2 층간 절연막상의 센서부와 주변 구동부에 제 2 금속배선을 형성하는 단계;Forming a second metal wiring on the sensor unit and the peripheral driving unit on the second interlayer insulating layer; 상기 제 2 금속배선을 포함한 반도체 기판의 전면에 제 3 층간 절연막 및 식각 스톱층을 차례로 형성하는 단계;Sequentially forming a third interlayer insulating film and an etch stop layer on an entire surface of the semiconductor substrate including the second metal wiring; 상기 식각 스톱층상의 주변 구동부에 제 3 금속배선을 형성하는 단계;Forming a third metal wiring on the peripheral driving part on the etch stop layer; 상기 제 3 금속배선을 포함한 반도체 기판의 전면에 제 4 층간 절연막을 형성하는 단계;Forming a fourth interlayer insulating film on an entire surface of the semiconductor substrate including the third metal wiring; 상기 제 4 층간 절연막상의 주변 구동부에 제 4 금속배선을 형성하는 단계;Forming a fourth metal wiring on the peripheral driving portion on the fourth interlayer insulating film; 상기 반도체 기판의 센서부에 형성된 제 4 층간 절연막을 제거하는 단계;Removing a fourth interlayer insulating layer formed on a sensor unit of the semiconductor substrate; 상기 반도체 기판의 전면에 평탄화층을 형성하는 단계;Forming a planarization layer on an entire surface of the semiconductor substrate; 상기 평탄화층의 센서부에 컬러 필터층 및 마이크로렌즈를 차례로 형성하는 단계를 포함하여 형성함을 특징으로 하는 씨모스 이미지 센서의 제조방법.And forming a color filter layer and a microlens in sequence in the sensor portion of the planarization layer. 제 3 항에 있어서, 상기 식각 스톱층은 질화막으로 형성하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 3, wherein the etch stop layer is formed of a nitride film. 제 3 항에 있어서, 상기 상기 제 4 층간 절연막은 습식이나 건식 또는 혼합 방식을 이용하여 선택적으로 제거하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.The method of claim 3, wherein the fourth interlayer insulating layer is selectively removed by using a wet, dry, or mixed method.
KR1020050131292A 2005-12-28 2005-12-28 Cmos image sensor and method for manufacturing the same KR100660329B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050131292A KR100660329B1 (en) 2005-12-28 2005-12-28 Cmos image sensor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050131292A KR100660329B1 (en) 2005-12-28 2005-12-28 Cmos image sensor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR100660329B1 true KR100660329B1 (en) 2006-12-22

Family

ID=37815225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050131292A KR100660329B1 (en) 2005-12-28 2005-12-28 Cmos image sensor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100660329B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851756B1 (en) * 2007-06-08 2008-08-11 주식회사 동부하이텍 Image sensor and method for manufacturing therof
US8154097B2 (en) 2008-02-15 2012-04-10 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061308A (en) * 1999-12-28 2001-07-07 박종섭 Method for fabricating thin film image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010061308A (en) * 1999-12-28 2001-07-07 박종섭 Method for fabricating thin film image sensor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851756B1 (en) * 2007-06-08 2008-08-11 주식회사 동부하이텍 Image sensor and method for manufacturing therof
US8154097B2 (en) 2008-02-15 2012-04-10 Samsung Electronics Co., Ltd. Image sensor and method of manufacturing the same
CN101510553B (en) * 2008-02-15 2013-02-13 三星电子株式会社 Image sensor and method of manufacturing the same

Similar Documents

Publication Publication Date Title
KR100731128B1 (en) Method for manufacturing cmos image sensor
KR100672699B1 (en) Method for manufacturing of CMOS image sensor
KR100649034B1 (en) Method for manufacturing of cmos image
US10804306B2 (en) Solid-state imaging devices having flat microlenses
US20070034982A1 (en) CMOS image sensor and method for fabricating the same
US7262448B2 (en) CMOS image sensor
KR100801850B1 (en) Image sensor and method of manufacturing the same
KR100672690B1 (en) Method for manufacturing of cmos image sensor
KR100606900B1 (en) CMOS image sensor and method for fabricating the same
KR100660329B1 (en) Cmos image sensor and method for manufacturing the same
KR100778857B1 (en) method for manufacturing of CMOS image sensor
KR100752162B1 (en) Method for fabricating of COMS image sensor
KR20070000105A (en) Method for manufacturing of cmos image sensor
KR100731084B1 (en) method for manufacturing of CMOS image sensor
US20080122021A1 (en) Image sensor
KR101015527B1 (en) CMOS Image sensor and Method for fabricating of the same
KR100782779B1 (en) Method of manufacturing image sensor
KR100917817B1 (en) Method for fabricating of CMOS Image sensor
KR100672678B1 (en) CMOS image sensor and method for manufacturing the same
KR100872289B1 (en) COMS image sensor with improved light focusing ability and method of fabricating thereof
KR100731123B1 (en) Method for manufacturing of cmos image sensor
KR100658931B1 (en) Cmos image sensor and method for fabricating the same
KR100731126B1 (en) Image sensor and method for manufacturing the same
KR20070029447A (en) Cmos image sensor and method for manufacturing the same
KR20050051267A (en) Method for manufacturing a image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee