KR100659095B1 - Method of crystallizing semiconductor and polycrystalline semiconductor tft - Google Patents
Method of crystallizing semiconductor and polycrystalline semiconductor tft Download PDFInfo
- Publication number
- KR100659095B1 KR100659095B1 KR1020050089693A KR20050089693A KR100659095B1 KR 100659095 B1 KR100659095 B1 KR 100659095B1 KR 1020050089693 A KR1020050089693 A KR 1020050089693A KR 20050089693 A KR20050089693 A KR 20050089693A KR 100659095 B1 KR100659095 B1 KR 100659095B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- energy absorbing
- energy
- polycrystalline semiconductor
- absorbing layer
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 229910052751 metal Inorganic materials 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims abstract description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 238000007711 solidification Methods 0.000 claims abstract description 5
- 230000008023 solidification Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000002425 crystallisation Methods 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 14
- 239000010409 thin film Substances 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 6
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 claims 2
- 238000007715 excimer laser crystallization Methods 0.000 claims 2
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 30
- 238000005224 laser annealing Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 136
- 230000008569 process Effects 0.000 description 18
- 238000010438 heat treatment Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 8
- 230000008025 crystallization Effects 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000006096 absorbing agent Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- -1 that is Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
- H01L21/2026—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials using a coherent energy beam, e.g. laser or electron beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Abstract
Description
도 1은 종래의 레이저 열처리 시에 레이저로부터 실리콘층으로 입사된 에너지의 이동하는 모습을 간단히 보여주는 단면도이다.1 is a cross-sectional view briefly showing the movement of the energy incident from the laser into the silicon layer during the conventional laser heat treatment.
도 2a ~ 2b는 본 발명의 실시예들에 따른 레이저 열처리 시에 레이저로부터 실리콘층으로 입사된 에너지의 이동하는 모습을 간단히 보여주는 단면도이다.2A and 2B are cross-sectional views briefly illustrating movement of energy incident from a laser into a silicon layer during laser heat treatment according to embodiments of the present invention.
도 3a ~ 3c는 본 발명의 실시예에 따른 다결정 실리콘층의 결정화 과정을 개략적으로 보여주는 단면도이다.3A to 3C are cross-sectional views schematically illustrating a crystallization process of a polycrystalline silicon layer according to an embodiment of the present invention.
도 4a ~ 4b는 본 발명의 실시예에 따른 상기 도 3a ~ 3c의 방법을 채용한 다결정 반도체 박막 트랜지스터의 단면을 상세하게 도시한 단면도이다. 4A to 4B are cross-sectional views showing in detail a cross section of a polycrystalline semiconductor thin film transistor employing the method of FIGS. 3A to 3C according to an embodiment of the present invention.
본 발명은 다결정 반도체 결정화 방법 및 그 방법을 채용한 다결정 반도체 박막 트랜지스터에 관한 것으로, 특히 레이저 열처리 방법에 의한 비정질 실리콘으로 다결정 실리콘 즉, 폴리 실리콘으로 결정화 시에, 실리콘층 하부의 에너지 흡수층을 이용하여 금속 기판으로의 에너지 이동을 차단함으로써, 금속 기판으로부터의 에너지 난반사를 방지하여 실리콘의 그레인(grain) 성장 및 그레인 형태(shape)의 균일성을 향상할 수 있는 다결정 실리콘 결정화 방법 및 그 방법을 채용한 다결정 반도체 박막 트랜지스터에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a polycrystalline semiconductor crystallization method and a polycrystalline semiconductor thin film transistor employing the method. In particular, when crystallizing polycrystalline silicon, that is, polysilicon into amorphous silicon by a laser heat treatment method, an energy absorbing layer under the silicon layer is used. Adopting a polycrystalline silicon crystallization method and method that can prevent the energy diffuse reflection from the metal substrate by blocking the energy transfer to the metal substrate to improve the grain growth of the silicon and the uniformity of the grain shape The present invention relates to a polycrystalline semiconductor thin film transistor.
일반적으로, 박막 트랜지스터(Thin Film Transistor: 이하 'TFT'라고 한다.)를 구성하는 요소 중 반도체 활성층(Active layer)은 그 결정상태에 따라 격자의 주기성이 없는 수소를 포함한 비정질 실리콘(amorphous silicon)을 사용하거나, 다결정 고체인 폴리 실리콘(polycrystalline silicon)을 사용한다.Generally, among the elements constituting a thin film transistor (TFT), a semiconductor active layer is formed of amorphous silicon containing hydrogen having no periodicity of lattice depending on its crystal state. Or polycrystalline silicon, which is a polycrystalline solid, is used.
비정질 실리콘은 낮은 온도에서 증착하여 박막을 형성하는 것이 가능하여, 주로 낮은 용융점을 가지는 유리를 기판으로 사용하는 액정패널(liquid crystal pane)의 스위칭 소자에 많이 사용한다.Amorphous silicon can be deposited at a low temperature to form a thin film, and is mainly used for switching elements of liquid crystal panes using glass having a low melting point as a substrate.
이때, 상기 수소를 포함한 비정질 실리콘의 반도체 활성층을 스위칭 소자로 사용할 경우에 특히 빛에 노출된다면 광전변환에 의해 포토 커런트(photo current)가 발생하여 스위칭 소자의 동작에 치명적인 오프상태의 누설전류로 작용을 하게 된다.In this case, when the semiconductor active layer of amorphous silicon including hydrogen is used as a switching device, especially when exposed to light, photocurrent is generated by photoelectric conversion, which acts as an off-state leakage current that is fatal to the operation of the switching device. Done.
또한, 반도체 활성층을 빛에 노출되지 않도록 하여도 비정질 실리콘 특유의 비주기적 격자특성인 댕글링 본드(dangling bond)와 같은 디펙트(defect)가 많이 형성되고 전자의 흐름이 원활하지 못하여 소자의 동작특성이 좋지 않다.In addition, even if the semiconductor active layer is not exposed to light, many defects such as dangling bonds, which are characteristic of amorphous silicon, are formed, and the operation characteristics of the device are not smooth due to the flow of electrons. This is not good.
따라서, 상기 비정질 실리콘 박막은 상기 액정패널 구동소자의 전기적 특성과 신뢰성 저하 및 표시소자 대면적화 어려움의 문제가 있다.Accordingly, the amorphous silicon thin film has problems of deterioration of electrical characteristics and reliability of the liquid crystal panel driving device and difficulty of large display area.
일반적으로 대면적, 고정세 및 패널 영상구동회로, 일체형 랩탑컴퓨터 (laptop computer), 벽걸이 TV용 액정표시소자의 상용화는 우수한 전기적 특성, 예를 들면 높은 전계효과 이동도(mobility)와 고주파 동작특성 및 낮은 누설전류의 화소 구동소자가 요구된다.In general, the commercialization of large area, high-definition and panel image driving circuits, integrated laptop computers, and wall-mounted LCDs has excellent electrical characteristics, such as high field effect mobility and high frequency operation characteristics. Low leakage current pixel driving elements are required.
상기 폴리 실리콘층을 반도체 활성층으로 사용할 경우 표면에 디펙트가 적게 발생하며 박막 트랜지스터의 동작속도는 상기 비정질 실리콘의 반도체 활성층에 비해 약 100 ~ 200배 빠르다. 따라서, 이러한 폴리 실리콘층을 반도체 활성층으로 사용한 박막 트랜지스터는 굉장히 빠른 동작특성을 가지고 외부의 고속 구동집적회로와 연동하여 충분히 동작할 수 있기 때문에, 대면적의 액정 표시소자와 같은 실시간의 화상정보를 표시하는 장치에 알맞은 스위칭 소자가 된다.When the polysilicon layer is used as a semiconductor active layer, fewer defects are generated on the surface, and the operation speed of the thin film transistor is about 100 to 200 times faster than that of the semiconductor active layer of amorphous silicon. Therefore, the thin film transistor using the polysilicon layer as a semiconductor active layer has extremely fast operation characteristics and can operate in conjunction with an external high speed driving integrated circuit, thereby displaying real-time image information such as a large area liquid crystal display device. It becomes a switching element suitable for the apparatus.
폴리 실리콘의 제조 방법은 공정 온도에 따라 저온 공정과 고온 공정으로 나눌 수 있으며, 이 중 고온 공정은 공정 온도가 1000℃ 근처로 절연 기판의 변형 온도 이상의 온도 조건이 요구되어, 내열성이 떨어지는 유리 기판 대신에 열 저항력이 높은 고가의 석영 기판을 써야 한다는 점과, 이 고온 공정에 의한 다결정 실리콘 박막의 경우 성막시 높은 표면 조도(surface roughness)와 미세 결정립 등의 저품위 결정성으로, 저온 공정에 의한 다결정 실리콘보다 소자 응용 특성이 떨어진다는 단점이 있으므로, 저온 증착이 가능한 비정질 실리콘을 이용하여 이를 결정화시켜 다결정 실리콘으로 형성하는 기술이 연구 개발되고 있다.The method of manufacturing polysilicon can be divided into low temperature process and high temperature process according to the process temperature. Among the high temperature process, the process temperature is about 1000 ° C, and the temperature condition is higher than the deformation temperature of the insulating substrate, and instead of the glass substrate having low heat resistance It is necessary to use an expensive quartz substrate with high heat resistance, and the polycrystalline silicon thin film by this high temperature process has high surface roughness and low crystallinity such as fine grains during film formation. Since there is a disadvantage in that device application characteristics are poor, a technology for forming a polycrystalline silicon by crystallizing it using amorphous silicon capable of low temperature deposition has been researched and developed.
상기 저온 공정은 레이저 열처리(laser annealing), 금속 유도 결정화(Metal Induced Crystallization) 등으로 분류할 수 있다.The low temperature process may be classified into laser annealing, metal induced crystallization, and the like.
이 중 레이저 열처리 공정은 펄스 형태의 레이저 빔을 기판상에 조사하는 방 법을 이용하는데, 이 방법은 펄스 형태의 레이저 빔에 의한 용융과 응고가 10 ~ 102 나노 세컨드(nano second) 단위로 반복되어 진행되므로, 하부 절연 기판에 가해지는 데미지(damage)를 최소화시킬 수 있는 장점을 가져 저온 결정화 공정에서 가장 주목받고 있다.Among them, the laser heat treatment process uses a method of irradiating a pulsed laser beam onto a substrate, which repeats melting and solidification by a pulsed laser beam in units of 10 to 10 2 nanoseconds. In order to minimize the damage to the lower insulating substrate, it is most attention in the low temperature crystallization process.
그러나 금속 기판의 경우 상기의 레이저 열처리 방법에 의하더라도 도 1에서 볼 수 있듯이, 레이저 빔(도 1의 실선의 화살표들)으로부터 비정질 실리콘층(40a)에 입사된 에너지의 일부(도 1의 점선의 화살표들)가 버퍼층(20)을 통해 금속 기판(10)으로 전달되고, 그 에너지가 금속 기판(10)에 의해 다시 반사되는 과정에, 금속 기판의 표면의 불균일성 즉, 표면 조도, 디펙트(defect) 등을 그대로 반영하여 다시 실리콘층(40a)으로 에너지를 전달하게 된다. However, even in the case of the metal substrate, as shown in FIG. 1, a part of the energy incident on the
이에 따라, 도 1에서 보듯이 난반사 등에 의해 실리콘층(40a)으로 다시 전달되는 에너지 사이에 불균형이 발생하게 되어, 결국 실리콘 그레인 성장 저하와 그레인 형태의 불균일을 야기하게 되어, 전기 전계 이동도(mobility) 등의 특성을 저하시키는 문제가 있었다. 또한, 금속 기판의 경우를 예로 했지만, 에너지 반사도가 큰 기판의 경우에 여전히 동일한 문제가 발생할 수 있음은 물론이다.As a result, as shown in FIG. 1, an imbalance occurs between the energy transferred back to the
본 발명은 상기 종래 기술의 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은, 비정질 실리콘층 하부에 에너지를 흡수하여 그 이동을 차단할 수 있는 에너지 흡수층을 형성하여, 레이저 열처리 방법에 의한 비정질 실리콘을 다결 정 실리콘으로 결정화 시에, 레이저 빔으로부터 입사된 에너지가 금속 기판으로 이동하는 것을 차단함으로써, 전술한 금속 기판으로부터의 에너지 난반사를 방지하여 실리콘의 그레인 성장을 향상시키고 그레인 형태의 균일성을 유지할 수 있는 다결정 반도체 결정화 방법 및 그 방법을 채용한 특성이 우수한 다결정 반도체 TFT를 제공하는 데 있다. The present invention was devised to solve the problems of the prior art, an object of the present invention, by forming an energy absorbing layer capable of absorbing energy under the amorphous silicon layer to block its movement, amorphous silicon by a laser heat treatment method When crystallization to polycrystalline silicon, the energy incident from the laser beam is prevented from moving to the metal substrate, thereby preventing the energy diffuse reflection from the metal substrate described above to improve the grain growth of the silicon and maintain the grain shape uniformity. There is provided a polycrystalline semiconductor crystallization method that can be used and a polycrystalline semiconductor TFT having excellent characteristics employing the method.
상기와 같은 목적을 달성하기 위하여, 본 발명은 금속 기판 상에 에너지 흡수층을 형성하는 제1 단계, 상기 에너지 흡수층에 비정질 반도체층을 형성하는 제2 단계 및 상기 비정질 반도체층을 레이저를 이용하여 다결정 반도체층으로 결정화하는 제3 단계를 포함하며, 상기 에너지 흡수층은 상기 제3 단계에서 레이저 에너지를 흡수할 수 있도록 구비된 것을 특징으로 하는 다결정 반도체 결정화 방법을 제공한다.In order to achieve the above object, the present invention provides a first step of forming an energy absorbing layer on a metal substrate, a second step of forming an amorphous semiconductor layer on the energy absorbing layer and the amorphous semiconductor layer using a polycrystalline semiconductor. And a third step of crystallizing the layer, wherein the energy absorbing layer is provided to absorb laser energy in the third step.
본 발명은 또한 전술한 목적을 달성하기 위하여, 금속 기판, 상기 금속 기판상에 형성된 에너지 흡수층, 상기 에너지 흡수층 상에 형성되고 소스, 드레인 및 채널 영역을 가지는 다결정 반도체 활성층, 상기 다결정 반도체 활성층 상부에 형성되고, 상기 다결정 반도체 활성층과 절연된 게이트 전극 및 상기 게이트 전극에 절연되고, 상기 다결정 반도체 활성층의 소스, 드레인 영역에 접하는 제1 및 제2 전극을 포함하며, 상기 에너지 흡수층은 상기 다결정 반도체 활성층의 형성을 위한 레이저 에너지를 흡수할 수 있도록 구비된 것을 특징으로 하는 다결정 반도체 박막 트랜지스터를 제공한다.In order to achieve the above object, the present invention also provides a metal substrate, an energy absorbing layer formed on the metal substrate, a polycrystalline semiconductor active layer formed on the energy absorbing layer and having a source, a drain and a channel region, and formed on the polycrystalline semiconductor active layer. And a first electrode and a second electrode insulated from the gate electrode and the gate electrode insulated from the polycrystalline semiconductor active layer, and in contact with a source and a drain region of the polycrystalline semiconductor active layer, wherein the energy absorbing layer is formed of the polycrystalline semiconductor active layer. It provides a polycrystalline semiconductor thin film transistor, characterized in that provided to absorb laser energy for.
상기 에너지 흡수층은 레이저 열처리 시에 사용하는 레이저 빔의 파장을 효과적으로 흡수할 수 있는 물질을 사용하는 것이 바람직하며, 때에 따라 에너지를 적절히 차단할 수 있는 에너지 절연막의 사용도 동일한 효과를 얻을 수 있을 것으로 보인다. 한편, 상기 반도체는 주로 실리콘 반도체를 말하며, 이하에서는 실리콘 반도체를 가지고 설명한다.As the energy absorbing layer, it is preferable to use a material capable of effectively absorbing the wavelength of the laser beam used in the laser heat treatment, and the use of an energy insulating film capable of appropriately blocking the energy can be obtained in some cases. In the meantime, the semiconductor mainly refers to a silicon semiconductor, and will be described below with a silicon semiconductor.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a는 제1 실시예에 따른 레이저 열처리 과정에 레이저 빔으로부터 실리콘층으로 입사된 에너지의 이동 모습을 수직적 구조의 측면에서 간단하게 보여주는 단면도로서, 레이저 빔(도 2a의 실선 화살표들)에 의해서 실리콘층(40a)에 입사된 에너지의 일부(도 2a의 점선 화살표들)가 상기 도 1에서와 달리 버퍼층들(20a,20b) 사이에 형성된 에너지 흡수층(30)에 의해 흡수되어 금속 기판(10)으로 전달되지 못함을 보여주며, 그 결과 금속 기판(10)에서의 에너지 반사도 일어나지 못함을 보여준다. 한편, 일부분의 에너지가 에너지 흡수층을 통과하여 금속 기판으로 전달되어 반사된다고 할지라도 다시 에너지 흡수층에 흡수되므로, 금속 기판으로부터 반사된 불균일한 에너지가 바로 실리콘층(40a)으로 전달되는 것을 차단하게 되어 이중의 에너지 전달을 차단하는 역할을 하게 된다. FIG. 2A is a cross-sectional view schematically showing the movement of energy incident from the laser beam into the silicon layer during the laser annealing process according to the first embodiment in terms of the vertical structure, and the silicon is formed by the laser beam (solid arrows in FIG. 2A). A portion of the energy incident to the
상기 에너지 흡수층으로 사용하는 재료는 레이저 열처리 시에 사용하는 레이저 파장의 에너지를 고려하여 에너지 흡수에 효과적인 물질이어야 한다. 즉, 레이저 열처리 방법으로 엑시머 레이저 열처리(Excimer Laser Annealing: ELA) 방법 또 는 순차적 측면 고상화(Sequential Lateral Solidification: SLS) 방법 등이 사용되는데, 이때 사용되는 레이저 빔의 파장과 비정질 실리콘층을 비정질 결합을 끊어 결정화시키기 위한 에너지 및 열전도에 의해 전달되는 에너지 등을 고려할 때, 대표적인 물질로 0.5 ~ 1.5 eV 사이의 에너지 밴드 갭을 가지는 실리콘(Si), 갈륨아세나이드(GaAs), 게르마늄(Ge), 인듐인(InP) 및 기타 화합물 반도체 등이 사용될 수 있겠다.The material used as the energy absorbing layer should be an effective material for energy absorption in consideration of the energy of the laser wavelength used in the laser heat treatment. In other words, as an annealing method, an excimer laser annealing (ELA) method or a sequential lateral solidification (SLS) method is used, wherein the wavelength of the laser beam used and the amorphous silicon layer are amorphous. Considering the energy to be crystallized by breaking the metal and the energy transferred by the heat conduction, the typical materials include silicon (Si), gallium arsenide (GaAs), germanium (Ge), and indium having an energy band gap of 0.5 to 1.5 eV. Phosphorus (InP) and other compound semiconductors may be used.
도 2b는 제2 실시예에 따른 레이저 열처리 과정에 에너지의 이동모습을 간단히 보여 주는 단면도로서, 도 2a와는 달리 버퍼층들을 생략하고 바로 에너지 흡수층(30)을 금속 기판(10) 상에 형성하여, 에너지 흡수층(30)이 버퍼층의 기능도 아울러 수행하도록 할 수 있음을 보여주고 있다. 따라서 에너지 흡수층(30)이 버퍼층으로서의 특성을 갖추고 있어야 하고, 도 2a의 버퍼층이 존재하는 경우와 동일한 에너지 흡수 및 차단 효과를 가질 수 있도록 에너지 흡수층의 두께나 적당한 에너지 밴드 갭을 가진 물질의 선택 등을 고려해야 한다. FIG. 2B is a cross-sectional view schematically showing the movement of energy in the laser heat treatment process according to the second embodiment. Unlike FIG. 2A, the
한편, 에너지 흡수층의 에너지 흡수율도 어느 정도 균일할 것이 전제되는데, 왜냐하면, 에너지 흡수층이 바로 비정질 실리콘층에 형성되는 경우 결정화 시에 에너지 흡수층이 바로 에너지를 흡수하게 되어 에너지 흡수층의 흡수율의 불균일이 있게 되면 그에 따라 결정화의 불균일을 초래하기 때문이다. On the other hand, the energy absorption rate of the energy absorbing layer is also assumed to be somewhat uniform, because if the energy absorbing layer is formed directly in the amorphous silicon layer, the energy absorbing layer immediately absorbs energy during crystallization and there is a nonuniformity in the absorption rate of the energy absorbing layer. This results in non-uniformity of crystallization.
에너지 흡수층의 재료는 전술한 대로 레이저 열처리에 사용되는 레이저 빔의 파장과 비정질 실리콘층의 에너지 흡수 등을 고려하여 적절한 물질을 사용할 수 있다.As the material of the energy absorbing layer, as described above, an appropriate material may be used in consideration of the wavelength of the laser beam used for laser heat treatment and the energy absorption of the amorphous silicon layer.
도 3a ~ 3c는 제1 실시예에 따른 레이저 열처리 방법에 의한 다결정 실리콘 결정화 과정을 개략적으로 도시한 단면도들이다. 3A to 3C are cross-sectional views schematically illustrating a polycrystalline silicon crystallization process by the laser heat treatment method according to the first embodiment.
도 3a는 금속 기판(10) 상에 버퍼층(20a)을 형성한 후, 에너지 흡수층(30)을 버퍼층(20a) 상에 형성하는 단계를 개략적으로 보여 주고 있다. 본 도면에서는 버퍼층 상에 에너지 흡수층이 형성되고 있지만, 제2 실시예에서와 같이 버퍼의 특징을 동시에 구비하고 있는 에너지 흡수층을 금속 기판 상에 바로 형성할 수 있음은 물론이다.3A schematically illustrates the step of forming the
도 3b는 상기 형성된 에너지 흡수층(30) 상에 다시 버퍼층(20b)을 형성한 후, 그 위로 비정질 실리콘층(40a)을 형성하는 단계로서, 순수 비정질 실리콘(intrinsic amorphous silicon)을 버퍼층(20b) 상에 약 700 ~ 2000Å 두께의 플라즈마 화학 기상증착(Plasma Enhanced Chemical Vapor Deposition: PECVD)법이나 LPCVD(Low Pressure CVD)법으로 비정질 실리콘을 증착한다. 3B is a step of forming a
상기 화학 기상증착(CVD)법 등을 사용하여 비정질 실리콘을 증착하게 되면 수소를 많이 함유하게 되는데, 수소는 열에 의해 실리콘으로부터 이탈하는 특징이 있기 때문에, 비정질 실리콘을 1차로 열처리하여 탈수소화 과정을 거치는 것이 필요하다. 왜냐하면, 수소를 미리 제거하지 않은 경우에는 결정화 시에 결정의 표면이 매우 거칠어져 전기적 특성이 좋지 않게 되기 때문이다. 상기에서 CVD법 만을 언급하였으나 이는 한 예시에 불과하며, 당업자에게 자명한 다른 증착의 방법을 이용할 수 있음은 물론이다. When the amorphous silicon is deposited using the chemical vapor deposition (CVD) method or the like, it contains a lot of hydrogen. Since hydrogen has a characteristic of being separated from the silicon by heat, the amorphous silicon is first heat treated to undergo a dehydrogenation process. It is necessary. This is because, if hydrogen is not removed in advance, the surface of the crystal becomes very rough during crystallization, resulting in poor electrical characteristics. Although only the CVD method is mentioned above, this is only one example, and other vapor deposition methods apparent to those skilled in the art may be used.
한편, 도 3b에서 에너지 흡수층(30) 상에 버퍼층(20b)을 형성하고 그 위로 비정질 실리콘층을 형성하고 있으나 에너지 흡수층이 버퍼층으로 역할이 가능한 경우에는 역시 버퍼층(20b) 없이 바로 에너지 흡수층에 비정질 실리콘층을 형성할 수 있음은 물론이다. 다만, 전술한 대로 버퍼층 없이 형성하는 경우는 흡수층 물질의 에너지 밴드 갭 및 에너지 흡수율의 균일성 등을 고려해야 할 것이다.Meanwhile, in FIG. 3B, the
도 3c는 비정질 실리콘층(40a) 형성 후 레이저 열처리(laser annealing)를 통해 다결정 실리콘층(40b)으로 결정화하는 단계를 개략적으로 보여주고 있는데, 도 3c에서 보듯이 레이저 장치(200)에 의한 레이저 빔(레이저 장치의 아래의 빗금 친 직사각형 부분)이 비정질 실리콘층의 왼쪽으로부터 오른쪽으로 이동(화살표 방향) 하면서 조사됨으로써, 이미 조사된 부분은 다결정 실리콘층(40b)이 형성되어 가고 있음을 보여주고 있다.3C schematically illustrates a step of crystallizing the
상기 레이저 열처리를 이용하여 결정화 방법으로는 일반적으로 고출력 펄스 레이저인 엑시머 레이저를 이용한 ELA방법 또는 순차적 측면 고상화(SLS) 방법이 이용된다.As the crystallization method using the laser heat treatment, an ELA method or an sequential lateral solidification (SLS) method using an excimer laser, which is generally a high output pulse laser, is used.
특히, 엑시머 레이저의 단파장은 레이저광이 가지는 에너지 집중성을 이용하므로 단시간에 그리고 국소적으로 정밀한 열처리를 할 수 있으며, 생성되는 다결정 실리콘층의 결정립의 크기는 비정질 실리콘 막의 두께와, 레이저에 의해 생성되는 자외선 방사의 밀도와, 하부 기판의 온도를 가변시킴으로써 정밀하게 제어할 수 있다.In particular, the short wavelength of the excimer laser utilizes the energy concentration of the laser light, so that it is possible to perform precise heat treatment in a short time and locally, and the size of crystal grains of the polycrystalline silicon layer to be produced is generated by the thickness of the amorphous silicon film and the laser. It is possible to precisely control the temperature by varying the density of ultraviolet radiation and the temperature of the lower substrate.
상기 SLS법은 실리콘의 그레인(grain)이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이 저 에너지의 크기와 레이저 빔의 조사범위의 이동을 적절하게 조절하여 실리콘의 그레인을 소정의 길이만큼 측면성장 시킴으로써 비정질 실리콘층을 결정화하게 된다.The SLS method takes advantage of the fact that the grain of silicon grows in the direction perpendicular to the interface at the interface between the liquid and solid silicon, and properly controls the size of the laser energy and the shift of the irradiation range of the laser beam. By growing the grains of silicon by a predetermined length, the amorphous silicon layer is crystallized.
이와 같은 레이저를 이용한 결정화 방법은 전술한 바와 같이 하부 금속 기판으로의 에너지 전달 및 금속 기판에서의 난반사에 기인한 실리콘의 그레인 성장 및 형태의 불균일을 야기하는 문제가 있는데, 도 3c와 같이 비정질 실리콘층 하부에 에너지 흡수층을 미리 형성하여 레이저 열처리 시에 에너지를 흡수 및 차단함으로써, 상기와 같은 문제를 해결할 수 있으며, 그에 따라 그레인 성장이 향상되고 그레인의 형태가 균일한 우수한 특성의 다결정 실리콘층을 형성할 수 있게 된다.As described above, the crystallization method using the laser has a problem of causing grain growth and morphology of silicon due to energy transfer to the lower metal substrate and diffuse reflection in the metal substrate, as shown in FIG. 3C. By forming an energy absorbing layer in the lower portion in advance to absorb and block energy during laser heat treatment, it is possible to solve the above problems, thereby forming a polycrystalline silicon layer having excellent characteristics with improved grain growth and uniform grain shape. It becomes possible.
상기와 같은 방법으로 형성된 다결정 실리콘층은 그 후 패터닝 및 활성화 등의 여러 공정을 거쳐 TFT의 반도체 활성층으로 이용됨으로써, 높은 채널 이동도(mobility)를 가진 우수한 다결정 반도체 TFT를 제작할 수 있다.The polycrystalline silicon layer formed by the above method is then used as a semiconductor active layer of the TFT through various processes such as patterning and activation, thereby producing an excellent polycrystalline semiconductor TFT having high channel mobility.
도 4a는 제1 실시예에 의하여 형성된 다결정 실리콘층을 이용하여 제작된 다결정 반도체 TFT의 단면을 상세하게 보여주고 있다.Fig. 4A shows in detail the cross section of the polycrystalline semiconductor TFT fabricated using the polycrystalline silicon layer formed by the first embodiment.
제1 실시예에 따른 다결정 실리콘층을 이용한 다결정 반도체 TFT(이하 '제1 TFT'라 한다.)는 금속 기판(10) 상에 형성되는데, 금속 기판뿐만 아니라 에너지 반사도가 높은 다른 재질의 기판의 경우에도 본 발명이 적용될 수 있음은 물론이다.The polycrystalline semiconductor TFT (hereinafter referred to as 'first TFT') using the polycrystalline silicon layer according to the first embodiment is formed on the
상기 금속 기판(10) 위에는 하부 버퍼층(20a)이 형성되는데, 불순물 이온의 확산을 방지하고, 기판과 그 상부층 사이의 비균일성 접촉에 의해 발생할 수 있는 뒤틀림 방지 등의 완충역할을 하게 된다. 이러한 버퍼층은 기판의 재료나 상부층의 특성에 따라 선택적일 수 있다. 한편, 도 4a에는 도시하지 않았지만, 수분이나 외기의 침투를 방지하기 위하여 베리어층이 형성될 수도 있다.The
하부 버퍼층(20a) 상부에는 실리콘층으로부터 금속 기판(10)으로의 에너지 전달을 차단하기 위해서 에너지를 흡수하는 에너지 흡수층(30)이 형성된다. 이 에너지 흡수층(30)은 도 2a에 대한 설명에서 전술한 대로 차후에 형성된 비정질 실리콘층을 레이저 열처리를 통해 다결정 실리콘층으로 결정화할 때, 실리콘층에서 금속 기판 쪽으로의 에너지 전달을 차단할 뿐 아니라 금속 기판으로부터의 반사 에너지도 차단함으로써, 금속 기판으로부터의 에너지 난반사에 의한 실리콘층의 그레인 성장 저하 및 그레인 형태의 불균일을 방지한다. An
에너지 흡수층(30)의 재료는 레이저 열처리에 사용되는 레이저 빔의 파장과 비정질 실리콘층의 에너지 흡수 등을 고려하여, 에너지 흡수에 효과적인 물질을 사용함은 전술한 바와 같다.As the material of the
에너지 흡수층(30) 위에는 다시 상부 버퍼층(20b)이 형성되는데, 하부 버퍼층과 비슷하게 에너지 흡수층(30)과 그 상부층 사이에서 완충 역할을 하게 된다.The
상기 제1 TFT는 반도체 활성층(40)과, 이 반도체 활성층(40)에 절연된 게이트 전극(70)과, 반도체 활성층에 접하는 제1 및 제2 전극(80)을 구비한다.The first TFT includes a semiconductor
반도체 활성층(40)은 상부 버퍼층(20b) 상에 형성되는데, 제1 실시예에서 전술한 대로 비정질 실리콘층을 레이저 열처리하여, 다결정 실리콘층으로 결정화한 후, 패터닝하고 불순물 이온의 주입 등을 통해 활성화시킴으로써 형성된다. 이러한 반도체 활성층은 불순물 이온이 주입된 부분인 소스, 드레인 영역과 불순물 이온이 주입되지 않은 채널 영역으로 나누어진다. The semiconductor
반도체 활성층(40) 위에는 이를 덮도록 게이트 절연막(50)이 형성되며, 이 게이트 절연막(50) 상에 반도체 활성층의 채널 영역에 대응되는 부분에 게이트 전극(70)이 형성되고, 그 위로 게이트 절연막(70)을 덮도록 층간 절연막(60)이 형성된다. 상기 게이트 절연막(50) 및 층간 절연막(60)에 콘택홀(50a)이 형성되고, 층간 절연막(60) 상부에 제1 및 제2 전극(80)인 소스 및 드레인 전극이 형성된다.A
소스 및 드레인 전극(80)은 도 3a에서 보듯이 콘택홀을 통해 반도체 활성층의 소스 및 드레인 영역에 각각 접하게 된다.The source and drain
이러한 TFT의 구조는 반드시 이에 한정되는 것을 아니며, 다양한 구조의 TFT 가 본 발명에 적용될 수 있음은 물론이다.The structure of such a TFT is not necessarily limited thereto, and of course, TFTs having various structures can be applied to the present invention.
도 4b는 제2 실시예에 따른 다결정 실리콘층을 이용한 다결정 반도체 TFT(제2 TFT)의 단면을 상세하게 보여주고 있는 단면도로서, 상기 도 4a와 달리 버퍼층들(20a,20b)이 없다. 즉 에너지 흡수층(30)을 버퍼층으로서 함께 이용함으로써 공정의 단계를 줄일 수 있다. 이러한 에너지 흡수층(30)은 에너지 흡수 및 차단의 효과와 더불어 버퍼로서의 특성을 함께 구비하고 있어야 함은 물론이고, 전술한 대로 어느 정도의 에너지 흡수율의 균일함과 적절한 에너지 밴드 값을 가진 물질의 선택 등이 요구된다. 도 4b의 그 외의 다른 부분은 도 4a와 동일하므로, 더 이상의 설명은 생략한다.FIG. 4B is a detailed cross-sectional view of a polycrystalline semiconductor TFT (second TFT) using the polycrystalline silicon layer according to the second embodiment, and unlike FIG. 4A, there are no buffer layers 20a and 20b. That is, the step of the process can be reduced by using the
도 4a 또는 4b의 TFT들은 제1 또는 제2 실시예에 따라 형성된 그레인 성장이 향상되고 형태가 균일한 다결정 반도체층을 반도체 활성층(30)으로 이용함으로써, 높은 채널 이동도 및 우수한 동작 특성을 가지고 대면적 동영상 구현을 위한 평판 표시장치 등에 유용하게 사용될 수 있다.The TFTs of Figs. 4A or 4B have a high channel mobility and excellent operating characteristics by using a polycrystalline semiconductor layer having improved grain growth and uniform shape as the semiconductor
지금까지 본 발명을 도면에 도시된 실시예를 참고로 설명하였으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.So far, the present invention has been described with reference to the embodiments shown in the drawings, which are merely exemplary and will be understood by those skilled in the art that various modifications and equivalent other embodiments are possible. . Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.
이상에서 상세히 설명한 바와 같이 본 발명은, 레이저 열처리 방법에 의해 비정질 실리콘을 다결정 실리콘으로 결정화 과정에서, 에너지 흡수층을 이용하여 실리콘층에 입사된 에너지를 흡수 및 차단하여 금속 기판으로부터의 에너지 난반사를 차단함으로써, 실리콘의 그레인 성장 및 형태의 균일성을 향상시킨 우수한 특성의 다결정 실리콘층의 제작을 가능하게 한다.As described in detail above, the present invention, in the process of crystallizing amorphous silicon into polycrystalline silicon by the laser heat treatment method, by absorbing and blocking the energy incident on the silicon layer using the energy absorbing layer to block the energy diffuse reflection from the metal substrate It is possible to fabricate a polycrystalline silicon layer having excellent characteristics with improved grain growth and morphology of silicon.
또한, 그러한 다결정 실리콘층을 TFT의 반도체 활성층으로 이용함으로써, 높은 채널 이동도 및 동작 특성을 가진 우수한 다결정 반도체 TFT를 제작할 수 있으며, 그러한 TFT를 이용하여 평판 표시장치의 대면적 동영상 구현을 가능하게 할 수 있다.In addition, by using such a polycrystalline silicon layer as a semiconductor active layer of a TFT, it is possible to fabricate an excellent polycrystalline semiconductor TFT having high channel mobility and operating characteristics, and enabling such a large-area moving image of a flat panel display device by using such TFT. Can be.
한편, 제2 실시예와 같이 에너지 흡수층을 바로 버퍼층으로 이용하는 경우, 별도의 버퍼층을 형성하는 공정 단계를 줄일 수 있어, 좀더 간편한 공정으로 다결 정 반도체 TFT를 제작할 수 있는 장점이 있다.On the other hand, when using the energy absorbing layer as a buffer layer as in the second embodiment, it is possible to reduce the process step of forming a separate buffer layer, there is an advantage that can be produced a polycrystalline semiconductor TFT in a simpler process.
Claims (13)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050089693A KR100659095B1 (en) | 2005-09-27 | 2005-09-27 | Method of crystallizing semiconductor and polycrystalline semiconductor tft |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050089693A KR100659095B1 (en) | 2005-09-27 | 2005-09-27 | Method of crystallizing semiconductor and polycrystalline semiconductor tft |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100659095B1 true KR100659095B1 (en) | 2006-12-19 |
Family
ID=37814775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050089693A KR100659095B1 (en) | 2005-09-27 | 2005-09-27 | Method of crystallizing semiconductor and polycrystalline semiconductor tft |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100659095B1 (en) |
-
2005
- 2005-09-27 KR KR1020050089693A patent/KR100659095B1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6455360B1 (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and a method for fabricating solar cells and active matrix liquid crystal devices | |
US7033434B2 (en) | Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same | |
US20070176180A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
JP2002184710A (en) | Method of doping semiconductor layer, method of manufacturing thin film semiconductor element, and thin film semiconductor element | |
US6458200B1 (en) | Method for fabricating thin-film transistor | |
KR100809858B1 (en) | Crystalliane semiconductor material manufacturing method and semiconductor device manufacturing method | |
JP4169073B2 (en) | Thin film semiconductor device and method for manufacturing thin film semiconductor device | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
KR100947180B1 (en) | Fabrication method for poly-silicon tft | |
JPH1041244A (en) | Laser treating apparatus and manufacturing method of semiconductor device | |
JP2009290168A (en) | Thin film transistor, thin film transistor array board, method of manufacturing the transistor and the board, and display device | |
KR100719555B1 (en) | TFT and OLED comprising the same TFT and method of crystallizing semiconductor applied to the same TFT | |
KR100659095B1 (en) | Method of crystallizing semiconductor and polycrystalline semiconductor tft | |
US7026201B2 (en) | Method for forming polycrystalline silicon thin film transistor | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
KR100188090B1 (en) | Fabrication method of thin film transistor panel for lcd | |
JP3845566B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
CN114927532B (en) | Array substrate, manufacturing method thereof and display panel | |
JP7438506B2 (en) | Manufacturing method of flexible display panel | |
JP3845569B2 (en) | Thin film semiconductor device, method for manufacturing the same, and electronic device including the device | |
JP2004087620A (en) | Semiconductor device and manufacturing method thereof | |
KR100496138B1 (en) | A method for crystallizing of an amorphous Si | |
JP2000150891A (en) | Manufacture of semiconductor device and liquid crystal display, and laser-annealing device | |
JPH11312809A (en) | Top gate type thin-film transistor and its manufacture | |
KR100397876B1 (en) | Thin film transistor and the method of fabricating the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121130 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20131129 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20141128 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |