KR100656658B1 - 데이터 송수신 장치 - Google Patents

데이터 송수신 장치 Download PDF

Info

Publication number
KR100656658B1
KR100656658B1 KR1020050081220A KR20050081220A KR100656658B1 KR 100656658 B1 KR100656658 B1 KR 100656658B1 KR 1020050081220 A KR1020050081220 A KR 1020050081220A KR 20050081220 A KR20050081220 A KR 20050081220A KR 100656658 B1 KR100656658 B1 KR 100656658B1
Authority
KR
South Korea
Prior art keywords
block
bus
master
serial data
interface
Prior art date
Application number
KR1020050081220A
Other languages
English (en)
Inventor
임용환
Original Assignee
주식회사 팬택앤큐리텔
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 팬택앤큐리텔 filed Critical 주식회사 팬택앤큐리텔
Priority to KR1020050081220A priority Critical patent/KR100656658B1/ko
Application granted granted Critical
Publication of KR100656658B1 publication Critical patent/KR100656658B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

본 발명은 데이터 송수신 장치에 관한 것으로서, 보다 상세하게는 마스터 블록과 슬레이브 블록간의 통신을 제어하는 연결제어부를 구비하여 마스터 블록과 슬레이브 블록간의 통신 오동작을 방지함으로써 데이터 전송 효율을 증대시키는 기술을 개시한다. 이를 위해, 본 발명은 직렬데이터버스 및 직렬클럭버스를 통해 데이터 및 클럭신호를 서로 송수신하는 마스터 블록 및 슬레이브 블록과, 마스터 블록으로부터 출력되는 인터페이스 인에이블신호에 따라 마스터 블록과 상기 슬레이브 블록간의 직렬데이터버스 및 상기 직렬클럭버스의 연결을 각각 제어하는 연결제어부를 포함하여 구성함을 특징으로 한다.

Description

데이터 송수신 장치{DEVICE FOR TRANSMITTING AND RECRIVING DATA}
도 1은 종래의 데이터 송수신 장치의 개략적인 구성도.
도 2는 본 발명의 실시예에 따른 데이터 송수신 장치의 개략적인 구성도.
*** 도면의 주요 부분에 대한 부호의 설명 ***
10, 100 : 마스터 블록 20, 200 : 슬레이브 블록
30, 300 : 풀업부 21, 210 : 카메라 모듈
22, 220 : 무선 모듈 23, 230 : 수신증폭부
400 : 연결제어부 410 : 직렬데이터버스 연결제어부
420 : 직렬클럭버스 연결제어부
본 발명은 데이터 송수신 장치에 관한 것으로서, 보다 상세하게는 마스터 블록과 슬레이브 블록간의 통신을 제어하는 연결제어부를 구비하여 마스터 블록과 슬레이브 블록간의 통신 오동작을 방지함으로써 데이터 전송 효율을 증대시키는 기술이다.
일반적으로, 데이터 송수신 장치는 마스터 블록(예를 들어, 컴퓨터의 중앙처 리장치(CPU))과 슬레이브 블록(예를 들어, 멀티미디어 등의 주변장치)을 구비하여, 마스터 블록과 슬레이브 블록간에 I2C 프로토콜 방식으로 데이터를 송수신한다.
I2C 프로토콜은 네덜란드 필립스사에서 제안한 통신방식으로서, 디바이스간의 통신을 손쉽게 구현할 수 있도록 한 프로토콜을 말하며, 데이터가 전달되는 직렬 데이터(Serial Data:이하 SDA라 칭한다) 버스와, 동기 클럭 신호가 전달되는 직렬 클럭(Serial Clock:이하 SCL라 칭한다) 버스 각각을 통해 디바이스간의 양방향 통신이 가능하도록 하는 것이다.
도 1은 종래의 데이터 송수신 장치의 개략적인 구성도이다.
종래의 데이터 송수신 장치는 마스터 블록(10), 슬레이브 블록(20), 및 풀업부(30)를 구비한다.
마스터 블록(10)과 슬레이브 블록(20)은 데이터 전송을 위한 SDA핀과 동기 클럭 신호 전송을 위한 SCL핀을 구비하여, I2C 프로토콜 방식에 따라 데이터를 송수신한다.
풀업부(30)는 풀업저항 R1, R2를 각각 구비하여 전원전압 VDD을 SDA 버스와 SCL 버스에 각각 인가한다.
슬레이브 블록(20)은 카메라 모듈(21), 무선모듈(22), 및 증폭부(23)를 구비하고, SDA 버스 및 SCL 버스를 통해 마스터 블록(10)과 각각 연결된다.
상기와 같은 구성을 갖는 종래의 데이터 송수신 장치는 슬레이브 블록(20)내의 복수개의 인터페이스부(21~23)가 고유의 주소를 갖도록 하고, 마스터 블록(10)이 주소를 지정하여 원하는 인터페이스부와 데이터 및 클럭신호를 송수신하는 방식 을 갖는다.
예를들어, 종래의 데이터 송수신 장치는 카메라 모듈(21)을 사용 시 SCL 버스 및 SDA 버스를 이용하여 마스터 블록(10)과 클럭신호 및 데이터를 송수신하고, 카메라 모듈(21)을 사용하지 않을 경우 파워다운 모드로 진입시켜 SCL 버스 및 SDA 버스가 하이 임피던스(high impedance) 상태가 되도록 하여 연결이 해제되도록 한다.
그러나, 종래의 데이터 송수신 장치는 SCL 버스와 SDA버스에 풀업부(300)에 의해 전원전압레벨이 계속 공급되어 카메라 모듈(21)이 완전히 파워다운 모드로 진입하지 못하는 경우가 발생하기 쉽다.
그에 따라, 카메라모듈(21)의 사용을 중지하고 슬레이브 블록(20) 중 다른 무선모듈(22)을 사용하고자 하는 경우, 마스터 블록(10)과 카메라모듈(21)의 연결이 완전히 해제되지 않은 상태로 무선모듈(22)을 사용하게 되어, 무선모듈(22)의 주파수 설정 등에 악영향을 미쳐 잡음이 생기는 등의 문제로 마스터 블록(10)과 무선모듈(22)간에 통신이 제대로 수행되지 못하여 오동작하는 문제점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 마스터 블록과 슬레이브 블록간의 접속을 제어하는 연결제어부를 구비하여, 사용하고 있던 슬레이브 블록을 파워다운 모드로 진입시키는 경우 마스터 블록과 슬레이브 블록간의 접속을 정확히 해제시킴으로써 오동작을 방지하는데 있다.
상기 과제를 달성하기 위한 본 발명은 직렬데이터버스 및 직렬클럭버스를 통해 데이터 및 클럭신호를 서로 송수신하는 마스터 블록 및 슬레이브 블록과, 상기 마스터 블록으로부터 출력되는 인터페이스 인에이블신호에 따라 상기 마스터 블록과 상기 슬레이브 블록간의 상기 직렬데이터버스 및 상기 직렬클럭버스의 연결을 각각 제어하는 연결제어부를 포함하여 구성함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2는 본 발명의 실시예에 따른 데이터 송수신 장치의 개략적인 구성도이다.
본 발명의 데이터 송수신 장치는 마스터 블록(100), 슬레이브 블록(200), 풀업부(300), 및 연결제어부(400)를 구비한다.
마스터 블록(100)은 중앙처리장치(CPU) 등을 구비하고 직렬 데이터(Serial Data:이하 SDA이라 칭한다)핀, 동기 클럭 신호가 전달되는 직렬 클럭(Serial Clock:이하 SCL이라 칭한다)핀, 및 카메라 인에이블핀(camera enable; 이하 CEN이라 칭한다)을 구비한다. 여기서, CEN핀은 기존의 범용핀을 이용하는 것이 바람직하다.
또한, 마스터 블록(100)은 데이터가 전달되는 SDA 버스와 SCL 버스를 통해 슬레이브 블록(200)에 연결되어 클럭신호 및 데이터를 송수신하고, CEN 버스를 통해 연결제어부(400)와 접속된다.
슬레이브 블록(200)은 카메라모듈(210), 무선모듈(220), 및 수신증폭부(230) 를 구비한다. 카메라모듈(210)은 사진 촬영을 위한 모듈이고, 무선모듈(220)은 무선신호를 수신하여 변복조하고 라디오 등을 수신하기 위한 모듈이고, 수신증폭부(230)는 데이터 송수신 장치에 수신되는 수신음을 증폭하여 사용자가 청취할 수 있도록 한다. 여기서, 데이터 송수신 장치의 슬레이브 블록(200)은 카메라모듈(210), 무선모듈(220), 및 수신증폭부(230)만 도시하고 있으나, 키보드 등 다양한 인터페이스를 이용하여 구현될 수 있다.
풀업부(300)는 전원전압단과 SCL 버스 및 SDA 버스 사이에 각각 풀업저항 R3, R4을 구비하여, 전원전압레벨을 SCL 버스 및 SDA 버스에 각각 인가한다.
연결제어부(400)는 직렬데이터버스 연결제어부(410) 및 직렬클럭버스 연결제어부(420)를 구비한다.
직렬데이터버스 연결제어부(410)는 버퍼 BUF1, 인버터 IV1, 및 전송게이트 T1를 구비한다. 버퍼 BUF1는 CEN버스로부터 입력되는 신호를 버퍼링하고, 인버터 IV1는 버퍼 BUF1의 출력신호를 반전하고, 전송게이트 T1는 버퍼 BUF1와 인버터 IV1의 출력신호에 의해 제어되어 SCL 버스의 클럭신호를 마스터 블록(100)과 카메라 모듈(210)간에 송수신한다.
직렬클럭버스 연결제어부(420)는 버퍼 BUF2, 인버터 IV2, 및 전송게이트 T2를 구비한다. 버퍼 BUF2는 CEN버스로부터 입력되는 신호를 버퍼링하고, 인버터 IV2는 버퍼 BUF2의 출력신호를 반전하고, 전송게이트 T2는 버퍼 BUF2와 인버터 IV2의 출력신호에 의해 제어되어 SDA 버스의 데이터를 마스터 블록(100)과 카메라 모듈(210)간에 송수신한다. 여기서, 전송게이 T1, T2는 고속동작이 가능한 FET(Field- Effect Transistor)를 사용하는 것이 바람직하다.
이하, 본 발명의 데이터 송수신 장치의 동작을 설명하기로 한다.
먼저, 사용자가 카메라 모듈(210)을 사용하는 경우, 풀업부(300)를 통해 전원전압레벨이 SCL버스 및 SDA 버스에 인가되고, CEN핀을 통해 하이레벨의 카메라 인에이블신호가 버퍼 BUF1, BUF2에 각각 송신된다. 그에 따라, 전송게이트 T1, T2는 턴온되어 SCL 버스 및 SDA 버스의 클럭신호 및 데이터신호를 마스터 블록(100)과 카메라모듈(210)간에 송수신한다.
그 후, 사용자가 카메라 모듈(210)의 사용을 중지하는 경우 파워다운 모드로 진입하기 위해 CEN핀으로부터 출력되는 카메라 인에이블신호는 로우레벨이 되어 전송게이트 T1, T2는 턴오프된다. 그에 따라, 마스터 블록(100)과 카메라 모듈(210)의 통신이 완전히 끊기게 된다.
따라서, 사용중이던 슬레이브 블록(200) 내의 인터페이스를 완전히 파워다운모드로 완전히 진입시킨 후, 슬레이브 블록(200) 내의 다른 인터페이스부(220, 230)를 사용하게 함으로써 오동작을 방지할 수 있다.
상기와 같은 본 발명의 데이터 송수신 장치는 카메라 모듈 등의 주변장치를 갖는 데이터 송수신 장치에 응용하는 것이 바람직하다.
이상에서 살펴본 바와 같이, 본 발명은 사용중이던 슬레이브 블록을 파워다운 모드로 진입시키는 경우 마스터 블록과 슬레이브 블록간의 접속을 정확히 해제시킴으로써 오동작을 방지하고 원활한 I2C 통신이 가능하도록 하여 통신효율을 증 대시키는 효과가 있다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허 청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허 청구범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 직렬데이터버스 및 직렬클럭버스를 통해 데이터 및 클럭신호를 서로 송수신하는 마스터 블록과 슬레이브 블록; 및
    상기 마스터 블록으로부터 출력되는 인터페이스 인에이블신호에 따라 상기 마스터 블록과 상기 슬레이브 블록간의 상기 직렬데이터버스 및 상기 직렬클럭버스의 연결을 각각 제어하는 연결제어부를 포함하여 구성함을 특징으로 하는 데이터 송수신 장치.
  2. 제 1항에 있어서,
    상기 직렬데이터버스 및 상기 직렬클럭버스에 전원전압레벨을 인가하는 풀업부를 더 구비함을 특징으로 하는 데이터 송수신 장치.
  3. 제 1항에 있어서, 상기 연결제어부는,
    상기 슬레이브 블록 내의 복수개의 인터페이스부 중 하나의 사용여부를 나타내는 상기 인터페이스 인에이블신호가 하이레벨이면 상기 마스터 블록과 사용중인 인터페이스부간의 직렬데이터버스 및 직렬클럭버스를 연결하고, 상기 인터페이스 인에이블신호가 로우레벨이면 상기 마스터 블록과 상기 사용중인 인터페이스부간의 직렬데이터버스 및 직렬클럭버스의 연결을 해제하는 것을 특징으로 하는 데이터 송수신 장치.
  4. 제 3항에 있어서, 상기 연결제어부는,
    상기 마스터 블록과 상기 슬레이브 블록간의 직렬데이터버스의 연결을 제어하는 직렬데이터버스 연결제어부; 및
    상기 마스터 블록과 상기 슬레이브 블록간의 직렬클럭버스의 연결을 제어하는 직렬클럭버스 연결제어부를 구비함을 특징으로 하는 데이터 송수신 장치.
  5. 제 4항에 있어서, 상기 직렬데이터버스 연결제어부는,
    상기 인터페이스 인에이블신호를 버퍼링하는 버퍼;
    상기 버퍼의 출력신호를 반전하는 반전수단; 및
    상기 버퍼 및 상기 반전수단의 출력신호에 의해 제어되어 상기 직렬데이터버스의 데이터를 상기 사용중인 인터페이스부에 전송하는 전송게이트를 구비함을 특징으로 하는 데이터 송수신 장치.
  6. 제 4항에 있어서, 상기 직렬클럭버스 연결제어부는,
    상기 인터페이스 인에이블신호를 버퍼링하는 버퍼;
    상기 버퍼의 출력신호를 반전하는 반전수단; 및
    상기 버퍼 및 상기 반전수단의 출력신호에 의해 제어되어 상기 직렬클럭버스의 클럭신호를 상기 사용중인 인터페이스부에 전송하는 전송게이트를 구비함을 특징으로 하는 데이터 송수신 장치.
KR1020050081220A 2005-09-01 2005-09-01 데이터 송수신 장치 KR100656658B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050081220A KR100656658B1 (ko) 2005-09-01 2005-09-01 데이터 송수신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050081220A KR100656658B1 (ko) 2005-09-01 2005-09-01 데이터 송수신 장치

Publications (1)

Publication Number Publication Date
KR100656658B1 true KR100656658B1 (ko) 2006-12-11

Family

ID=37733043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050081220A KR100656658B1 (ko) 2005-09-01 2005-09-01 데이터 송수신 장치

Country Status (1)

Country Link
KR (1) KR100656658B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855968B1 (ko) 2007-01-05 2008-09-02 삼성전자주식회사 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040069512A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 전원제어 기능을 갖는 모바일 디바이스 및 모바일디바이스의 전원제어방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040069512A (ko) * 2003-01-29 2004-08-06 삼성전자주식회사 전원제어 기능을 갖는 모바일 디바이스 및 모바일디바이스의 전원제어방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855968B1 (ko) 2007-01-05 2008-09-02 삼성전자주식회사 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치

Similar Documents

Publication Publication Date Title
US9009379B1 (en) Communicating with MIPI-compliant devices using non-MIPI interfaces
US20080117994A1 (en) Use of differential pair as single-ended data paths to transport low speed data
US20020108011A1 (en) Dual interface serial bus
EP1662658B1 (en) Data transfer control apparatus and electronic device
US7218136B2 (en) Transmission circuit, data transfer control device and electronic equipment
US10133692B2 (en) Device including a single wire interface and a data processing system having the same
TWI628545B (zh) 計算裝置、通用序列匯流排埠以及操作通用序列匯流排的方法
US20060212624A1 (en) Data transceiver using LVDS and a portable terminal employing the same and method therefor
JP2009111794A (ja) シングルエンド伝送及び差動伝送の切替えが可能なインタフェース回路
KR20190084755A (ko) 모바일 장치 및 그것의 인터페이싱 방법
US8443125B2 (en) Single pin read-write method and interface
TWI514675B (zh) 天線裝置和天線切換電路
US10635619B2 (en) Encoding for multi-device synchronization of devices
US10095644B2 (en) Data transfer device and wireless communication circuit
WO2020168031A1 (en) Power consumption reduction in usb 2.0 redriver and in eusb2 repeater
WO2022204990A1 (zh) 控制芯片的方法和集成电路系统
KR100656658B1 (ko) 데이터 송수신 장치
TWI806629B (zh) 連接介面轉換晶片、連接介面轉換裝置與操作方法
US8755448B2 (en) Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
CN211826943U (zh) 一种通讯控制电路及装置
KR20080020909A (ko) 전자장치 및 ｉ2ｃ 통신방법
US20050102541A1 (en) System controller for controlling an output state
CN210274029U (zh) 电平信号切换电路
KR0143684B1 (ko) I2c 프로토콜 지원용 인터페이스
CN116541331A (zh) 接口装置及数据传输系统

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151201

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee