KR20080020909A - 전자장치 및 ｉ2ｃ 통신방법 - Google Patents

전자장치 및 ｉ2ｃ 통신방법 Download PDF

Info

Publication number
KR20080020909A
KR20080020909A KR1020060084421A KR20060084421A KR20080020909A KR 20080020909 A KR20080020909 A KR 20080020909A KR 1020060084421 A KR1020060084421 A KR 1020060084421A KR 20060084421 A KR20060084421 A KR 20060084421A KR 20080020909 A KR20080020909 A KR 20080020909A
Authority
KR
South Korea
Prior art keywords
data
data processing
clock level
determined
cpu
Prior art date
Application number
KR1020060084421A
Other languages
English (en)
Inventor
안병조
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060084421A priority Critical patent/KR20080020909A/ko
Publication of KR20080020909A publication Critical patent/KR20080020909A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Telephone Function (AREA)

Abstract

전자장치 및 I2C 통신방법이 개시된다. 본 집적회로는 데이터 처리불가상태인지 여부를 판단하는 판단부, 및 판단부의 판단결과를 기초로 수신되는 클럭 레벨을 변경하는 동작제어부를 구비한다. 이에 의해, IC에서 데이터 처리불가상태이면, 수신되는 클럭 레벨을 로우(Low)로 변경함으로써 인터럽트 발생을 방지하고, CPU는 다른 IC에 대한 데이터 처리를 진행할 수 있다.
I2C 통신, IC제어, IC간 통신

Description

전자장치 및 Ｉ2Ｃ 통신방법{ELECTRONIC DEVICE AND I2C COMMUNICATION METHOD THEREOF}
도 1은 본 발명의 일 실시예에 따른 전자장치에 대한 블럭도,
도 2는 본 발명의 일 실시예에 따른 CPU의 세부 블럭도,
도 3은 본 발명의 일 실시예에 따른 IC의 세부 블럭도, 그리고
도 4는 본 발명의 일 실시예에 따른 전자장치에 대한 동작방법을 설명하기 위해 제공되는 흐름도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : CPU 111 : CPU IO
113 : CPU 코어 120 : IC(Integrated Circuit)
121 : 송수신부 123 : 판단부
125 : 동작 제어부
본 발명은 전자장치 및 그 제어방법에 관한 것으로, 더욱 상세하게는 IC에서 데이터 치리 불가상태이면 수신되는 클럭 레벨을 로우(Low)로 변경하여 데이터 대 기상태를 유지하는 전자장치 및 그 제어방법에 관한 것이다.
최근에 생산되는 전자장치들은 IC(Integrated Circuit)를 포함한 복잡한 전자소자들로 구성되어 있으며, 이러한 전자소자들은 I2C 프로토콜을 기반으로 동작한다.
여기서, I2C(Inter-IC)란 직렬클럭(Serial CLock : SCL)과 직렬데이터(Serial DAta : SDA) 2개의 신호선을 통해 디바이스(device)간의 정보전달을 실시하는 인터페이스이고, 버스의 형태로 구현된다.
일반적으로, CPU는 I2C 프로토콜을 기반으로 IC에 할당된 고유의 주소를 이용하여 IC를 호출하고, IC는 호출에 대한 응답인 ACK신호를 전송한다.
구체적으로, IC는 CPU로부터 IC 호출신호가 수신되면, IC 호출신호에 포함된 데이터값을 변경하여 전송함으로써 IC는 CPU로 ACK신호를 전송하게 된다. 즉, IC 호출신호에 포함된 데이터값이 1인 경우, IC는 데이터값을 0으로 변경하여 CPU로 전송하여 IC 호출신호를 수신했음을 CPU에 알린다.
그런데, 종래의 전자장치에서는 IC가 현재 처리해야할 데이터가 많아 더 이상 데이터를 받을 수 없는 상태이면, IC는 CPU로 ACK신호를 전송하지 않는다. 이에 따라, CPU는 호출하고자 하는 IC로부터 응답이 없으므로 계속해서 IC 호출신호를 호출하고자하는 IC로 전송함에 따라 인터럽트가 발생하게 된다. 이때, CPU는 계속해서 IC 호출신호를 전송함에 따라 데이터를 처리하는 걸리는 시간이 증가하게 된다.
따라서, 본 발명의 목적은, IC에서 데이터를 처리할 수 없는 데이터 처리불가상태이면, 수신되는 클럭 레벨을 로우(Low)로 변경함으로써 인터럽트 발생을 방지하고, 다른 IC에 대한 데이터 처리를 수행할 수 있도록 데이터 대기상태를 제공하는 전자장치 및 I2C 통신방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 집적회로는, 데이터 처리불가상태인지 여부를 판단하는 판단부; 및 상기 판단부의 판단결과를 기초로 수신되는 클럭 레벨을 변경하는 동작제어부;를 포함한다.
바람직하게는, 판단부는, 처리중인 데이터의 양이 기설정된 데이터의 양을 초과하면 데이터 처리불가상태로 판단할 수 있고, 처리중인 데이터의 양이 기설정된 데이터의 양 이하이면 데이터 처리가능상태로 판단할 수 있다. 이때, 동작 제어부는, 판단부에서 데이터 처리불가상태로 판단되면, 클럭 레벨을 로우(Low)로 변경할 수 있고, 데이터 처리가능상태로 판단되면, 클럭 레벨을 하이(high)로 유지할 수 있다.
또한, 바람직하게는, 동작 제어부는, I2C 통신 프로토콜을 기초로 수신되는 클럭 레벨을 변경할 수 있다.
한편, 본 발명의 I2C 통신방법은, 처리중인 데이터의 양이 기설정된 데이터의 양을 초과하는 데이터 처리불가상태인지 여부를 판단하는 단계; 및 상기 판단단계에서 상기 데이터 처리불가상태로 판단되면, 상기 클럭 레벨을 로우(Low)로 변경하고, 상기 데이터 처리가능상태로 판단되면, 상기 클럭 레벨을 하이(high)로 유지 하도록 제어하는 단계;를 포함한다.
다른 한편, 본 발명의 중앙처리장치는, 데이터를 전송하고자 하는 외부 디바이스로 제1호출신호, 제2호출신호, 및 데이터를 전송하고, 상기 제1 및 제2 호출신호에 대한 응답(ACK)신호를 수신하는 입출력부; 및 상기 제1 및 제2 호출신호 각각에 대한 응답신호가 기설정된 소정시간 이내에 수신되지 않으면, 상기 외부 디바이스의 클럭 레벨을 판단하고, 상기 클럭 레벨이 로우(Low)이면, 상기 외부 디바이스로의 상기 제1호출신호, 제2호출신호, 및 데이터 전송을 대기하도록 상기 입출력부를 제어하는 제어부;를 포함한다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 전자장치에 대한 블럭도이다. 도 1을 참조하면, 본 전자장치는, CPU(110) 및 IC(120-1 ~ 120-n)를 포함한다.
CPU(110)는 데이터를 전송하고자 하는 IC(120)로 제1호출신호 및 제2호출신호를 전송하고, 전송한 제1 및 제2 호출신호에 대한 응답(ACK)신호의 수신 여부를 판단하여 데이터를 전송한다. 여기서, 제1호출신호는 IC(120)에 할당된 고유의 주소인 슬레이브 어드레스(Slave Address)를 포함하고, 제2호출신호는 IC(120)에서 수행하는 동작들 각각에 대한 서브 어드레스(Sub Address)를 포함한다. 즉, 오디오 IC를 예를 들면, 슬레이브 어드레스는 오디오 IC의 고유 주소이고, 서브 어드레스란 볼륨 조절 및 채널변경 등을 제어하기 위한 주소이다.
구체적으로, CPU(110)는 데이터를 전송하고자 하는 IC(120)로 제1호출신호를 전송하고, 제1호출신호에 대한 응답(ACK)신호가 수신되면, 제1호출신호를 전송한 IC(120)로 제2호출신호를 전송한다. 이때, 제2호출신호에 대한 응답신호가 수신되면 CPU(110)는 데이터를 IC(120)로 전송한다.
이때, 제1 및 제2 호출신호에 대한 응답신호가 기설정된 소정시간 이내에 수신되지 않으면, CPU(110)는 제1 및 제2 호출신호를 전송한 IC(120)의 클럭레벨을 판단하고, 판단결과를 기초로 IC에 데이터를 전송하거나, 혹은 데이터 전송을 대기한다. 즉, 제1 및 제2 호출신호를 전송한 IC(120)의 클럭레벨이 하이(High)이면, CPU(110)는 IC(120)로 데이터를 전송하고, IC(120)의 클럭레벨이 로우(Low)이면, CPU(110)는 IC(120)로의 데이터 전송을 대기한다. CPU(110)는 IC(120)의 클럭레벨이 다시 하이(High)가 되면, IC(120)로 데이터를 전송한다.
IC(120)는 CPU(110)로부터 제1 및 제2 호출신호를 수신하면, IC(120)가 처리하고 있는 데이터의 양이 많아 더 이상 데이터를 처리하기 어려운 데이터 처리불가상태인지 여부를 판단하고, 판단결과를 기초로 IC(120)로 수신되는 클럭 레벨을 변경한다.
구체적으로, IC(120)는 제1호출신호 수신 시, IC(120)가 데이터 처리불가상태이면, IC(120)로 수신되는 클럭 레벨을 로우(Low)로 변경하고, 데이터 처리가능상태이면, CPU(110)로 제1호출신호에 대한 응답신호를 전송한다. IC(120)는 제2호출신호 수신 시, IC(120)가 데이터 처리불가상태이면, IC(120)로 수신되는 클럭 레벨을 로우(Low)로 변경하고, 데이터 처리가능상태이면, CPU(110)로 제1호출신호에 대한 응답신호를 전송한다. 이때, 클럭 레벨을 로우(Low)로 변경한 이후에, IC(120)가 데이터 처리가능상태가되면, IC(120)는 수신되는 클럭 레벨을 하이(High)로 유지한다.
또한, IC(120)는 CPU로부터 데이터를 수신하면, 수신된 데이터를 처리한다. 즉, IC(120)가 오디오 IC인 경우를 예로 들면, IC(120)는 IC(120) 내에 구비된 레지스터(미도시)에 기록된 볼륨 레벨을 CPU(10)로부터 수신된 데이터에 포함된 볼륨 레벨로 변경한다.
도 2는 본 발명의 일 실시예에 따른 CPU의 세부 블럭도이다. 도 1 및 도 2를 참조하면, 본 CPU(110)는 CPU IO(111) 및 CPU 코어(113)를 포함한다.
CPU IO(111)는 데이터를 전송하고자 하는 IC(120)로 제1호출신호 및 제2호출신호를 전송하고, 전송한 제1 및 제2 호출신호에 대한 응답(ACK)신호를 수신한다. CPU IO(111)는 제2 호출신호에 대한 응답신호를 수신하면, IC(120)로 데이터를 전송한다.
CPU 코어(113)는 CPU IO(111)에서 전송한 제1 및 제2 호출신호 각각에 대한 응답신호가 기설정된 소정시간 이내에 수신되지 않으면, 제1 및 제2 호출신호를 전송한 IC(120)의 클럭레벨을 판단한다. IC(120)의 클럭레벨이 하이(High)이면, CPU 코어(113)는 IC(120)로 데이터를 전송하도록 CPU IO(111)를 제어하고, IC(120)의 클럭레벨이 로우(Low)이면, CPU 코어(113)는 IC(120)로의 데이터 전송을 대기한다.
이때, CPU 코어(113)는 IC(120)의 클럭 레벨이 다시 하이(High)가 되면, IC(120)로 데이터를 전송하도록 CPU IO(111)를 제어하고, IC(120)로의 데이터 전송이 대기상태이면, CPU 코어(113)는 데이터 전송이 대기된 IC(120)와 독립적으로 동 작하는 다른 IC(120)로 데이터 전송을 위한 처리를 한다. 즉, IC(120)로의 데이터 전송이 대기상태이면, CPU 코어(113)는 다른 IC(120)를 제어하여 또 다른 데이터 처리를 위해, 다른 IC(120)로 제1 및 제2 호출신호를 전송하고, 데이터를 전송하는 일련의 처리를 수행한다.
도 3은 본 발명의 일 실시예에 따른 IC의 세부 블럭도이다. 도 1 및 도 3을를 참조하면, 본 IC(120)는 송수신부(121), 판단부(123), 및 동작 제어부(125)를 포함한다.
송수신부(121)는 CPU IO(111)로부터 제1 및 제2호출신호를 수신하고, 각각에 대한 응답신호를 CPU IO(111)로 전송한다. 송수신부(121)는 CPU IO(111)로부터 데이터를 수신하여 후술될 동작 제어부(125)로 출력한다.
판단부(123)는 제1 및 제2 호출신호가 수신되면, 각각의 호출신호 수신 시IC(120)가 데이터 처리불가상태인지 여부를 판단한다. 즉, 판단부(123)는 제1호출신호 또는 제2 호출신호가 수신된 때에 IC(120)가 처리하고 있는 데이터의 양이 기설정된 데이터의 양을 초과하면 데이터 처리불가상태로 판단하고, IC(120)가 처리하고 있는 데이터의 양이 기설정된 데이터의 양 이하이면 데이터 처리가능상태로 판단한다.
동작 제어부(125)는 판단부(123)의 판단결과를 기초로 IC(120)로 수신되는 클럭 레벨을 하이(high)로 유지하거나, 로우(Low)로 변경한다.
구체적으로, 판단부(123)에서 IC(120)가 데이터 처리불가상태로 판단되면, 동작 제어부(125)는 IC(120)로 수신되는 클럭 레벨을 로우(Low)로 변경하고, 판단 부(123)에서 IC(120)가 데이터 처리가능상태로 판단되면, CPU IO(111)로 수신된 호출신호에 대한 응답신호를 전송하도록 송수신부(121)를 제어한다. 즉, 제1호출신호 수신시 IC(120)가 데이터 처리가능상태로 판단되면, 동작 제어부(125)는 제1호출신호에 대한 응답신호를 CPU IO(111)로 전송하도록 송수신부(121)를 제어하고, 제2호출신호 수신시 IC(120)가 데이터 처리가능상태로 판단되면, 동작 제어부(125)는 제2호출신호에 대한 응답신호를 CPU IO(111)로 전송하도록 송수신부(121)를 제어한다.
이때, 클럭 레벨을 로우(Low)로 변경한 이후에, IC(120)가 데이터 처리가능상태가되면, 동작 제어부(125)는 수신되는 클럭 레벨을 로우(Low)로 변경하지 않고 클럭 레벨을 하이(High)로 유지한다.
또한, 동작 제어부(125)는 송수신부(121)를 통해 CPU IO(111)로부터 수신된 데이터를 처리한다. 즉, 동작 제어부(125)는 IC(120) 내에 구비된 레지스터(미도시)에 기록된 동작 값을 수신된 데이터에 포함된 동작 값으로 변경함으로써 수신된 데이터에 포함된 동작 값에 대응되는 동작을 수행한다.
도 4는 본 발명의 일 실시예에 따른 전자장치에 대한 동작방법을 설명하기 위해 제공되는 흐름도이다. 도 4를 참조하면, 먼저, IC(120)의 송수신부(121)에서 CPU(110)로부터 전송된 제1호출신호를 수신하면(S410), IC(120)의 판단부(123)는 IC(120)가 데이터 처리불가상태인지 여부를 판단한다(S420). 여기서, 제1호출신호는 IC(120)에 할당된 고유의 주소인 슬레이브 어드레스(Slave Address)를 포함한다.
구체적으로, 판단부(123)는 제1호출신호가 수신된 때에 IC(120)가 처리하고 있는 데이터의 양이 기설정된 데이터의 양을 초과하면 데이터 처리불가상태로 판단하고, IC(120)가 처리하고 있는 데이터의 양이 기설정된 데이터의 양 이하이면 데이터 처리가능상태로 판단한다.
이어, 데이터 처리불가상태로 판단되면(S420:Y), IC(120)의 동작 제어부(125)는 수신되는 클럭 레벨을 로우(Low)로 변경한다(S430). 이때, IC(120)가 수신되는 클럭 레벨의 로우(Low)를 기준으로 동작하면, S420단계에서 IC(120)가 데이터 처리불가상태로 판단되면, 동작 제어부(125)는 수신되는 클럭 레벨을 하이(High)로 변경할 수 있다.
그리고, 데이터 처리불가상태가 아닌 것으로 판단되면(S420:N), IC(120)의 송수신부(121)는 수신된 제1호출신호에 대한 응답(ACK)신호를 CPU(110)로 전송한다(S440).
즉, S420단계에서 IC(120)가 처리하고 있는 데이터의 양이 기설정된 데이터의 양 이하로, 데이터 처리가능상태로 판단되면, 송수신부(121)는 제1호출신호에 대한 응답(ACK)신호를 CPU(110)로 전송하고, CPU(110)로부터 제2호출신호를 수신한다. 여기서, 제2호출신호는 IC(120)에서 수행하는 동작들 각각에 대한 서브 어드레스(Sub Address)를 포함한다.
이어, 판단부(123)는 제2호출신호가 수신된 때에 IC(120)가 데이터 처리불가상태인지 여부를 판단한다(S450). 즉, 판단부(123)는 S430단계에서 설명한 방법과 동일한 방법으로 제2호출신호가 수신된 때에 IC(120)가 데이터 처리불가상태인지, 데이터 처리가능상태인지 여부를 판단하므로 자세한 설명은 생략하도록 한다.
여기서, 데이터 처리불가상태로 판단되면(S450:Y), S430단계에서 설명한 것과 동일한 방법으로 IC(120)의 동작 제어부(125)는 수신되는 클럭 레벨을 로우(Low)로 변경하고, 데이터 처리가능상태로 판단되면(S450:N), IC(120)의 송수신부(121)는 제2호출신호에 대한 응답(ACK)신호를 CPU(110)로 전송하고, IC(120)의 동작 제어부(125)는 수신된 데이터를 처리한다(S495). 동작 제어부(125)에서 데이터 처리에 대한 설명은 후술될 S480단계에서 자세히 하도록 한다.
이때, S430단계에서 CPU(110)는 전송한 제1호출신호 및 제2호출신호 각각에 대한 응답신호가 기설정된 소정시간 이내에 IC(120)로부터 수신되지 않으면, IC(120)의 클럭 레벨을 확인하고, IC(120)의 클럭 레벨이 로우(Low)이면 제1, 제2호출신호 및 데이터를 IC(120)에 전송하지 않고 대기한다. IC(120)의 클럭 레벨이 하이(high)이면, CPU(110)는 IC(120)로부터 응답신호를 수신하지 못한 제1 또는 제2 호출신호 중 어느 하나의 호출신호를 IC(120)로 재전송한다.
그리고, 클럭 레벨을 로우(Low)로 변경한 이후에, 판단부(123)에서 IC(120)가 데이터 처리가능상태인 것으로 판단되면(S460:Y), 동작 제어부(125)는 수신되는 클럭 레벨을 하이(high)로 유지한다(S470). 즉, 동작 제어부(125)는 수신되는 클럭레벨의 하이(high) 신호를 로우(Low)로 변경하지 않고, 그대로 하이(high)로 유지시킨다. 이때, 클럭 레벨을 로우(Low)로 변경한 이후에, 판단부(123)에서 IC(120)가 데이터 처리가능상태가 아닌 것으로 판단되면(S460:N), 동작 제어부(125)는 수신되는 클럭 레벨을 로우(Low)로 변경한다(S490).
이어, 동작 제어부(125)는 CPU(110)로부터 수신되는 데이터를 처리한다(S480). 즉, 동작 제어부(125)는 IC(120) 내에 구비된 레지스터(미도시)에 기록된 동작 값을 수신된 데이터에 포함된 동작 값으로 변경함으로써 수신된 데이터에 포함된 동작 값에 대응되는 동작을 수행한다.
한편, S470단계에서, CPU(110)는 IC(120)의 클럭 레벨이 로우(Low)에서 하이(high)로 변경됨을 탐지하면, CPU(110)는 전송하고자한 호출신호 또는 데이터를 IC(120)로 전송한다. 즉, CPU(110)는 제1호출신호를 전송한 이후에 IC(120)의 클럭 레벨이 로우(Low)에서 하이(high)로 변경됨을 탐지하면, IC(120)로 제2호출신호를 전송하고, 제2호출신호를 전송한 이후에 클럭 레벨이 로우(Low)에서 하이(high)로 변경됨을 탐지하면, IC(120)로 데이터를 전송한다.
다른 한편, 본 발명에 따른 전자장치 및 그 I2C 통신방법에 있어서, IC는 제1 및 제2 호출신호를 수신하는 경우에 IC가 데이터 처리불가상태인지 여부를 판단하여 클럭 레벨을 하이/로우로 조정하는 것에 대해서 설명하였지만, 이에 한정되는 것이 아니라 IC는 제1 및 제2 호출신호의 수신 여부와 관계없이 IC가 데이터 처리불가상태이면 클럭 레벨을 로우(Low)로 조정하고, IC가 데이터 처리가능상태이면 클럭 레벨을 하이(High)로 유지할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, IC에서 데이터 처리불가상태이면, 수신되는 클럭 레벨을 로우(Low)로 변경함으로써 인터럽트 발생을 방지하고, CPU는 다른 IC에 대한 데이터 처리를 진행할 수 있다.
또한, 이상에서는 본 발명의 바람직한 실시예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안될 것이다.

Claims (5)

  1. 데이터 처리불가상태인지 여부를 판단하는 판단부; 및
    상기 판단부의 판단결과를 기초로 수신되는 클럭 레벨을 변경하는 동작제어부;를 포함하는 것을 특징으로 하는 집적회로.
  2. 제1항에 있어서,
    상기 판단부는,
    처리중인 데이터의 양이 기설정된 데이터의 양을 초과하면 상기 데이터 처리불가상태로 판단하고, 상기 처리중인 데이터의 양이 상기 기설정된 데이터의 양 이하이면 데이터 처리가능상태로 판단하고,
    상기 동작 제어부는,
    상기 판단부에서 상기 데이터 처리불가상태로 판단되면, 상기 클럭 레벨을 로우(Low)로 변경하고, 상기 데이터 처리가능상태로 판단되면, 상기 클럭 레벨을 하이(high)로 유지하는 것을 특징으로 하는 집적회로.
  3. 제1항에 있어서,
    상기 동작 제어부는,
    I2C 통신 프로토콜을 기초로 수신되는 상기 클럭 레벨을 변경하는 것을 특징으로 하는 집적회로.
  4. 처리중인 데이터의 양이 기설정된 데이터의 양을 초과하는 데이터 처리불가상태인지 여부를 판단하는 단계; 및
    상기 판단단계에서 상기 데이터 처리불가상태로 판단되면, 상기 클럭 레벨을 로우(Low)로 변경하고, 상기 데이터 처리가능상태로 판단되면, 상기 클럭 레벨을 하이(high)로 유지하도록 제어하는 단계;를 포함하는 것을 특징으로 하는 I2C 통신방법.
  5. 데이터를 전송하고자 하는 외부 디바이스로 제1호출신호, 제2호출신호, 및 데이터를 전송하고, 상기 제1 및 제2 호출신호에 대한 응답(ACK)신호를 수신하는 입출력부; 및
    상기 제1 및 제2 호출신호 각각에 대한 응답신호가 기설정된 소정시간 이내에 수신되지 않으면, 상기 외부 디바이스의 클럭 레벨을 판단하고, 상기 클럭 레벨이 로우(Low)로 판단되면, 상기 외부 디바이스로의 상기 제1호출신호, 제2호출신호, 및 데이터 전송을 대기하도록 상기 입출력부를 제어하는 제어부;를 포함하는 것을 특징으로 하는 중앙처리장치.
KR1020060084421A 2006-09-01 2006-09-01 전자장치 및 ｉ2ｃ 통신방법 KR20080020909A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060084421A KR20080020909A (ko) 2006-09-01 2006-09-01 전자장치 및 ｉ2ｃ 통신방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060084421A KR20080020909A (ko) 2006-09-01 2006-09-01 전자장치 및 ｉ2ｃ 통신방법

Publications (1)

Publication Number Publication Date
KR20080020909A true KR20080020909A (ko) 2008-03-06

Family

ID=39395660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060084421A KR20080020909A (ko) 2006-09-01 2006-09-01 전자장치 및 ｉ2ｃ 통신방법

Country Status (1)

Country Link
KR (1) KR20080020909A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350050B1 (ko) * 2006-10-13 2014-01-14 동우 화인켐 주식회사 투명 보호막 형성용 경화성 수지 조성물
CN116644011A (zh) * 2023-05-31 2023-08-25 合芯科技有限公司 一种i2c设备的快速识别方法、装置、设备及存储介质

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101350050B1 (ko) * 2006-10-13 2014-01-14 동우 화인켐 주식회사 투명 보호막 형성용 경화성 수지 조성물
CN116644011A (zh) * 2023-05-31 2023-08-25 合芯科技有限公司 一种i2c设备的快速识别方法、装置、设备及存储介质
CN116644011B (zh) * 2023-05-31 2023-11-03 合芯科技有限公司 一种i2c设备的快速识别方法、装置、设备及存储介质

Similar Documents

Publication Publication Date Title
US10241955B2 (en) Dynamically adjustable multi-line bus shared by multi-protocol devices
US7111097B2 (en) One wire serial communication protocol method and circuit
US20080117994A1 (en) Use of differential pair as single-ended data paths to transport low speed data
EP1213657A2 (en) Dual interface serial bus
CN107391419B (zh) 支持多主机的通用序列汇流排集线设备及车用主机
US20150253842A1 (en) Semiconductor device, and power control method for usbotg
EP1895710B1 (en) Transitioning of a port in a communications system from an active state to a standby state
US10031870B2 (en) Semiconductor device and control method thereof
US7886100B2 (en) Information processing apparatus and SMI processing method thereof
KR20080020909A (ko) 전자장치 및 ｉ2ｃ 통신방법
US20140082392A1 (en) Semiconductor device and communication method
US7506082B2 (en) Data transferring system using USB and method thereof
JP2007328671A (ja) 情報処理装置
JP5620438B2 (ja) 携帯端末および通信制御方法
US6978391B2 (en) Asynchronous bus interface circuit, method of controlling the circuit, microcomputer, and device controlling method
CN108595362A (zh) 一种电子设备及操作电子设备的方法
CN117222994A (zh) 使用共享时钟和专用数据线的i2c总线架构
US20100165865A1 (en) Network interface apparatus with power management and power saving method thereof
US8755448B2 (en) Data receiving device, semiconductor integrated circuit, and method for controlling data receiving device
US20210303496A1 (en) Actuation of data transmission lanes between states
CN211826943U (zh) 一种通讯控制电路及装置
KR100656658B1 (ko) 데이터 송수신 장치
CN103631750A (zh) 一种信息处理的方法及电子设备
JP5385722B2 (ja) インターフェース回路
US11947484B2 (en) Universal serial bus (USB) hub with host bridge function and control method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination