KR100655570B1 - Phase-change Random Access Memory and Method for the Same - Google Patents

Phase-change Random Access Memory and Method for the Same Download PDF

Info

Publication number
KR100655570B1
KR100655570B1 KR1020040117825A KR20040117825A KR100655570B1 KR 100655570 B1 KR100655570 B1 KR 100655570B1 KR 1020040117825 A KR1020040117825 A KR 1020040117825A KR 20040117825 A KR20040117825 A KR 20040117825A KR 100655570 B1 KR100655570 B1 KR 100655570B1
Authority
KR
South Korea
Prior art keywords
phase change
interlayer insulating
contact plug
insulating film
film
Prior art date
Application number
KR1020040117825A
Other languages
Korean (ko)
Other versions
KR20060078247A (en
Inventor
김정호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040117825A priority Critical patent/KR100655570B1/en
Publication of KR20060078247A publication Critical patent/KR20060078247A/en
Application granted granted Critical
Publication of KR100655570B1 publication Critical patent/KR100655570B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices

Abstract

상변화 메모리 및 그 형성방법이 개시된다. 본 발명에 따른 상변화 메모리의 형성방법은 기판에 제1 층간절연막을 형성한 후에 제1 층간절연막을 관통하여 기판과 연결되는 콘택플러그를 형성한다. 콘택플러그가 형성된 제1 층간절연막 상에 제2 층간절연막을 적층하고, 제2 층간절연막을 선택적으로 식각하여 상기 콘택플러그의 가장자리부가 노출되는 개구부를 형성한다. 개구부를 충분히 채우는 상변화막을 적층하고, 상변화막을 적어도 제2 층간절연막이 노출될 때까지 화학기계연마한다. 상변화막과 하부의 콘택플러그와의 접촉면적을 가능한 작게 만들어줌으로써 두 접촉면에서의 전류 밀도가 급격하게 증가되게 하고, 이를 이용하여 적은 전력으로 상변화막에 주울 히팅(joule heating)를 일으키게 할 수 있다.A phase change memory and a method of forming the same are disclosed. In the method of forming a phase change memory according to the present invention, after forming a first interlayer insulating film on a substrate, a contact plug is formed through the first interlayer insulating film and connected to the substrate. A second interlayer insulating film is stacked on the first interlayer insulating film on which the contact plug is formed, and the second interlayer insulating film is selectively etched to form an opening through which an edge portion of the contact plug is exposed. The phase change film which fills an opening enough is laminated | stacked, and a phase change film is chemical-mechanically polished until at least a 2nd interlayer insulation film is exposed. By making the contact area between the phase change film and the contact plug at the bottom as small as possible, the current density at both contact surfaces increases rapidly, and by using this, Joule heating can be caused to occur in the phase change film with low power. have.

상변화 메모리, 비휘발성, 상변화막, 콘택플러그 Phase Change Memory, Nonvolatile, Phase Change Film, Contact Plug

Description

상변화 메모리 및 그 형성방법{Phase-change Random Access Memory and Method for the Same}Phase-change Random Access Memory and Method for the Same

도 1은 종래기술에 따른 상변화 메모리를 나타내는 단면도이다.1 is a cross-sectional view showing a phase change memory according to the prior art.

도 2 내지 도 6은 종래기술에 따른 포어의 형성방법을 나타내는 단면도들이다.2 to 6 are cross-sectional views showing a method of forming a pore according to the prior art.

도 7은 본 발명에 따른 상변화 메모리를 나타내는 단면도이다.7 is a cross-sectional view illustrating a phase change memory according to the present invention.

도 8은 본 발명에 따른 콘택플러그의 가장자리부에 상변화막을 형성하는 방법을 나타내는 레이아웃이다.8 is a layout illustrating a method of forming a phase change film on an edge portion of a contact plug according to the present invention.

도 9는 본 발명에 따른 실제로 패터닝되는 드레인 영역의 콘택플러그과 상변화막 콘택을 나타내는 도면이다.9 is a view illustrating a contact plug and a phase change film contact of a drain region that is actually patterned according to the present invention.

도 10은 본 발명에 따른 콘택플러그과 상변화막 콘택이 연결되는 부분을 나타내는 확대 단면도이다.10 is an enlarged cross-sectional view illustrating a portion where a contact plug and a phase change layer contact are connected according to the present invention.

도 11 내지 도 13은 본 발명에 따른 상변화막 콘택의 형성방법을 나타내는 단면도들이다.11 to 13 are cross-sectional views illustrating a method of forming a phase change film contact according to the present invention.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

1, 101: 기판 3, 103: 게이트 전극1, 101 substrate 3, 103 gate electrode

5, 105: 소오스 및 드레인 영역 7, 107: 제1 층간절연막5, 105: source and drain regions 7, 107: first interlayer insulating film

9, 109: 콘택플러그 13, 113 : 제2 층간절연막9, 109: contact plug 13, 113: second interlayer insulating film

19, 119: 상변화막 19, 119: phase change film

본 발명은 비휘발성 메모리 장치에 관한 것으로서, 좀 더 구체적으로는 상변화 메모리 및 그 형성방법에 관한 것이다.The present invention relates to a nonvolatile memory device, and more particularly, to a phase change memory and a method of forming the same.

휴대용 기기의 보급이 확산됨에 따라 비휘발성 메모리 소자의 수요가 급증하고 있는 추세이다. 비휘발성 메모리 소자로는 현재 널리 사용되고 있는 플래시 메모리 이외에도 강유전체 메모리, 자기 메모리, 및 상변화 메모리가 주목 받고 있다. 특히, 상변화 메모리(PRAM, Phase-change Random Access Memory)는 플래시 메모리가 가지고 있는 단점인 느린 액세스 속도, 사용 횟수의 제한을 극복할 수 있으며, 동작시 고전압이 필요하다는 문제점을 해결할 수 있는 새로운 메모리 소자로서 연구가 집중되고 있다.With the spread of portable devices, the demand for nonvolatile memory devices is increasing rapidly. As nonvolatile memory devices, ferroelectric memory, magnetic memory, and phase change memory are attracting attention as well as flash memory which is widely used now. In particular, phase-change random access memory (PRAM) can overcome the disadvantages of flash memory, slow access speed and limit of the number of uses, and can solve the problem of requiring high voltage during operation. Research is concentrated as an element.

일반적으로, 상변화 메모리의 데이터 저장은 트랜지스터의 소오스/드레인 영역에 형성된 도전체에 연결된 상변화막의 결정구조 변화로 인한 저항 차이를 이용하여 수행한다. 상변화 메모리에 사용되는 상변화막의 물질상태는 형성 온도에 따라 비정질(amorphous)이 되거나 결정질(crystalline)이 된다. 상변화막의 저항은 물질상태가 비정질 상태일 때 높고, 결정질일 때 낮다. 상변화막으로는, 예컨대 게르마늄(Ge), 스티비윰(Sb)및 텔루리윰(Te)으로 조성된 켈코겐 화합물(GST 또는 Ge- Sb-Te)을 사용한다. In general, data storage of a phase change memory is performed by using a difference in resistance due to a change in crystal structure of a phase change film connected to a conductor formed in a source / drain region of a transistor. The material state of the phase change film used in the phase change memory becomes amorphous or crystalline depending on the formation temperature. The resistance of the phase change film is high when the material state is amorphous and low when it is crystalline. As the phase change film, for example, a chalcogen compound (GST or Ge-Sb-Te) composed of germanium (Ge), stevie (Sb) and telluride (Te) is used.

휴대용 기기의 전원은 한정되어 있기 때문에, 상변화 메모리의 상변화시에 필요한 전류를 줄이기 위해서 상변화막으로 전류가 흘러들어가는 하부전극콘택(BEC, Bottom Electrode Contact)의 면적을 작게하여 이 부분의 전류밀도를 증가시키는 방법으로 상변화막의 상(state)을 변화시킨다.Since the power supply of the portable device is limited, in order to reduce the current required in the phase change of the phase change memory, the area of the bottom electrode contact (BEC) through which the current flows into the phase change film is reduced to reduce the current. The state of the phase change film is changed by increasing the density.

도 1은 종래기술에 따른 상변화 메모리를 나타내는 단면도이다.1 is a cross-sectional view showing a phase change memory according to the prior art.

도 1을 참조하면, 기판(1)에 모스 트랜지스터가 형성되어 있다. 즉, 게이트 절연막을 개재한 게이트전극(3)이 형성되어 있으며, 게이트 전극(3)에 인접하는 활성영역에는 소오스 및 드레인 영역(5)이 형성되어 있다. 모스 트랜지스터가 형성된 기판 상에는 제1 층간절연막(7)이 적층되어 있으며, 제1 층간절연막(7)을 관통하여 트랜지스터의 드레인 영역(3)과 연결되는 도전성 콘택플러그(9)가 형성되어 있다. 도전성 콘택플러그(9)와 연결되는 하부전극콘택(11)이 형성되어 있으며, 하부전극콘택(11)을 포함하는 제1 층간절연막(7) 상에는 제2 층간절연막(13)이 형성되어 있다. 하부전극콘택(11)은 제2 층간절연막(13)을 관통하는 도전성 포어(pore, 17)를 통하여 상변화막(19)에 연결되어 있다. 포어(17)의 외측으로는 스페이서 절연막(15)이 배치되어 있다. 도면에는 도시되어 있지 않지만, 상변화막(19)은 상부콘택전극(TEC, Top Electrode Contact)을 통하여 비트라인에 연결된다.Referring to FIG. 1, a MOS transistor is formed on a substrate 1. That is, the gate electrode 3 is formed through the gate insulating film, and the source and drain regions 5 are formed in the active region adjacent to the gate electrode 3. A first interlayer insulating film 7 is stacked on the substrate on which the MOS transistor is formed, and a conductive contact plug 9 is formed through the first interlayer insulating film 7 and connected to the drain region 3 of the transistor. A lower electrode contact 11 connected to the conductive contact plug 9 is formed, and a second interlayer insulating film 13 is formed on the first interlayer insulating film 7 including the lower electrode contact 11. The lower electrode contact 11 is connected to the phase change film 19 through a conductive pore 17 penetrating the second interlayer insulating film 13. The spacer insulating film 15 is disposed outside the pore 17. Although not shown in the drawing, the phase change layer 19 is connected to the bit line through a top contact electrode (TEC).

상술한 구조를 갖는 상변화 메모리는 하부전극콘택(11)과 상변화막(19) 사이에 도전성 포어(17)가 형성되어 있어서, 전류밀도를 증가시킬 수 있다.In the phase change memory having the above-described structure, a conductive pore 17 is formed between the lower electrode contact 11 and the phase change film 19, thereby increasing the current density.

도 2 내지 도 6은 도 1의 포어의 형성방법을 나타내는 단면도들이다. 이해의 편의를 위하여 하부전극콘택(11) 이전의 공정은 생략한다.2 to 6 are cross-sectional views illustrating a method of forming the pores of FIG. 1. For convenience of understanding, the process before the lower electrode contact 11 is omitted.

도 2를 참조하면, 하부전극콘택(11) 상에 제2 층간절연막(13)을 적층하고, 선택적으로 식각하여 하부전극콘택(11)이 노출되는 개구부(14)를 형성한다.Referring to FIG. 2, a second interlayer insulating layer 13 is stacked on the lower electrode contact 11 and selectively etched to form an opening 14 through which the lower electrode contact 11 is exposed.

도 3을 참조하면, 제2 층간절연막(13)과 개구부(14)를 따라서 스페이서 절연막(15)을 형성한다.Referring to FIG. 3, a spacer insulating layer 15 is formed along the second interlayer insulating layer 13 and the opening 14.

도 4를 참조하면, 스페이서 절연막을 전면식각(blanket etch)하여 개구부(14)의 측벽에 스페이서(15)를 형성한다.Referring to FIG. 4, a spacer 15 is formed on the sidewall of the opening 14 by blanket etching the spacer insulating layer.

도 5를 참조하면, 개구부를 충분히 채우는 도전물질(17)을 적층한다.Referring to FIG. 5, a conductive material 17 sufficiently filling the openings is stacked.

도 6을 참조하면, 화학기계연마(Chemical Mechanical Polishing, CMP)를 사용하여 도전물질과 제2 층간절연막을 연마하여 제2 층간절연막(13)에 측면으로 스페이서(15)를 개재한 도전성 포어(17)를 형성한다.Referring to FIG. 6, the conductive material and the second interlayer insulating layer are polished by using chemical mechanical polishing (CMP), and the conductive pores 17 are disposed on the second interlayer insulating layer 13 by the spacers 15. ).

이와 같은 방법으로 도전성 포어(17)의 전류밀도를 높일 수 있지만, 공정이 복잡해지는 단점이 있다.In this way, the current density of the conductive pores 17 can be increased, but the process is complicated.

본 발명의 목적은 간단한 공정으로 상변화막에 충분한 전류를 공급할 수 있는 상변화 메모리 및 그 형성방법에 관한 것이다.An object of the present invention relates to a phase change memory capable of supplying sufficient current to a phase change film in a simple process and a method of forming the same.

본 발명에 따른 상변화 메모리의 형성방법은 기판에 제1 층간절연막을 형성한 후에 제1 층간절연막을 관통하여 기판과 연결되는 콘택플러그를 형성한다. 콘택플러그가 형성된 제1 층간절연막 상에 제2 층간절연막을 적층하고, 제2 층간절연막 을 선택적으로 식각하여 상기 콘택플러그의 가장자리부가 노출되는 개구부를 형성한다. 개구부를 패터닝하는 레티클은 상기 콘택플러그를 형성하는 레티클과 동일한 레티클을 일정거리 전이시켜 사용할 수 있으며, 개구부를 경사지게 형성하여 하부 개구부의 폭이 상부 개구부의 폭에 대비하여 상대적으로 작게 형성한다. 이어서, 개구부를 충분히 채우는 상변화막을 적층하고, 상변화막을 적어도 제2 층간절연막이 노출될 때까지 화학기계연마한다.In the method of forming a phase change memory according to the present invention, after forming a first interlayer insulating film on a substrate, a contact plug is formed through the first interlayer insulating film and connected to the substrate. A second interlayer insulating film is stacked on the first interlayer insulating film on which the contact plug is formed, and the second interlayer insulating film is selectively etched to form an opening through which an edge portion of the contact plug is exposed. The reticle for patterning the opening may be used by shifting the same reticle as the reticle forming the contact plug by a predetermined distance. The opening is inclined so that the width of the lower opening is relatively small compared to the width of the upper opening. Subsequently, a phase change film that sufficiently fills the openings is laminated, and the phase change film is subjected to chemical mechanical polishing until at least the second interlayer insulating film is exposed.

구현예Embodiment

이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.Embodiments of the present invention will be described below with reference to the drawings.

도 7은 본 발명에 따른 상변화 메모리를 나타내는 단면도이다.7 is a cross-sectional view illustrating a phase change memory according to the present invention.

도 7을 참조하면, 기판(101)에 모스 트랜지스터가 형성되어 있다. 즉, 게이트 절연막을 개재한 게이트전극(103)이 형성되어 있으며, 게이트 전극(103)에 인접하는 활성영역에는 소오스 및 드레인 영역(105)이 형성되어 있다. 모스 트랜지스터가 형성된 기판 상에는 제1 층간절연막(107)이 적층되어 있으며, 제1 층간절연막(107)을 관통하여 트랜지스터의 드레인 영역(105)과 연결되는 도전성 콘택플러그(109)기 형성되어 있다. Referring to FIG. 7, a MOS transistor is formed on the substrate 101. That is, the gate electrode 103 is formed through the gate insulating film, and the source and drain regions 105 are formed in the active region adjacent to the gate electrode 103. A first interlayer insulating film 107 is stacked on the substrate on which the MOS transistor is formed, and a conductive contact plug 109 is formed through the first interlayer insulating film 107 and connected to the drain region 105 of the transistor.

콘택플러그(109)가 형성된 제1 층간절연막(107) 상에는 제2 층간절연막(113)이 적층되어 있으며, 제2 층간절연막(113)을 관통하여 콘택플러그(109)와 연결되는 상변화막(119)이 형성되어 있다. 이 때 상변화막(119)은 콘택플러그(109)와 측면의 가장자리부(edge portion)와 연결되어 있다. 이와 같이, 상변화막(119)이 콘택플러그(109)의 가장자리와 연결되어, 접촉면적이 가능한 작게되어 전류밀도를 높일 수 있다.The second interlayer insulating layer 113 is stacked on the first interlayer insulating layer 107 on which the contact plug 109 is formed, and the phase change layer 119 is connected to the contact plug 109 through the second interlayer insulating layer 113. ) Is formed. At this time, the phase change film 119 is connected to the contact plug 109 and the edge portion of the side surface. In this way, the phase change film 119 is connected to the edge of the contact plug 109, so that the contact area is as small as possible to increase the current density.

상변화막(119)이 형성된 제2 층간절연막(113) 상에는 제3 층간절연막(120)이 적층되어 있으며, 제3 층간절연막(120)을 관통하여 상변화막(119)과 연결되는 상부전극콘택(TEC, Top Electrode Contact, 121)이 형성되어 있다. 상부전극콘택(121)은 비트라인(123)과 연결되어 있다.The third interlayer insulating layer 120 is stacked on the second interlayer insulating layer 113 on which the phase change layer 119 is formed, and the upper electrode contact is connected to the phase change layer 119 through the third interlayer insulating layer 120. (TEC, Top Electrode Contact, 121) is formed. The upper electrode contact 121 is connected to the bit line 123.

도 8은 본 발명에 따른 콘택플러그의 가장자리부에 상변화막을 형성하는 방법을 나타내는 레이아웃이다.8 is a layout illustrating a method of forming a phase change film on an edge portion of a contact plug according to the present invention.

도 8을 참조하면, 필드영역을 정의하는 활성영역(102)을 워드라인인 게이트전극(104)이 가로지른다. 모스 트랜지스터의 드레인 영역에 콘택플러그(110)가 형성되며, 콘택플러그(110)의 가장자리부에 상변화막 콘택(120)이 형성된다. Referring to FIG. 8, the gate electrode 104 as a word line crosses the active region 102 defining the field region. The contact plug 110 is formed in the drain region of the MOS transistor, and the phase change film contact 120 is formed at the edge of the contact plug 110.

그런데, 실제로 공정상으로 패터닝되는 콘택은 사각형의 레이아웃과는 달리 원형으로 패터닝된다.However, the contact patterned in practice is patterned in a circle, unlike the layout of the rectangle.

도 9는 본 발명에 따른 실제로 패터닝되는 드레인 영역의 콘택플러그과 상변화막 콘택을 나타내는 도면이다.9 is a view illustrating a contact plug and a phase change film contact of a drain region that is actually patterned according to the present invention.

도 9를 참조하면, 드레인 영역의 콘택(110a)과 x축으로는 d1의 거리만큼 전이되고 y축으로는 d2만큼 전이된 영역에 상변화막 콘택(120a, 120b)이 형성된다. 상변화막 콘택은 하부로 갈수록 적어지는 경사가 져서, 하부의 콘택(120a)이 상부의 콘택(120b)보다 적게 패터닝된다. 따라서, 실제로 드레인 영역과 연결되는 콘택플러그(110a)와 접하는 상변화막 콘택은 하부의 콘택(120b)이며, 평면적으로 접하는 부분은 도면부호 '115'로 도시되어 있다.Referring to FIG. 9, phase change layer contacts 120a and 120b are formed in a region in which the contact region 110a of the drain region and the x-axis are shifted by a distance of d1 and the y-axis is shifted by d2. The phase change film contact is inclined toward the lower side, so that the lower contact 120a is patterned less than the upper contact 120b. Therefore, the phase change film contact actually contacting the contact plug 110a connected to the drain region is a lower contact 120b, and the planar contact portion is indicated by reference numeral '115'.

도 10은 본 발명에 따른 콘택플러그과 상변화막 콘택이 연결되는 부분을 나타내는 확대 단면도이다.10 is an enlarged cross-sectional view illustrating a portion where a contact plug and a phase change layer contact are connected according to the present invention.

도 10을 참조하면, 드레인 영역과 연결되는 콘택플러그(109)가 형성된 제1 층간절연막(107) 상에 제2 층간절연막(113)이 적층되어 있다. 제2 층간절연막(113)을 관통하여 콘택플러그(109)의 가장자리부와 연결되는 상변화막(119)이 형성되어 있다. 도면처럼, 상변화막(119)은 콘택플러그(109)의 상면 뿐만아니아 측면과도 접촉할 수 있다.Referring to FIG. 10, a second interlayer insulating layer 113 is stacked on the first interlayer insulating layer 107 having the contact plug 109 connected to the drain region. A phase change film 119 is formed through the second interlayer insulating film 113 and connected to the edge of the contact plug 109. As shown in the drawing, the phase change layer 119 may contact not only the top surface of the contact plug 109 but also the side surface thereof.

도 11 내지 도 13은 본 발명에 따른 상변화막 콘택의 형성방법을 나타내는 단면도들이다.11 to 13 are cross-sectional views illustrating a method of forming a phase change film contact according to the present invention.

도 11을 참조하면, 콘택플러그(109)가 형성된 제1 층간절연막(107) 상에 제2 층간절연막(113)을 적층하고, 통상의 사진공정을 사용하여 감광막 패턴(114)을 형성한다.Referring to FIG. 11, a second interlayer insulating film 113 is stacked on the first interlayer insulating film 107 on which the contact plug 109 is formed, and the photosensitive film pattern 114 is formed using a normal photo process.

이 때, 감광막 패턴(114)은 콘택플러그를 패터닝할 때 사용한 마스크 패턴과 동일한 레티클(reticle)을 사용하되 일정거리(d) 전이하여 콘택플러그를 형성할 때와 동일한 패턴을 형성할 수 있다. 또는, 별도의 레티클을 제작하여 사용할 수도 있다. In this case, the photoresist pattern 114 may use the same reticle as the mask pattern used for patterning the contact plug, but may form the same pattern as the contact plug is formed by a predetermined distance d. Alternatively, a separate reticle can be produced and used.

도 12를 참조하면, 감광막 패턴(114)을 식각마스크로 사용하여 제2 층간절연막(113)을 선택적으로 식각하여 콘택플러그(109)의 가장자리부를 노출시키는 개구부(116)를 형성한다. 패터닝된 개구부(116)는 경사가 형성되어 개구부의 하부가 상부보다 작게 형성하는 것이 바람직한데, 이를 위하여 식각할 때 어느 정도 폴리머 (polymer)가 발생하도록 식각할 수 있다. 또한, 콘택플러그(109)와 제1 층간절연막(107)의 식각선택비의 차이로 인하여 콘택플러그의 측면이 노출될 수도 있다.Referring to FIG. 12, the second interlayer insulating layer 113 is selectively etched using the photoresist pattern 114 as an etching mask to form an opening 116 exposing the edge portion of the contact plug 109. The patterned opening 116 is preferably inclined so that the lower portion of the opening is smaller than the upper portion. For this purpose, the patterned opening 116 may be etched to produce a polymer when etching. In addition, the side surface of the contact plug may be exposed due to the difference in the etching selectivity between the contact plug 109 and the first interlayer insulating layer 107.

도 13을 참조하면, 개구부(116)를 충분히 덮는 상변화막(119)을 형성한다.Referring to FIG. 13, a phase change film 119 is formed to sufficiently cover the opening 116.

이어서, 화학기계연마하여 도 10에 도시된 구조를 완성한다.Subsequently, chemical mechanical polishing completes the structure shown in FIG.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.

본 발명에 따르면 상변화막과 하부의 콘택플러그와의 접촉면적을 가능한 작게 만들어줌으로써 두 접촉면에서의 전류 밀도가 급격하게 증가되게 하고, 이를 이용하여 적은 전력으로 상변화막에 주울 히팅(joule heating)를 일으키게 할 수 있다.According to the present invention, by making the contact area between the phase change film and the lower contact plug as small as possible, the current density at both contact surfaces is rapidly increased, and using this, joule heating is performed on the phase change film with low power. Can be caused.

또한, 간단한 방법으로 상변화막과 콘택플러그의 접촉면적을 작게 할 수 있어 경제적이다.In addition, it is economical because the contact area between the phase change film and the contact plug can be reduced by a simple method.

Claims (5)

기판에 제1 층간절연막을 형성하는 단계;Forming a first interlayer insulating film on the substrate; 상기 제1 층간절연막을 관통하여 기판과 연결되는 콘택플러그를 형성하는 단계;Forming a contact plug penetrating the first interlayer insulating film and connected to the substrate; 상기 콘택플러그가 형성된 제1 층간절연막 상에 제2 층간절연막을 적층하는 단계;Stacking a second interlayer insulating film on the first interlayer insulating film on which the contact plug is formed; 상기 제2 층간절연막을 선택적으로 식각하여 상기 콘택플러그의 가장자리부가 노출되는 개구부를 형성하는 단계;Selectively etching the second interlayer insulating layer to form openings through which edge portions of the contact plugs are exposed; 상기 개구부를 충분히 채우는 상변화막을 적층하는 단계; 및Stacking a phase change film filling the openings sufficiently; And 상기 상변화막을 적어도 제2 층간절연막이 노출될 때까지 화학기계연마하는 단계를 포함하는 상변화 메모리의 형성방법.Chemical mechanical polishing the phase change film until at least a second interlayer dielectric film is exposed. 제1항에서,In claim 1, 상기 개구부를 패터닝하는 레티클은 상기 콘택플러그를 형성하는 레티클과 동일한 레티클을 일정거리 전이시켜 사용하는 것을 특징으로 하는 상변화 메모리의 형성방법. The reticle patterning the opening is a phase change memory forming method, characterized in that the same reticle and the same reticle forming the contact plug is used for a predetermined distance transfer. 제1항에서,In claim 1, 상기 개구부는 경사지게 형성하여 하부 개구부의 폭이 상부 개구부의 폭에 대비하여 상대적으로 작은 것을 특징으로 하는 상변화 메모리의 형성방법.And the opening is formed to be inclined so that the width of the lower opening is relatively smaller than the width of the upper opening. 기판 상에 적층된 제1 층간절연막;A first interlayer insulating film stacked on the substrate; 상기 층간절연막을 관통하여 기판과 연결되는 콘택플러그;A contact plug connected to the substrate through the interlayer insulating film; 상기 콘택플러그가 형성된 제1 층간절연막 상에 형성된 제2 층간절연막; 및A second interlayer insulating film formed on the first interlayer insulating film on which the contact plug is formed; And 상기 제2 층간절연막을 관통하여 상기 콘택플러그의 가장자리부와 연결되는 상변화막을 포함하는 상변화 메모리.And a phase change layer penetrating through the second interlayer insulating layer and connected to an edge of the contact plug. 제4항에서,In claim 4, 상기 상변화막은 하부가 상부에 비하여 상대적으로 폭이 작은 것을 특징으로하는 상변화 메모리.The phase change film is a phase change memory, characterized in that the lower portion is relatively smaller than the upper portion.
KR1020040117825A 2004-12-31 2004-12-31 Phase-change Random Access Memory and Method for the Same KR100655570B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117825A KR100655570B1 (en) 2004-12-31 2004-12-31 Phase-change Random Access Memory and Method for the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117825A KR100655570B1 (en) 2004-12-31 2004-12-31 Phase-change Random Access Memory and Method for the Same

Publications (2)

Publication Number Publication Date
KR20060078247A KR20060078247A (en) 2006-07-05
KR100655570B1 true KR100655570B1 (en) 2006-12-11

Family

ID=37170185

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117825A KR100655570B1 (en) 2004-12-31 2004-12-31 Phase-change Random Access Memory and Method for the Same

Country Status (1)

Country Link
KR (1) KR100655570B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929639B1 (en) * 2008-01-18 2009-12-03 주식회사 하이닉스반도체 Phase change memory device and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102035941B1 (en) * 2018-10-01 2019-10-24 한국과학기술원 Nonvolatile memory device using the thermal assisted gate - induced drain leakage, method of erasing data in the same and electronic system including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100929639B1 (en) * 2008-01-18 2009-12-03 주식회사 하이닉스반도체 Phase change memory device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20060078247A (en) 2006-07-05

Similar Documents

Publication Publication Date Title
US7323734B2 (en) Phase changeable memory cells
US6995388B2 (en) Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode
KR100668824B1 (en) Phase-change memory device and method for manufacturing the same
KR100668825B1 (en) Phase-change memory device and method for manufacturing the same
KR100650761B1 (en) Phase change memory device and method of manufacturing the same
TWI279908B (en) Damascene conductive line for contacting an underlying memory element
TWI548076B (en) Phase-change memory
KR100682937B1 (en) Phase change memory device and fabricating method of the same
KR20110072025A (en) Phase change memory having 3 dimension stack structure and method of manufacturing the same
KR100929639B1 (en) Phase change memory device and manufacturing method thereof
KR100448895B1 (en) Phase changeable memory cells and methods of fabricating the same
CN109888096B (en) Memory cell, method for manufacturing the same, and memory device
US20080186762A1 (en) Phase-change memory element
JP2008004715A (en) Semiconductor storage device and its manufacturing method
KR100655570B1 (en) Phase-change Random Access Memory and Method for the Same
KR100650719B1 (en) Phase-change memory device and method for manufacturing the same
KR100680976B1 (en) Phase change ram device and method of manufacturing the same
KR101006516B1 (en) Phase-change memory device and method for manufacturing the same
KR100728985B1 (en) Phase change ram device and method of manufacturing the same
KR100831159B1 (en) Phase-change random access memory and method for fabricating the same
KR100728984B1 (en) Phase change ram device and method of manufacturing the same
KR20090060594A (en) Fabrication method of phase-change memory device
KR20070069767A (en) Phase change ram device and method of manufacturing the same
KR20060001100A (en) Phase-change memory device and method for manufacturing the same
KR20090061978A (en) Method of manufacturing phase-change memory device preventing chalcogenide material from peeling through new etching condition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee