KR100655277B1 - Method of forming a common source line in nand type flash memory - Google Patents
Method of forming a common source line in nand type flash memory Download PDFInfo
- Publication number
- KR100655277B1 KR100655277B1 KR1019990055003A KR19990055003A KR100655277B1 KR 100655277 B1 KR100655277 B1 KR 100655277B1 KR 1019990055003 A KR1019990055003 A KR 1019990055003A KR 19990055003 A KR19990055003 A KR 19990055003A KR 100655277 B1 KR100655277 B1 KR 100655277B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- csl
- gate electrode
- flash memory
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000011229 interlayer Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 3
- 239000012535 impurity Substances 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 NAND형 플래시 메모리에서 CSL 패턴을 형성하는 방법에 관한 것으로 워드라인, GSL 및 CSL 형성시 CSL을 워드라인 형성 후 형성하여 발생되는 CSL 패턴의 높이 증가 문제를 워드라인을 형성하면서 동시에 CSL을 형성하는 방법을 제시하여 해결한다. 플로팅 게이트 전극막과 콘트롤 게이트 전극막까지 형성된 상태에서 CSL 패터닝을 하고 게이트 패터닝을 함으로써 CSL 패턴의 높이와 다른 게이트 패턴의 높이를 동일한 높이로 맞출 수 있다.The present invention relates to a method of forming a CSL pattern in a NAND type flash memory. The problem of increasing the height of the CSL pattern generated by forming the CSL after forming the word line during the formation of the word line, the GSL, and the CSL, while simultaneously forming the CSL Solve by presenting how to form. By CSL patterning and gate patterning in a state where the floating gate electrode film and the control gate electrode film are formed, the height of the CSL pattern and the height of the other gate pattern may be matched to the same height.
Description
도 1은 종래의 NAND형 플래시 메모리에서 CSL 형성의 문제점을 보여주는 단면도; 및1 is a cross-sectional view showing a problem of CSL formation in a conventional NAND type flash memory; And
도 2a 내지 도 2d는 본 발명에 따른 NAND형 플래시 메모리에서 CSL 형성 방법을 순차적으로 보여주는 단면도이다.2A through 2D are cross-sectional views sequentially illustrating a CSL forming method in a NAND type flash memory according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
210 : 반도체 기판 212 : 게이트 산화막210: semiconductor substrate 212: gate oxide film
214 : 플로팅 게이트 전극막 216 : 층간 절연막214: floating gate electrode film 216: interlayer insulating film
218 : 콘트롤 게이트 전극막 220 : 홈218: control gate electrode film 220: groove
222 : 도전막 224 : 금속막222
226 : 게이트 마스크막226: gate mask film
본 발명은 NAND형 플래시 메모리에서 CSL 형성 방법에 관한 것으로, 좀 더 구체적으로 게이트 라인보다 높이가 낮은 CSL을 형성하는 방법에 관한 것이다.The present invention relates to a method of forming a CSL in a NAND type flash memory, and more particularly, to a method of forming a CSL having a height lower than that of a gate line.
반도체 메모리는 크게 휘발성 메모리(volatile memory)와 비휘발성 메모리(non volatile memory)로 구분된다. 휘발성 메모리는 전기의 공급이 중단되면 저장되었던 정보가 소멸되는 특징이 있으며, 고용량화와 고속화가 쉬운 장점이 있다. 휘발성 메모리의 대표적인 것이 DRAM(Dynamic Random Access Memory)으로서 집적도와 용량면에서 괄몰할만한 성장이 이루어지고 있다. 현재 DRAM의 용량은 기가 비트(giga bit)시대에 돌입해 있다. 이에 반하여, 불휘발성 메모리는 전기의 공급이 중단되더라도 정보를 계속 유지시킬 수 있는 특징이 있으나, 고용량화와 고속화가 상대적으로 어려운 단점을 가지고 있다. 불휘발성 메모리의 대표적인 것으로서 EPROM(Erasable Programmable Read Only Memory), EEPROM(Eletrically EPROM) 및 플래시 메모리(flash memory)가 있다. 플래시 메모리는 EPROM과 EEPROM의 장점을 동시에 구현하기 위해 만든 메모리로서 데이타의 프로그램시에는 EPROM의 원리를 사용하고 데이타 소멸시에는 EEPROM의 원리를 사용한다. 플래시 메모리는 EPROM과 EEPROM에 비해 상대적으로 칩(chip)의 크기가 작아 고용량화할 수 있고 시스템 상에서 바로 정보를 갱신할 수 있는 장점이 있다.Semiconductor memory is largely divided into volatile memory and non volatile memory. Volatile memory is characterized in that the stored information is lost when the supply of electricity is interrupted, it has the advantage of high capacity and high speed. Representative of volatile memory is DRAM (Dynamic Random Access Memory), which is growing remarkably in terms of density and capacity. Currently, the capacity of DRAM is entering the giga bit era. On the contrary, the nonvolatile memory has a feature of maintaining information even when the supply of electricity is interrupted, but has a disadvantage in that high capacity and high speed are relatively difficult. Representative examples of the nonvolatile memory include erasable programmable read only memory (EPROM), electretically EPROM (EEPROM), and flash memory. Flash memory is a memory made to realize the advantages of EPROM and EEPROM at the same time. It uses the principle of EPROM when programming data, and the principle of EEPROM when data is destroyed. Flash memory has a relatively small chip size compared to EPROM and EEPROM, which enables high capacity and the ability to immediately update information on a system.
플래시 메모리는 셀 구성에 따라 NOR형과 NAND형으로 구분되며 NAND형 플래시 메모리의 구성은 하나의 스트링(string)에 8개 또는 16개의 셀이 연결된다. 각 스트링은 비트라인(bit line)과 연결되는 쪽으로 SSL(String Select Line)이 있고, CSL(Common Source Line)과 연결되는 쪽으로 GSL(Ground Select Line)이 있다.Flash memory is classified into NOR type and NAND type according to the cell configuration. In the NAND type flash memory configuration, 8 or 16 cells are connected to one string. Each string has a string select line (SSL) connected to a bit line and a ground select line (GSL) connected to a common source line (CSL).
도 1은 종래의 플래시 메모리에서 CSL 형성의 문제점을 보여주는 단면도이다.1 is a cross-sectional view showing a problem of CSL formation in a conventional flash memory.
반도체 기판(110) 상에 게이트 산화막, 플로팅 게이트 전극막, 층간 절연막, 콘트롤 게이트 전극막 및 게이트 마스크막(112, 116, 118, 120, 122)이 증착된다. 사진 공정을 통해 워드라인(word line)과 GSL(Ground Select Line) 게이트 패터닝이 수행된다. 이 때, GSL과 GSL 사이의 공간은 후속 CSL 형성을 위하여 확보해 두어야 한다. 상기 반도체 기판(110) 전면에 절연막(126)이 증착된 후 화학적 기계적 연마(CMP:Chemical Mechanical Polishing) 공정을 통해 평탄화 식각된다. 사진 공정을 통해 상기 GSL과 GSL 사이의 공간이 상기 반도체 기판(110)이 노출될 때까지 식각되어 CSL 패턴용 홈이 형성된다. 상기 반도체 기판 전면에 상기 CSL 패턴용 홈이 채워지도록 폴리실리콘(128)이 증착된다. 다음, 상기 절연막(126)이 노출될 때까지 상기 폴리실리콘(128)이 화학적 기계적 연마 또는 에치백(etch back) 공정을 통해 평탄화 식각되어 상기 GSL과 GSL 사이에 CSL(128)이 형성된다. 그러나, 이러한 공정 단계를 거쳐 형성된 상기 CSL은 워드라인과 GSL 게이트층보다 약 2000Å 정도 높아 후속 비트라인(bit line) 형성에 어려움을 준다. 또한, 이러한 구조로 말미암아 후속 층간 절연막의 두께를 증가시켜 DC(Direct Contact) 형성시 높은 단차를 가지는 콘택 식각을 해야하므로 얼라인먼트(alignment)에 어려움을 준다. 그 결과로서, 비트라인과 CSL 사이에 단락(short)이 발생하게 된다.A gate oxide film, a floating gate electrode film, an interlayer insulating film, a control gate electrode film, and a
본 발명의 목적은 게이트층 형성시 CSL을 동시에 형성하는 NAND형 플래시 메모리에서 CSL 형성 방법을 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a CSL formation method in a NAND type flash memory which simultaneously forms CSL when forming a gate layer.
상술한 목적을 달성하기 위한 본 발명에 의하면, NAND형 플래시 메모리에서 CSL 형성 방법은 반도체 기판 상에 게이트 산화막, 플로팅 게이트 전극막, 층간 절연막 및 콘트롤 게이트 전극막을 차례로 증착한다. 사진 공정을 통해 상기 콘트롤 게이트 전극막, 층간 절연막, 플로팅 게이트 전극막 및 게이트 산화막을 차례로 식각하여 홈을 형성한다. 상기 홈이 채워지도록 상기 기판 전면에 도전막을 증착한다. 상기 도전막 상에 절연막을 증착한다. 사진 공정을 통해 상기 게이트 산화막이 노출되도록 상기 절연막, 도전막, 콘트롤 게이트 전극막, 층간 절연막 및 플로팅 게이트 전극막을 게이트 패터닝한다.According to the present invention for achieving the above object, in the NAND type flash memory, the CSL forming method deposits a gate oxide film, a floating gate electrode film, an interlayer insulating film, and a control gate electrode film on a semiconductor substrate in sequence. Through the photo process, the control gate electrode film, the interlayer insulating film, the floating gate electrode film, and the gate oxide film are sequentially etched to form grooves. A conductive film is deposited on the entire surface of the substrate to fill the grooves. An insulating film is deposited on the conductive film. The insulating film, the conductive film, the control gate electrode film, the interlayer insulating film, and the floating gate electrode film are gate patterned to expose the gate oxide film through a photolithography process.
이 방법의 바람직한 실시예에 있어서, 상기 홈을 형성한 후 N형 이온을 주입하는 공정을 더 포함한다.In a preferred embodiment of the method, the method further includes a step of implanting N-type ions after forming the grooves.
(실시예)(Example)
도 2a 내지 도 2d를 참조하여 본 발명의 실시예를 자세히 설명한다.An embodiment of the present invention will be described in detail with reference to FIGS. 2A-2D.
본 발명의 신규한 NAND형 플래시 메모리에서 CSL 형성 방법은 게이트 전극층 형성 후 CSL 패턴을 형성하여 게이트 패터닝하므로 CSL이 동시에 형성된다.In the novel NAND-type flash memory of the present invention, the CSL formation method forms a CSL pattern after the gate electrode layer is formed, thereby gate patterning, thereby forming CSL at the same time.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 NAND형 플래시 메모리에서 CSL 형성 방법을 순차적으로 보여주는 단면도이다.2A through 2D are cross-sectional views sequentially illustrating a CSL forming method in a NAND type flash memory according to an embodiment of the present invention.
도 2a를 참조하면, 반도체 기판(210) 상에 게이트 산화막(212)이 증착된다. 상기 게이트 산화막(212) 상에 플로팅 게이트(floating gate) 전극막(214)이 증착된다. 상기 플로팅 게이트 전극막(214)은 폴리실리콘 또는 도핑된 폴리실리콘(doped poly-Si)이 사용된다. 상기 플로팅 게이트 전극막(214) 상에 층 간 절연막(216)이 증착된다. 상기 층간 절연막(216)은 바람직하게는 ONO(Oxide-Nitride-Oxide) 구조를 갖는다. 상기 층간 절연막(216) 상에 콘트롤 게이트(control gate) 전극막(218)이 증착된다. 상기 콘트롤 게이트 전극막(218)은 폴리실리콘 또는 도핑된 폴리실리콘으로 형성된다. 상기 콘트롤 게이트 전극막(218)은 후속 패터닝 과정에서 마스크 역할을 할 정도의 두께로만 형성하여도 된다. 사진 공정을 통해 소정 영역을 설정하여 상기 콘트롤 게이트 전극막, 층간 절연막, 플로팅 게이트 전극막 및 게이트 산화막(218, 216, 214, 212)이 식각되어 홈(220)이 형성된다. 다음, 이온(ion) 주입 공정을 통해 상기 홈(220)에 N형 이온을 주입한다. 후속 게이트 패터닝 후 이온 주입을 하면 게이트 패턴이 CSL과 오버랩(overlap)되어 CSL과 GSL 사이에 도전 패스(path)가 형성되지 않을 수 있다. 그러나, 이와 같이 상기 홈(220) 형성 후 바닥의 상기 반도체 기판(220)에 상기 N형 이온을 주입하여 주면 후속 열공정에 의해 확산되어 후속 CSL과 GSL 사이에 도전 패스가 형성되어 저항이 낮춰진다.Referring to FIG. 2A, a
도 2b를 참조하면, 상기 홈(220)이 채워지도록 상기 반도체 기판 전면에 도전막(222)이 증착된다. 상기 도전막(222)은 폴리실리콘 또는 도핑된 폴리실리콘이 사용된다. 따라서, 상기 홈(220)에 채워진 도전막(222)은 CSL의 전극(222a)이 되고, 상기 콘트롤 게이트 전극막(218) 상에 증착된 상기 도전막(222)은 상기 콘트롤 게이트 전극막(218)과 동일하게 콘트롤 게이트를 역할을 하게 된다.Referring to FIG. 2B, a conductive film 222 is deposited on the entire surface of the semiconductor substrate to fill the
도 2c를 참조하면, 상기 도전막(222)이 소정 두께로 평탄화 식각된다. 상기 도전막(222) 상에 금속막(224)이 증착된다. 상기 금속막(224)은 텅스텐 실리사이 드(silicide) 또는 텅스텐으로 형성되면 바람직하게는 텅스텐 실리사이드가 사용된다. 상기 금속막(224) 상에 게이트 마스크막(226)이 증착된다. 상기 게이트 마스크막(226)은 PE(Plasma Enhanced) 산화막, USG(Undoped Silicate Glass)막 및 실리콘 질화막 중 하나가 선택되어 형성된다.Referring to FIG. 2C, the conductive layer 222 is flattened and etched to a predetermined thickness. A
도 2d를 참조하면, 사진 공정을 통해 상기 게이트 산화막(212)이 노출될 때까지 상기 게이트 산화막(212) 상의 막들(226, 224, 222, 218, 216, 214)이 게이트 패터닝되므로 워드라인, GSL 및 CSL이 형성된다. 이 때, 도 2d에서 보는 바와 같이 상기 게이트 패터닝시 상기 CSL 전극(222a)이 형성된 영역이 일개의 게이트 패턴 내에 포함되도록 패터닝하므로 상기 CSL 전극(222a)과 게이트 패턴이 겹쳐지게 되어 CSL 패턴이 형성된다.Referring to FIG. 2D, the
이와 같이 CSL 패턴을 주변의 게이트 패턴과 동일하게 높이를 맞추므로 후속 층간 절연막의 두께를 줄일 수 있어 후속 DC 형성시 콘택 식각시 발생하는 콘택 영역 낫오픈(not-open) 문제와 오정렬 문제 등을 방지할 수 있다. 또한, 후속 비트라인과 게이트 패턴 간의 단락(short) 유발을 방지할 수 있게 된다.As such, the CSL pattern is set to the same height as the surrounding gate pattern, so that the thickness of the subsequent interlayer insulating layer can be reduced, thereby preventing contact area not-open problems and misalignment problems generated during contact etching during subsequent DC formation. can do. In addition, it is possible to prevent a short circuit between a subsequent bit line and the gate pattern.
본 발명은 CSL의 높이를 게이트층과 동일하게 형성하여 후속 공정의 어려움을 해결하는 효과가 있다.The present invention has the effect of solving the difficulty of the subsequent process by forming the height of the CSL the same as the gate layer.
그리고, 본 발명은 CSL을 게이트층 형성과 동시에 형성하므로 공정 단순화를 이룰 수 있는 효과가 있다. In addition, the present invention has the effect of simplifying the process because the CSL is formed at the same time as forming the gate layer.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990055003A KR100655277B1 (en) | 1999-12-04 | 1999-12-04 | Method of forming a common source line in nand type flash memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990055003A KR100655277B1 (en) | 1999-12-04 | 1999-12-04 | Method of forming a common source line in nand type flash memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010054267A KR20010054267A (en) | 2001-07-02 |
KR100655277B1 true KR100655277B1 (en) | 2006-12-08 |
Family
ID=19623622
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019990055003A KR100655277B1 (en) | 1999-12-04 | 1999-12-04 | Method of forming a common source line in nand type flash memory |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100655277B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7611948B2 (en) | 2006-12-28 | 2009-11-03 | Samsung Electronics Co., Ltd. | Methods of forming non-volatile memory device |
WO2018195423A1 (en) * | 2017-04-20 | 2018-10-25 | Micromaterials Llc | Structure with selective barrier layer |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100614657B1 (en) | 2005-04-04 | 2006-08-22 | 삼성전자주식회사 | Flash memory devices and methods of forming the same |
-
1999
- 1999-12-04 KR KR1019990055003A patent/KR100655277B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7611948B2 (en) | 2006-12-28 | 2009-11-03 | Samsung Electronics Co., Ltd. | Methods of forming non-volatile memory device |
WO2018195423A1 (en) * | 2017-04-20 | 2018-10-25 | Micromaterials Llc | Structure with selective barrier layer |
Also Published As
Publication number | Publication date |
---|---|
KR20010054267A (en) | 2001-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3056983B2 (en) | Method of manufacturing electrically erasable programmable memory | |
US6515329B2 (en) | Flash memory device and method of making same | |
US6744096B2 (en) | Non-volatile memory device having a bit line contact pad and method for manufacturing the same | |
US6885044B2 (en) | Arrays of nonvolatile memory cells wherein each cell has two conductive floating gates | |
JP4477349B2 (en) | Method for manufacturing NAND flash memory device | |
US7439575B2 (en) | Protection against in-process charging in silicon-oxide-nitride-oxide-silicon (SONOS) memories | |
US20070034929A1 (en) | Flash memory device and method of manufacturing the same | |
US8952536B2 (en) | Semiconductor device and method of fabrication | |
US7563676B2 (en) | NOR-type flash memory cell array and method for manufacturing the same | |
KR100500456B1 (en) | Method of fabricating flash memory device and flash memory device fabricated thereby | |
US20070133289A1 (en) | NAND-type flash memory device with high voltage PMOS and embedded poly and methods of fabricating the same | |
JP2000286349A (en) | Semiconductor device and manufacture thereof | |
US7871885B2 (en) | Manufacturing method of flash memory device | |
KR100357185B1 (en) | Nonvolatile memory device and method for fabricating the same | |
US7041555B2 (en) | Method for manufacturing flash memory device | |
KR100655277B1 (en) | Method of forming a common source line in nand type flash memory | |
US6159803A (en) | Method of fabricating flash memory | |
KR20060009437A (en) | Non-volatile memory device and method of manufacturing the same | |
US7838421B2 (en) | Method of forming metal line of semiconductor device | |
US6806530B2 (en) | EEPROM device and method for fabricating same | |
US7060565B2 (en) | Fabrication of dielectric for a nonvolatile memory cell having multiple floating gates | |
US7982258B2 (en) | Flash memory device and method for manufacturing the device | |
US6483144B2 (en) | Semiconductor device having self-aligned contact and landing pad structure and method of forming same | |
KR100390958B1 (en) | Method of manufacturing a flash memory device | |
KR20050112990A (en) | Method of manufacturing nand flash memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091113 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |