KR100650755B1 - Refresh controller for a memory device - Google Patents

Refresh controller for a memory device Download PDF

Info

Publication number
KR100650755B1
KR100650755B1 KR1020050054991A KR20050054991A KR100650755B1 KR 100650755 B1 KR100650755 B1 KR 100650755B1 KR 1020050054991 A KR1020050054991 A KR 1020050054991A KR 20050054991 A KR20050054991 A KR 20050054991A KR 100650755 B1 KR100650755 B1 KR 100650755B1
Authority
KR
South Korea
Prior art keywords
refresh
bank
signal
auto
refresh command
Prior art date
Application number
KR1020050054991A
Other languages
Korean (ko)
Inventor
전병득
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050054991A priority Critical patent/KR100650755B1/en
Application granted granted Critical
Publication of KR100650755B1 publication Critical patent/KR100650755B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4065—Low level details of refresh operations

Abstract

A refresh control device of a memory device is provided to reduce current consumption required in a refresh operation by extending a refresh period as to a bank with good refresh characteristics. In a refresh control device of a memory device comprising a bank, a switching part selectively receives a first auto refresh command and a second auto refresh command. A logic assembly part outputs a signal for activating the bank in response to an output signal of the switching part. The generation period of the first auto refresh command is shorter than the generation period of the second auto refresh command. The logic assembly part receives an active signal for enabling the bank and a self refresh command signal for enabling a self refresh operation of the bank.

Description

메모리 장치의 리프레쉬 제어 장치{Refresh controller for a memory device}Refresh controller for a memory device

도 1은 종래의 리프레쉬 제어 장치의 일예이다. 1 is an example of a conventional refresh control device.

도 2는 본 발명에 따른 리프레쉬 신호의 발생을 설명하는 도면이다. 2 is a diagram illustrating generation of a refresh signal according to the present invention.

도 3은 본 발명에 따른 리프레쉬 제어 장치의 일 실시예이다. 3 is an embodiment of a refresh control apparatus according to the present invention.

본 발명은 메모리 장치에 관한 것으로, 특히 메모리 장치의 리프레쉬를 제어하는 장치에 관한 것이다. The present invention relates to a memory device, and more particularly to an apparatus for controlling the refresh of the memory device.

최근들어 셀룰라 폰이나 PDA 등과 같은 모바일 제품들의 수요가 급격히 증가함에 따라 이들 기기에 장착되는 휘발성 메모리 장치(이하, 메모리 장치)의 전력를 줄이기 위한 방안들이 다양하게 제시되고 있으며, 그 중 하나가 메모리 장치의 리프레쉬 전류를 줄이는 것이다. Recently, as the demand for mobile products such as cellular phones and PDAs increases rapidly, various methods for reducing the power of volatile memory devices (hereinafter, referred to as memory devices) mounted on these devices have been proposed. It is to reduce the refresh current.

도 1은 종래의 리프레쉬 제어 장치의 일예이다. 참고로, 도 1은 뱅크에 일대일 대응한다. 1 is an example of a conventional refresh control device. For reference, FIG. 1 corresponds to the bank one-to-one.

도 1에서, "ACTBi"는 i번째 뱅크를 액티브시키는 신호로서, 로우 레벨로 인 에이블되면 ACT_SUMi 신호를 하이 레벨로 인에이블시켜, i번째 뱅크를 액티브시킨다.In FIG. 1, "ACTBi" is a signal for activating the i-th bank. When enabled at a low level, the ACTBi signal is enabled at the high level to activate the i-th bank.

"SELF_ACTB"는 셀프 리프레쉬 동작시 내부 커맨드에 의하여 주기적으로 인에이블되는 신호로서, 로우 레벨로 인에이블되면 ACT_SUMi 신호를 하이 레벨로 인에이블시켜, i번째 뱅크를 액티브시킨다."SELF_ACTB" is a signal that is periodically enabled by an internal command during a self-refresh operation. When enabled at a low level, the "SELF_ACTB" enables the i-th bank by enabling the ACT_SUMi signal to a high level.

"AREF"는 칩셋으로부터 인가된 오토 리프레쉬 커맨드에 의하여 내부적으로 발생된 신호이며,ACT_SUMi 신호를 하이 레벨로 인에이블시켜, i번째 뱅크를 액티브시킨다(도 2 참조)."AREF" is a signal generated internally by an auto refresh command applied from the chipset, and enables the i-th bank by enabling the ACT_SUMi signal to a high level (see FIG. 2).

"ACT_SUMi"는 메모리 장치의 뱅크를 액티브시키는 신호이다."ACT_SUMi" is a signal for activating a bank of the memory device.

종래의 경우 도 1과 같은 리프레쉬 제어 장치를 이용하여 리프레쉬의 대상인 뱅크를 특정하여 리프레쉬 동작을 수행하였다. In the related art, a refresh operation is performed by specifying a bank to be refreshed using the refresh control device as shown in FIG. 1.

그런데, 종래의 경우에는 뱅크들의 특성과 무관하게 일정한 리프레쉬 주기로 각 뱅크에 대한 리프레쉬 동작을 수행하였다. 예컨대, 8K 리프레쉬의 경우, 메모리 장치의 제어부에 의하여 오토 리프레쉬 주기는 획일적으로 7.8μs 으로 세팅되었다. 이 때문에, 리프레쉬 특성이 매우 양호한 뱅크에 대해서도 일반적인 리프레쉬 특성을 갖는 뱅크와 동일하게 7.8μs 의 주기로 리프레쉬 동작을 수행할 수 밖에 없었으며, 이는 결과적으로 오토 리프레쉬 전류(IDD5)를 불필요하게 증가시킨다는 문제점이 있었다. However, in the related art, the refresh operation for each bank was performed at a constant refresh period regardless of the characteristics of the banks. For example, in the case of 8K refresh, the auto refresh period was set uniformly to 7.8 mu s by the control unit of the memory device. For this reason, even in a bank with a very good refresh characteristic, the refresh operation was forced to be performed at a period of 7.8 μs in the same manner as a bank having a general refresh characteristic. there was.

본 발명은 종래의 문제점을 해결하기 위하여 제안된 것으로, 뱅크의 리프레 쉬 특성에 따라 리프레쉬 주기를 다르게 하는 방안을 제공한다. The present invention has been proposed to solve the conventional problems, and provides a scheme for varying the refresh period according to the refresh characteristics of the bank.

또한, 본 발명은 리프레쉬 특성이 양호한 뱅크에 대하여 리프레쉬 주기를 길게함으로써 리프레쉬 동작시 소요되는 전류를 감소시키는 방안을 제안한다. In addition, the present invention proposes a method of reducing the current required during the refresh operation by lengthening the refresh period for a bank having good refresh characteristics.

본 발명에 따른 일 실시예인 뱅크를 구비하는 메모리 장치의 리프레쉬 제어 장치는 제 1 오토 리프레쉬 커맨드와 제 2 오토 리프레쉬 커맨드를 선택적으로 수신하는 스위칭부와, 상기 스위칭부의 출력신호에 응답하여 상기 뱅크를 액티브시키는 신호를 출력하는 논리 조합부를 구비한다.A refresh control apparatus of a memory device having a bank according to an embodiment of the present invention includes a switching unit for selectively receiving a first auto refresh command and a second auto refresh command, and activating the bank in response to an output signal of the switching unit. And a logic combination section for outputting a signal to be made.

실시예에 있어서, 제 1 오토 리프레쉬 커맨드의 생성 주기는 상기 제 2 오토 리프레쉬 커맨드의 생성 주기보다 더 짧다.In an embodiment, the generation period of the first auto refresh command is shorter than the generation period of the second auto refresh command.

실시예에 있어서, 논리 조합부는 뱅크를 활성화시키는 액티브 신호와 상기 뱅크에 대한 셀프 리프레쉬 동작을 가능하게 하는 셀프 리프레쉬 커맨드 신호를 더 수신한다. In an embodiment, the logic combiner further receives an active signal for activating a bank and a self refresh command signal for enabling a self refresh operation for the bank.

(실시예)(Example)

이하, 도면을 참조하여 본 발명의 실시예를 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the drawings.

도 2는 리프레쉬 특성에 따른 리프레쉬 주기를 다르게 하는 방법을 설명하기 위한 도면이다. 2 is a view for explaining a method of different refresh cycles according to refresh characteristics.

도 2에서, 오토 리프레쉬 커맨드(AREF)는 7.8μs의 주기로 리프레쉬 동작을 수행시키는 신호로서, 뱅크의 리프레쉬 특성이 보통인 경우에 일반적으로 인가되는 신호이다.In FIG. 2, the auto refresh command AREF is a signal for performing a refresh operation at a period of 7.8 μs, which is generally applied when the refresh characteristic of a bank is normal.

다음, 오토 리프레쉬 커맨드(AREF2)는 오토 리프레쉬 커맨드(AREF)의 2분주 신호로서, 15.6μs의 주기로 리프레쉬 동작을 수행시키는 신호로서, 뱅크의 리프레쉬 특성이 매우 양호한 경우에 인가되는 신호이다.Next, the auto refresh command AREF2 is a two-division signal of the auto refresh command AREF, which performs a refresh operation at a cycle of 15.6 μs, and is a signal applied when the refresh characteristic of the bank is very good.

통상, 4뱅크 구조의 메모리 장치에 있어서, 특정 뱅크의 리프레쉬 성능이 매우 우수한 경우에는 오토 리프레쉬 커맨드(AREF2)를 사용하여 오토 리프레쉬 동작을 수행하고, 나머지 뱅크에 대하여는 오토 리프레쉬 커맨드(AREF)를 사용하여 오토 리프레쉬 동작을 수행할 수 있다. 여기서, 오토 리프레쉬 커맨드(AREF2)를 사용하는 경우에는 그 해당 뱅크를 15.6μs의 주기로 리프레쉬 하여도 가능한 경우에 적용된다. 본 발명에서는 분주기를 이용하여 오토 리프레쉬 커맨드(AREF2)의 발생 주기를 15.6μs로 세팅하였지만, 뱅크의 성능에 따라서 줄이거나 늘릴 수 있음은 당연하다. In general, in a 4-bank memory device, when the refresh performance of a particular bank is very excellent, the auto refresh operation is performed using the auto refresh command AREF2, and the auto refresh command AREF is used for the remaining banks. Auto refresh operation can be performed. Here, the case where the auto refresh command AREF2 is used is applied even when the corresponding bank can be refreshed at a cycle of 15.6 s. In the present invention, the frequency of generation of the auto refresh command AREF2 is set to 15.6 μs using a divider, but it is natural that the frequency can be reduced or increased depending on the performance of the bank.

도 3은 본 발명에 따른 리프레쉬 제어 장치의 일 실시예에다. 참고로, 도 3에서, "ACTBi"와 "SELF_ACTB"와 "AREF"와 "ACT_SUMi"는 도 1에서 설명한 바와같다.3 is an embodiment of a refresh control apparatus according to the present invention. For reference, in FIG. 3, "ACTBi", "SELF_ACTB", "AREF", and "ACT_SUMi" are as described in FIG.

도시된 바와같이, 도 3의 리프레쉬 제어 장치는 제어신호발생부(301)와, 스위칭부(302)와, 인버터(31)와, 낸드 게이트(32)를 구비한다. As shown in the drawing, the refresh control device of FIG. 3 includes a control signal generator 301, a switching unit 302, an inverter 31, and a NAND gate 32.

제어신호 발생부(301)는 휴즈 롬으로 구성되며, 휴즈를 절단하였을 경우에는 하이 레벨의 제어신호(FU)를 출력하고, 휴즈를 절단하지 않은 경우에는 로우 레벨의 제어신호(FU)를 출력한다. The control signal generator 301 is configured as a fuse ROM, and outputs a high level control signal FU when the fuse is cut, and outputs a low level control signal FU when the fuse is not cut. .

스위칭부(302)는 신호(AREF, AREF2)를 수신하며, 제어신호(FU)에 따라서 신호(AREF, AREF2)중의 하나를 선택하여 출력한다. 즉, 제어신호(FU)가 하이 레벨인 경우, 신호(AREF2)를 선택하여 출력하고, 로우 레벨인 경우, 신호(AREF)를 선택하여 출력한다. 스위칭부(302)의 출력신호는 "AREF12"로 표시된다. The switching unit 302 receives the signals AREF and AREF2 and selects and outputs one of the signals AREF and AREF2 according to the control signal FU. That is, when the control signal FU is at the high level, the signal AREF2 is selected and output. When the control signal FU is at the low level, the signal AREF is selected and output. The output signal of the switching unit 302 is represented by "AREF12".

인버터(31)는 스위칭부(302)의 출력신호(AREF12)를 수신한다.The inverter 31 receives the output signal AREF12 of the switching unit 302.

낸드 게이트(32)는 "ACTBi"와 "SELF_ACTB"와 인버터(31)의 출력신호를 수신한다. The NAND gate 32 receives "ACTBi" and "SELF_ACTB" and output signals of the inverter 31.

낸드 게이트(32)의 출력신호는 "ACT_SUMi"로 표시된다. The output signal of the NAND gate 32 is represented by "ACT_SUMi".

도 3의 회로는 뱅크별로 구비된다. 따라서, 4뱅크의 경우, 4개의 리프레쉬 제어 장치가 구비된다. The circuit of FIG. 3 is provided for each bank. Thus, in the case of four banks, four refresh control devices are provided.

이하, 동작을 설명하기로 한다. The operation will be described below.

먼저, 도 2와 같은 리프레쉬 신호를 제공한 상태에서, 메모리 칩(장치) 제작 후 웨이퍼 테스트를 거쳐 각 뱅크의 리프레쉬 실력치를 측정한다. 예를들어, 측정 결과 어떤 뱅크는 9μs마다 리프레쉬를 해주어야 하는 실력치를 가지고 있다면 신호(AREF)를 사용하여 7.8μs의 주기로 오토 리프레쉬를 해주어야 한다. 또한, 19μs마다 리프레쉬를 해주어야 하는 뱅크에 대하여는 15.6μs의 주기로 오토 리프레쉬를 해주여야 한다. 마찬가지로, 10μs, 20μs의 리프레쉬 실력치를 각각 갖는 뱅크에 대하여는 각각 신호(AREF), 신호(AREF2)를 사용하여 오토 리프레쉬 동작을 수행할 수 있다. 이렇게 뱅크별로 선택적인 리프레쉬를 함으로써, 오토 리프레쉬 전류(IDD5)를 감소시킬 수 있다. First, in the state where the refresh signal as shown in FIG. 2 is provided, the refresh ability value of each bank is measured after wafer test after fabricating the memory chip (device). For example, if a measurement shows that a bank has the ability to refresh every 9μs, it must be auto refreshed at 7.8μs using the signal (AREF). In addition, banks that need to be refreshed every 19μs should be auto refreshed at 15.6μs. Similarly, an auto refresh operation may be performed on the banks having the refresh ability values of 10 μs and 20 μs, respectively, using the signal AREF and the signal AREF2. By selectively refreshing for each bank in this manner, the auto refresh current IDD5 can be reduced.

예를들어, 9μs의 리프레쉬 실력치를 갖는 뱅크에 대하여는 7.8μ를 갖는 신호(AREF)를 입력하여야 한다. 그러기 위해서는 제어신호 발생부의 휴즈를 절단하 지 않으면 된다. 참고로, 휴즈 롬으로 구성된 제어신호 발생부(301)의 신호(PUPb)는 파워-업 초기에 하이로 인에이블되었다가 로우로 디스에이블되는 신호이다. For example, for a bank with a refresh ability of 9 microseconds, a signal AREF having 7.8 microns must be input. To do this, the fuse of the control signal generator needs to be cut off. For reference, the signal PUPb of the control signal generator 301 composed of a fuse ROM is a signal that is enabled high and then disabled low in the initial stage of power-up.

다음, 17μs의 리프레쉬 실력치를 갖는 뱅크에 대하여는 15.6μ를 갖는 신호(AREF)를 입력하여야 한다. 그러기 위해서는 제어신호 발생부(301)의 휴즈를 절단하면 된다. Next, for a bank having a refresh ability value of 17 μs, a signal AREF having 15.6 μ should be input. To do this, the fuse of the control signal generator 301 may be cut.

이처럼, 뱅크의 특성에 따라서 리프레쉬 주기를 조절함으로써 오토 리프레쉬 전류의 소모를 줄일 수 있다. As such, the consumption of the auto refresh current can be reduced by adjusting the refresh cycle according to the characteristics of the bank.

본 발명의 리프레쉬 제어 장치를 사용하여 리프레쉬 전류의 소모를 방지할 수 있으며, 이는 모바일 제품에 사용되는 저전력 메모리 장치의 요구에 부응할 수 있다. The refresh control device of the present invention can be used to prevent the consumption of refresh current, which can meet the needs of low power memory devices used in mobile products.

Claims (3)

삭제delete 삭제delete 뱅크를 구비하는 메모리 장치의 리프레쉬 제어 장치에 있어서, In the refresh control device of a memory device having a bank, 제 1 오토 리프레쉬 커맨드와 제 2 오토 리프레쉬 커맨드를 선택적으로 수신하는 스위칭부와, 상기 스위칭부의 출력신호에 응답하여 상기 뱅크를 액티브시키는 신호를 출력하는 논리 조합부를 구비하며,A switching unit for selectively receiving a first auto refresh command and a second auto refresh command, and a logic combination unit for outputting a signal for activating the bank in response to an output signal of the switching unit, 상기 제 1 오토 리프레쉬 커맨드의 생성 주기는 상기 제 2 오토 리프레쉬 커맨드의 생성 주기보다 더 짧고,The generation period of the first auto refresh command is shorter than the generation period of the second auto refresh command, 상기 논리 조합부는 상기 뱅크를 활성화시키는 액티브 신호와 상기 뱅크에 대한 셀프 리프레쉬 동작을 가능하게 하는 셀프 리프레쉬 커맨드 신호를 수신하는 것을 특징으로 하는 메모리 장치의 리프레쉬 제어 장치. And the logic combination unit receives an active signal for activating the bank and a self refresh command signal for enabling a self refresh operation on the bank.
KR1020050054991A 2005-06-24 2005-06-24 Refresh controller for a memory device KR100650755B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054991A KR100650755B1 (en) 2005-06-24 2005-06-24 Refresh controller for a memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054991A KR100650755B1 (en) 2005-06-24 2005-06-24 Refresh controller for a memory device

Publications (1)

Publication Number Publication Date
KR100650755B1 true KR100650755B1 (en) 2006-11-27

Family

ID=37713908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054991A KR100650755B1 (en) 2005-06-24 2005-06-24 Refresh controller for a memory device

Country Status (1)

Country Link
KR (1) KR100650755B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025320A (en) * 2001-09-20 2003-03-29 주식회사 하이닉스반도체 A low power semiconductor memory device with normal mode and partial array self refresh mode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030025320A (en) * 2001-09-20 2003-03-29 주식회사 하이닉스반도체 A low power semiconductor memory device with normal mode and partial array self refresh mode

Similar Documents

Publication Publication Date Title
KR100608370B1 (en) Method for refreshing a memory device
KR100543659B1 (en) Active driver for generating internal voltage
KR100437610B1 (en) A low power semiconductor memory device with normal mode and partial array self refresh mode
US6876585B2 (en) Circuit and method for selecting reference voltages in semiconductor memory device
US6292420B1 (en) Method and device for automatically performing refresh operation in semiconductor memory device
JPH04344387A (en) Semiconductor memory device using refresh-request- signal generator for executing refresh operation in response to temperature of element
US20090231946A1 (en) Semiconductor memory device having column decoder
KR100914294B1 (en) Auto refresh controlling apparatus
KR100650755B1 (en) Refresh controller for a memory device
KR20060127366A (en) Internal voltage driving circuit
KR100624624B1 (en) Semiconductor memory device
US7474578B2 (en) Refresh control circuit and method thereof and bank address signal change circuit and methods thereof
US20020063594A1 (en) Internal power voltage generator of semiconductor device
US7573771B2 (en) High voltage generator and semiconductor memory device
KR20070056661A (en) Core voltage control circuit of semiconductor memory apparatus
KR100378189B1 (en) A memory device for reducing refresh noise
US7161852B2 (en) Semiconductor memory device with stable internal power supply voltage
US9865327B1 (en) Semiconductor memory apparatus
KR100727441B1 (en) Column decoder
KR100675899B1 (en) Internal voltage generating circuit and internal voltage supplying apparatus
KR100915826B1 (en) Voltage generator of semiconductor memory apparatus and control method of the same
KR20120042273A (en) Power-up signal generating circuit and semiconductor device including the same
KR20050072840A (en) Temperature compensated self refresh circuit with temperature sensor limiter
KR20060018582A (en) High voltage detecting circuit and high voltage pumping device by that
JPH11328960A (en) Semiconductor storage device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee