KR100649252B1 - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR100649252B1
KR100649252B1 KR1020040049299A KR20040049299A KR100649252B1 KR 100649252 B1 KR100649252 B1 KR 100649252B1 KR 1020040049299 A KR1020040049299 A KR 1020040049299A KR 20040049299 A KR20040049299 A KR 20040049299A KR 100649252 B1 KR100649252 B1 KR 100649252B1
Authority
KR
South Korea
Prior art keywords
signal
pulse
period
level
light emitting
Prior art date
Application number
KR1020040049299A
Other languages
English (en)
Other versions
KR20060000437A (ko
Inventor
엄기명
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040049299A priority Critical patent/KR100649252B1/ko
Publication of KR20060000437A publication Critical patent/KR20060000437A/ko
Application granted granted Critical
Publication of KR100649252B1 publication Critical patent/KR100649252B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H03K5/15093—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using devices arranged in a shift register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

전압 기입 방식의 유기 발광 표시 장치의 각 화소 영역에서, 3개의 유기 발광 소자가 각각 발광 제어용 트랜지스터를 통하여 구동 트랜지스터에 연결되어 있다. 그리고 직전 주사선에 선택 신호가 인가될 때 구동 트랜지스터에 연결된 커패시터에 문턱 전압이 저장되고, 현재 주사선에 선택 신호가 인가될 때 커패시터에 데이터 전압이 기입된다. 다음, 3개의 발광 제어용 트랜지스터를 각각 제어하는 제1 내지 제3 발광 신호에 의해 3개의 유기 발광 소자 중 발광할 소자가 선택된다. 이때, 제1 내지 제3 발광 신호를 하나의 발광 제어 신호를 통하여 생성할 수 있으며, 또한 발광 제어 신호를 통하여 선택 신호를 생성할 수도 있다.
주사, 공유, 유기EL, 주사 구동부, 플립플롭, 래치, 발광, 전압 기입, 보상

Description

발광 표시 장치{LIGHT EMITTING DISPLAY}
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 화소의 개략적인 회로도이다.
도 3은 본 발명의 제1 실시예에 따른 발광 표시 장치의 개략적인 신호 타이밍도이다.
도 4는 본 발명의 제1 실시예에 따른 발광 표시 장치의 상세 신호 타이밍도이다.
도 5는 본 발명의 제1 실시예에 따른 주사 구동부를 나타내는 도면이다.
도 6은 본 발명의 제1 실시예에 따른 주사 구동부의 신호 타이밍도이다.
도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 주사 구동부의 주사 신호 생성부를 나타내는 도면이다.
도 8은 본 발명의 제2 실시예에 따른 주사 구동부의 주사 신호 생성부의 첫 번째 시프트 레지스터를 나타내는 도면이다.
도 9는 본 발명의 제2 실시예에 따른 주사 구동부의 신호 타이밍도이다.
도 10은 본 발명의 제3 실시예에 따른 주사 구동부의 신호 타이밍도이다.
도 11은 본 발명의 제3 실시예에 따른 주사 구동부의 주사 신호 생성부의 첫 번째 시프트 레지스터를 나타내는 도면이다.
도 12는 도 11의 시프트 레지스터에서의 신호 타이밍도이다.
본 발명은 발광 표시 장치에 관한 것으로, 특히 유기 발광 표시 장치의 주사 구동부에 관한 것이다.
유기 물질의 발광을 이용하는 유기 발광 표시 장치 등의 발광 표시 장치의 표시 영역에는 행 방향으로 뻗어 있는 복수의 선택 주사선과 열 방향으로 뻗어 있는 복수의 데이터선이 형성되어 있다. 이웃하는 두 선택 주사선과 이웃하는 두 데이터선에 의해 화소 영역이 정의되고, 이러한 화소 영역에 화소가 행렬 형태로 형성된다. 그리고 하나의 화소에는 선택 주사선으로부터 전달되는 선택 신호에 응답하여 데이터선으로부터의 데이터 신호를 전달하는 능동 소자, 즉 트랜지스터가 형성되어 있다. 따라서 이러한 표시 장치는 선택 주사선을 구동하기 위한 주사 구동부와 데이터선을 구동하기 위한 데이터 구동부가 필요하다.
그리고 이러한 표시 장치에서는 일반적으로 적색(이하, "R"이라 함)의 빛을 내는 R 화소, 녹색(이하, "G"라 함)의 빛을 내는 G 화소 및 청색(이하, "B"라 함)의 빛을 내는 B 화소의 밝기의 조합에 의해 다양한 색상이 표현된다. 따라서 표시 장치에는 일반적으로 행 방향으로 R, G, B 화소가 연속적으로 배치되어 있고, 이들 R, G, B 화소 각각에 별도의 데이터선이 연결되어 있다.
데이터 구동부는 디지털 데이터 신호를 아날로그 신호로 변환하여 모든 데이터선에 인가하여야 하므로, 데이터선의 개수에 해당하는 출력 단자를 가져야 한다. 그런데 일반적으로 데이터 구동부는 복수의 집적 회로로 제작되는데, 하나의 집적 회로가 가지는 출력 단자의 개수는 제한되어 있으므로 모든 데이터선을 구동하기 위해서는 많은 집적 회로가 사용되어야 한다. 또한, 제한된 표시 영역 내에서 R, G, B 화소 별로 데이터선이 각각 형성되고 이러한 화소를 구동하기 위한 구동 소자도 각각 형성되는 경우에, 화소의 개구율이 감소한다는 문제점이 있다.
그리고 유기 발광 표시 장치는 화소 내의 커패시터에 전압을 기입하여 유지시키기 위해 인가되는 신호의 형태에 따라 전압 기입(voltage programming) 방식과 전류 기입(current programming) 방식으로 나누어진다. 이때, 전압 기입 방식의 경우에 화소 내의 유기 발광 소자에 전류를 전달하는 구동 트랜지스터의 문턱 전압이 화소 사이에서 편차가 있는 경우에, 유기 발광 소자로 전달되는 전류의 값이 달라져서 휘도 편차가 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 데이터선을 구동하는 집적 회로의 개수를 줄일 수 있는 발광 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 데이터선의 개수를 줄일 수 있는 발광 표시 장치를 제공하는 것이다.
본 발명이 이루고자 하는 또다른 기술적 과제는 구동 트랜지스터의 문턱 전압을 보상할 있는 전압 기입 방식의 발광 표시 장치를 제공하는 것이다.
이러한 과제를 해결하기 위해, 본 발명은 세 개의 화소가 하나의 데이터선과 선택 주사선을 공유하도록 한다.
본 발명의 한 특징에 따르면, 표시 영역, 제1 구동부 및 제2 구동부를 포함하는 발광 표시 장치가 제공된다. 표시 영역은, 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선, 복수의 제1, 제2, 제3 및 제4 주사선, 상기 데이터선과 상기 제1 주사선에 의해 각각 정의되며 제1, 제2 및 제3 발광 소자를 각각 가지는 복수의 화소 영역을 포함한다. 제1 구동부는, 제1 내지 제3 필드에서 각각 제1 펄스를 가지며 상기 선택 신호에 대응되는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하며, 상기 제1 내지 제3 필드에서 각각 제1 레벨의 제2 펄스를 가지는 제2 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력한다. 제2 구동부는, 상기 제2 신호로부터, 상기 제1 필드에서 상기 제2 신호가 상기 제1 레벨의 반전된 제2 레벨인 기간 중 적어도 일부 기간 동안 제3 펄스를 가지는 제3 신호, 상기 제2 필드에서 상기 제2 신호가 상기 제2 레벨인 기간 중 적어도 일부 기간 동안 제4 펄스를 가지는 제4 신호, 상기 제3 필드에서 상기 제2 신호가 상기 제2 레벨인 기간 중 적어도 일부 기간 동안 제5 펄스를 가지는 제5 신호를 생성한다. 이때, 상기 제1 내지 제3 필드에서 각각 상기 제1 신호의 상기 제1 펄스에 대응하는 펄스에 의해 상기 화소 영역에 상기 데이터 신호가 전달되고, 상기 제1 내지 제3 필드에서 각각 상기 제3, 제4 및 제5 신호의 상기 제3, 제4 및 제5 펄스에 대응하는 펄스에 의해 상기 제1, 제2 및 제3 발광 소자가 각각 발광한다.
본 발명의 한 실시예에 따르면, 상기 제2 신호의 제2 펄스 기간은 상기 제1 신호의 상기 제1 펄스 기간 중 일부 기간과 상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스 기간을 포함한다.
본 발명의 다른 실시예에 따르면, 상기 제2 신호의 제2 펄스 기간은 상기 제1 신호의 상기 제1 펄스 기간과 상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스 기간을 포함한다.
본 발명의 또다른 실시예에 따르면, 상기 화소 영역은, 상기 제1 신호의 제1 펄스에 대응하는 펄스에 의해 다이오드 형태로 연결되는 제1 트랜지스터, 상기 제1 트랜지스터의 게이트에 연결되어 전압을 저장하는 커패시터, 상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스에 대응하는 펄스에 응답하여 상기 데이터 신호를 상기 커패시터로 전달하는 제2 트랜지스터, 상기 제3 신호의 상기 제3 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제1 발광 소자로 전달하는 제3 트랜지스터, 상기 제4 신호의 상기 제4 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제2 발광 소자로 전달하는 제4 트랜지스터, 그리고 상기 제5 신호의 상기 제5 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제3 발광 소자로 전달하는 제5 트랜지스터를 더 포함한다.
본 발명의 다른 특징에 따르면, 제1 신호, 제2 신호, 제3 신호 및 제4 신호를 출력하는 주사 구동부를 포함하는 발광 표시 장치가 제공된다. 본 발명의 주사구동부에서, 제1 구동부는 제1 내지 제4 필드에서 각각 제1 펄스를 가지는 상기 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하며, 제2 펄스를 가지는 제5 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력한다. 그리고 제2 구동부는, 상기 제5 신호로부터, 상기 제1 필드에서 제2 기간 동안 제3 펄스를 가지는 상기 제2 신호, 상기 제2 필드 및 상기 제4 필드에서 각각 제3 기간 동안 제4 펄스를 가지는 상기 제3 신호, 상기 제3 필드에서 제4 기간 동안 제5 펄스를 가지는 상기 제4 신호를 생성한다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 어떤 부분이 다른 부분과 연결되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
이제 본 발명의 실시예에 따른 발광 표시 장치에 대하여 도면을 참고로 하여 상세하게 설명한다. 그리고 본 발명의 실시예에서는 유기 물질의 발광을 이용하는 유기 발광 표시 장치를 예로 들어 설명한다.
도 1은 본 발명의 실시예에 따른 유기 발광 표시 장치의 개략적인 평면도이다.
도 1에 나타낸 바와 같이, 본 발명의 실시예에 따른 유기 발광 표시 장치는 표시 패널을 형성하기 위한 절연 기판(도시하지 않음)을 포함하며, 절연 기판은 표시 장치의 사용자에게 화면으로 보이는 영역인 표시 영역(100), 즉 발광 영역과 그 바깥의 주변 영역, 즉 비발광 영역으로 나눌 수 있다. 주변 영역에는 주사 구동부(200) 및 데이터 구동부(300)가 형성되어 있다.
표시 영역(100)은 복수의 데이터선(D1∼Dn), 복수의 선택 주사선(S0∼S m), 복수의 발광 주사선(E11∼E1m, E21∼E2m, E31∼E 3m) 및 복수의 화소를 포함한다. 복수의 데이터선(D1∼Dn)은 열 방향으로 뻗어 있으며 화상을 나타내는 전압 형태의 데이터 신호(이하, "데이터 전압"이라 함)를 화소로 전달하며, 복수의 선택 주사선(S0∼S m)과 발광 주사선(E11∼E1m, E21∼E2m, E31∼E 3m)은 가로 방향으로 뻗어 있으며 각각 선택 신호와 발광 신호를 화소로 전달한다. 그리고 이웃하는 두 선택 주사선(S1∼Sm)과 이웃하는 두 데이터선(D1∼Dn)에 의해 화소 영역(110)이 정의되고, 하나의 화소 영역(110)에 세 개의 화소(111, 112, 113)가 형성된다. 즉, 화소 영역(110)의 세 개의 화소(111, 112, 113)는 하나의 데이터선과 하나의 선택 신호선에 공통으로 연결되어 있다.
도 1에서는 각 화소에 발광 주사선(E11∼E1m, E21∼E2m, E 31∼E3m)이 세 개 형성되고, 이들 주사선(E11∼E1m, E21∼E2m, E31∼E 3m)을 구동하는 주사 구동부(200)가 형성 되어 있는 것으로 하여 설명한다. 또한, 한 프레임이 네 개의 필드로 분할되어 구동되고 네 필드의 기간이 동일한 것으로 하여 설명한다.
주사 구동부(200)는 각 필드에서 복수의 선택 주사선(S0∼Sm)에 로우 레벨의 선택 신호를 순차적으로 인가한다. 또한 주사 구동부(200)는 한 필드에서 복수의 발광 주사선(E11∼E1m)에 로우 레벨의 발광 신호를 순차적으로 인가하고, 다른 필드에서 복수의 발광 주사선(E21∼E2m)에 로우 레벨의 발광 신호를 순차적으로 인가하고, 또다른 필드에서 복수의 발광 주사선(E31∼E3m)에 로우 레벨의 발광 신호를 순차적으로 인가한다. 데이터 구동부(300)는 데이터 전압을 데이터선(D1∼Dn)으로 인가하며, 데이터선(D1∼Dn)은 행 방향으로 배열되어 있는 화소 영역(110)을 각각 통과하며 화소 영역(110)에서 새 개의 화소(111, 112, 113)에 연결되어 있다.
주사 구동부(200) 및/또는 데이터 구동부(300)는 절연 기판 위에 집적 회로 형태로 직접 장착될 수 있다. 또는 이들 구동부(200 및/또는 300)를 절연 기판 위에서 주사선(S0∼Sm, E11∼E1m, E21∼E2m , E31∼E3m), 데이터선(D1∼Dn) 및 화소 회로(110)의 트랜지스터를 형성하는 층과 동일한 층들로 형성할 수도 있다. 또는 이들 구동부(200 및/또는 300)를 절연 기판과 별도의 기판에 형성하여 이들 기판을 절연 기판에 전기적으로 연결할 수도 있으며, 또한 절연 기판에 접착되어 전기적으로 연결된 TCP(tape carrier package), FPC(flexible printed circuit) 또는 TAB(tape automatic bonding)에 칩 등의 형태로 장착할 수도 있다.
아래에서는 도 2를 참조하여 본 발명의 제1 실시예에 따른 화소에 대해서 상세하게 설명한다.
도 2는 본 발명의 제1 실시예에 따른 화소의 개략적인 회로도이다. 본 발명의 제1 실시예에서는 하나의 데이터선과 하나의 주사선에 의해 형성되는 화소 영역(110)에 세 개의 화소가 형성된다. 그리고 도 2에서는 유기 물질의 발광을 이용하는 화소를 예로서 도시하였으며, 설명의 편의상 i번째 행의 주사선(Si)과 j번째 데이터선(Dj)에 형성되는 화소 영역, 즉 세 개의 화소를 대표로 도시하였다(여기서 i는 1에서 m 사이의 정수이고 j는 1에서 n 사이의 정수). 또한, 도 2에서는 행 방향으로 R, G, B 순으로 화소가 배치되는 것으로 한다.
도 2에 나타낸 바와 같이, 본 발명의 제1 실시예에서 행 방향으로 이웃하는 세 화소는 하나의 데이터선과 구동 소자를 공유하며, 구동 소자는 네 개의 트랜지스터(M1, M2, M3, M4), 데이터 저장용 커패시터(Cst) 및 문턱 전압 보상용 커패시터(Cvth)를 포함한다. 선택 주사선(Si)과 데이터선(Dj)에 의해 형성되는 화소 영역(110)의 세 화소(111, 112, 113)는 구동 소자, 발광 제어용 트랜지스터(M5R, M5G, M5B) 및 유기 발광 소자(OLED1, OLED2, OLED3)를 포함하며, 유기 발광 소자(OLED1, OLED2, OLED3)는 각각 R, G 및 B 색상의 빛을 발광한다.
트랜지스터(M1)는 유기 발광 소자(OLED1, OLED2, OLED3)를 구동하기 위한 구동 트랜지스터로서 하이 레벨의 전원 전압을 공급하기 위한 전원(VDD)과 트랜지스터(M5R, M5G, M5B) 사이에 연결되며, 게이트에 인가되는 전압에 따라 트랜지스터(M5R, M5G, M5B)를 통하여 유기 발광 소자(OLED1, OLED2, OLED3)에 흐르는 전류를 제어한다. 그리고 트랜지스터(M2)는 트랜지스터(M1)의 게이트와 드레인 사이에 연결되며, 직전 주사선(Si-1)으로부터의 로우 레벨의 선택 신호에 응답하여 트랜지스터(M1)를 다이오드 형태로 연결시킨다.
구동 트랜지스터(M1)의 게이트에는 커패시터(Cvth)의 제1 전극(A)이 연결되며, 커패시터(Cvth)의 제2 전극(B) 및 전원(VDD) 사이에는 커패시터(Cst)와 트랜지스터(M4)가 병렬로 연결된다. 트랜지스터(M4)는 직전 주사선(Si-1)으로부터의 로우 레벨의 선택 신호에 응답하여 커패시터(Cvth)의 제2 전극(B)을 전원(VDD)에 연결한다. 그리고 트랜지스터(M3)는 데이터선(Dj)과 커패시터(Cvth)의 제2 전극(B) 사이에 연결되는 스위칭 트랜지스터로서, 현재 주사선(Si)으로부터 로우 레벨의 선택 신호에 응답하여 데이터선(Dj)으로부터의 데이터 전압을 커패시터(Cvth)의 제2 전극(B)으로 전달한다.
트랜지스터(M5R, M5G, M5B)는 각각 트랜지스터(M1)의 드레인과 유기 발광 소자(OLED1, OLED2, OLED3)의 애노드 사이에 연결되며, 각각 발광 신호선(E1i, E2i, E3i)으로부터의 하이 레벨의 발광 신호에 응답하여 트랜지스터(M1)의 드레인과 유기 발광 소자(OLED)를 전기적으로 차단하고, 발광 신호선(E1i, E2i, E3i)으로부터의 로우 레벨의 발광 신호에 응답하여 구동 트랜지스터(M1)로부터의 전류를 각각 유기 발광 소자(OLED1, OLED2, OLED3)로 전달한다. 유기 발광 소자(OLED1, OLED2, OLED3)는 각각 입력되는 전류에 대응하여 빛을 방출하며, 유기 발광 소자(OLED1, OLED2, OLED3)의 캐소드에 연결되는 전압(VSS)은 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압, 음의 전압 등이 사용될 수 있다.
다음, 도 3 및 도 4를 참조하여 본 발명의 제1 실시예에 따른 발광 표시 장치의 구동 방법에 대해서 상세하게 설명한다.
도 3은 본 발명의 제1 실시예에 따른 발광 표시 장치의 개략적인 신호 타이밍도이며, 도 4는 본 발명의 제1 실시예에 따른 발광 표시 장치의 상세 신호 타이밍도이다.
도 3 및 도 4에서는 한 프레임이 4개의 필드(1F∼4F)로 이루어지고, 제1 내지 제3 필드(1F∼3F)에서는 각각 R, G 및 B 색상의 유기 발광 소자(OLED1, OLED2, OLED3)에 대응하는 데이터 전압이 인가되고, 제4 필드(4F)에서는 블랙 계조의 데이터 전압이 인가되는 것으로 한다. 그리고 도 3 및 도 4에서는 선택 주사선(Si)에 인가되는 선택 신호는 scan[i]로 표시하고, 발광 주사선(E1i, E2i, E3i)에 인가되는 발광 신호는 각각 emit1[i], emit2[i], emit3[i]로 표시하였다.
먼저, 도 3을 참조하여 도 2에 도시한 화소의 동작에 대해서 간단하게 설명한다. 도 3에서는 제1 필드(1F)에서 R 색상의 유기 발광 소자(OLED1)에 대응하는 데이터 전압이 인가되어 유기 발광 소자(OLED1)가 발광하는 것으로 한다.
먼저, T1 기간에서, 발광 주사선(E1i, E3i)의 발광 신호(emit1[i], emit3[i])가 하이 레벨인 상태에서 발광 주사선(E2i)의 발광 신호(emit2[i])가 하이 레벨로 되고 직전 주사선(Si-1)의 선택 신호(scan[i-1])가 로우 레벨로 되면, 트랜지스터(M2)가 턴온되어 트랜지스터(M1)는 다이오드 형태로 연결되고 또한 트랜지스터(M4)가 턴온된다. 그러면 다이오드 형태로 연결된 트랜지스터(M1)의 게이트와 소스 사이의 전압이 트랜지스터(M1)의 문턱 전압(Vth)이 될 때까지 변하게 된다. 이때, 트랜지스터(M1)의 소스는 전원(VDD)에 연결되어 있으므로, 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압은 (VDD+Vth) 전압으로 된다. 그리고 트랜지스터(M4)가 로우 레벨의 선택 신호(scan[i-1])에 의해 턴온되어 커패시터(Cvth)의 제2 전극(B)은 전원(VDD)에 연결되어 있으므로, 커패시터(Cvth)의 제2 전극(B) 전압은 전원 전압(VDD)으로 된다. 따라서 커패시터(Cvth)에는 문턱 전압(Vth)이 저장된다.
다음, T2 기간에서 직전 주사선(Si-1)의 선택 신호(scan[i-1])가 하이 레벨로 되고 현재 주사선(Si)의 선택 신호(scan[i])가 로우 레벨로 되면, 트랜지스터(M2, M4)가 턴오프되고 트랜지스터(M3)가 턴온된다. 그리고 데이터선(Dj)으로부터 R 색상의 유기 발광 소자(OLED1)에 대응하는 데이터 전압(Vdata)이 트랜지스터(M3)로 전달된다. 그러면 데이터 전압(Vdata)이 커패시터(Cvth)의 제2 전극(B)으로 전달되어, 커패시터(Cvth)의 제1 전극(A) 전압은 데이터 전압(Vdata)과 전원 전압(VDD)의 차이만큼 부스트된다. 따라서 트랜지스터(M1)의 게이트, 즉 커패시터(Cvth)의 제1 전극(A) 전압(Vg)은 수학식 1과 같이 되고, 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)은 직렬로 연결된 커패시터(Cvth, Cst)에 저장이 된다. 그리고 트랜지 스터(M5R, M5G, M5B)가 턴오프되어 있으므로 커패시터(Cvth)의 제1 전극(A) 전압은 전압 손실없이 부스트될 수 있다.
Figure 112004028425166-pat00001
다음, T2 기간 이후에 선택 신호(scan[i])가 하이 레벨로 되고 발광 신호(emit1[i])가 로우 레벨로 되면, 커패시터(Cvth, Cst)에 저장된 트랜지스터(M1)의 게이트와 소스 사이의 전압(Vgs)에 의해 트랜지스터(M1)의 드레인에는 수학식 2에 나타낸 전류(IOLED)가 흐른다. 그리고 이 전류(IOLED)가 트랜지스터(M5R)를 통하여 유기 발광 소자(OLED1)로 전달되어 유기 발광 소자(OLED1)가 발광한다.
Figure 112004028425166-pat00002
여기서, Vgs는 트랜지스터(M1)의 게이트와 소스 사이의 전압, Vth는 트랜지스터(M1)의 문턱 전압, Vdata는 데이터 전압, β는 상수 값을 나타낸다.
그리고 수학식 2를 보면, 유기 발광 소자(OLED1)에 전달되는 전류(IOLED)는 구동 트랜지스터(M1)의 문턱 전압(Vth)에 관계없이 전원 전압(VDD)과 데이터 전압(Vdata)에 의해 결정이 된다. 따라서 화소(110)들의 구동 트랜지스터(M1)의 문턱 전압(Vth)이 서로 다르더라도, 문턱 전압(Vth)의 편차가 커패시터(Cvth)에 의하 여 보상되어 유기 발광 소자(OLED1)에 공급되는 전류는 일정하게 된다. 즉, 본 발명의 제1 실시예에서 예시한 화소 회로에 의하면, 각 화소 사이의 위치에 따른 구동 트랜지스터의 문턱 전압의 편차에 의해 발생하는 휘도 불균형 문제를 해결할 수 있다.
다음, 도 4를 참조하여 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 구동 방법에 대해서 상세하게 설명한다. 도 4는 본 발명의 제1 실시예에 따른 유기 발광 표시 장치의 신호 타이밍도이다. 데이터선(D1∼Dn)에는 동시에 데이터 전압이 인가되므로 도 4에서는 j번째 데이터선(Dj)에 인가되는 데이터 전압만 data[j]로 표시하였다. 도 4에 도시한 바와 같이, 각 필드(1F, 2F, 3F, 4F)에서는 선택 주사선(S0∼Sm)에 로우 레벨의 선택 신호(scan[0]∼scan[m])가 순차적으로 인가된다. 그리고 도 4에서는 모든 선택 신호 및 발광 신호를 도시하지 않고 첫 번째 내지 세 번째 행의 화소 영역에 인가되는 선택 신호(scan[0]∼scan[3])와 발광 신호(emit1[1]∼emit1[3], emit2[1]∼emit2[3], emit3[1]∼emit3[3])만을 도시하였다.
먼저, 제1 필드(1F)에서 선택 주사선(S0∼Sm)의 선택 신호(scan[0]∼scan[m])가 순차적으로 로우 레벨 펄스를 가진다. 이때, i번째 행의 선택 주사선(Si)의 선택 신호(scan[i])가 로우 레벨 펄스로 될 때 선택 신호(scan[i])에 의해 형성되는 화소 영역의 R 색상의 유기 발광 소자(OLED1)에 대 응하는 데이터 전압(data[j])이 데이터선(Dj)에 전달된다(i는 1과 m 사이의 정수). 그리고 발광 주사선(E1i)의 발광 신호(emit1[i])가 하이 레벨인 상태에서 발광 주사선(E2i)의 발광 신호(emit2[i])가 로우 레벨에서 하이 레벨로 되고 선택 주사선(Si-1)의 선택 신호(scan[i-1])가 로우 레벨 펄스로 된다. 또한, 선택 신호(scan[i])가 하이 레벨 펄스로 되고 발광 주사선(E1i)의 발광 신호(emit1[i])가 로우 레벨 펄스로 된다. 그리고 제1 필드(1F)에서 발광 주사선(E3i)의 발광 신호(emit3[i])는 하이 레벨 상태를 유지한다.
그러면 도 3에서 설명한 것처럼 선택 신호(scan[i-1])가 로우 레벨인 동안 i번째 행의 선택 주사선(Si)에 의해 형성되는 화소 영역(110)의 커패시터(Cvth)에는 구동 트랜지스터(M1)의 문턱 전압(Vth)이 저장되고, 선택 신호(scan[i])가 로우 레벨인 동안 데이터 전압(data[j])에 대응하는 전압이 커패시터(Cvth, Cst)에 저장된다. 그리고 발광 신호(emit1[i])가 로우 레벨로 되면 선택 주사선(Si)에 의해 형성되는 화소 영역(110)의 R 색상의 유기 발광 소자(OLED1)가 발광한다.
다음, 제2 필드(2F)에서는 제1 필드(1F)와 마찬가지로 선택 주사선(S0∼Sm)의 선택 신호(scan[0]∼scan[m])가 순차적으로 로우 레벨 펄스를 가진다. 이때, 선택 주사선(Si-1)의 선택 신호(scan[i-1])가 로우 레벨로 될 때 발광 주사선(E1i)의 발광 신호(emit1[i])가 로우 레벨에서 하이 레벨로 변경되어, i번째 행의 R 색상의 유기 발광 소자(OLED1)의 발광이 중단된다. 그리고 선택 신호(scan[i])가 로우 레벨 펄스로 될 때 선택 신호(scan[i])에 의해 형성되는 화소 영역의 G 색상의 유기 발광 소자(OLED2)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 전달된다(i는 1과 m 사이의 정수). 이어서 선택 신호(scan[i])가 하이 레벨 펄스로 되고 발광 신호(emit2[i])가 로우 레벨 펄스로 되어, i번째 행의 G 색상의 유기 발광 소자(OLED2)가 발광한다. 또한, 제2 필드(2F)에서도 발광 주사선(E3i)의 발광 신호(emit3[i])는 하이 레벨 상태를 유지한다.
이어서, 제3 필드(3F)에서도 제1 필드(1F)와 마찬가지로 선택 주사선(S0∼Sm)의 선택 신호(scan[0]∼scan[m])가 순차적으로 로우 레벨 펄스를 가진다. 이때, 선택 주사선(Si-1)의 선택 신호(scan[i-1])가 로우 레벨 펄스로 될 때 발광 주사선(E2i)의 발광 신호(emit2[i])가 로우 레벨에서 하이 레벨로 변경되어, i번째 행의 G 색상의 유기 발광 소자(OLED2)의 발광이 중단된다. 그리고 선택 신호(scan[i])가 로우 레벨 펄스로 될 때 선택 신호(scan[i])에 의해 형성되는 화소 영역의 B 색상의 유기 발광 소자(OLED3)에 대응하는 데이터 전압(data[j])이 데이터선(Dj)에 전달된다(i는 1과 m 사이의 정수). 이어서 선택 신호(scan[i])가 하이 레벨 펄스로 되고 발광 신호(emit3[i])가 로우 레벨 펄스로 되어, i번째 행의 B 색상의 유기 발광 소자(OLED3)가 발광한다. 그리고 제3 필드(3F)에서는 발광 주사선(E1i)의 발광 신호(emit1[i])가 하이 레벨 상태를 유지한다.
다음, 제4 필드(4F)에서도 제1 필드(1F)와 마찬가지로 선택 주사선(S0∼Sm)의 선택 신호(scan[0]∼scan[m])가 순차적으로 로우 레벨 펄스를 가진다. 이때, 선택 주사선(Si-1)의 선택 신호(scan[i-1])가 로우 레벨 펄스로 될 때 발광 주사선(E3i)의 발광 신호(emit3[i])가 로우 레벨에서 하이 레벨로 변경되어, i번째 행의 B 색상의 유기 발광 소자(OLED3)의 발광이 중단된다. 그리고 선택 신호(scan[i])가 로우 레벨 펄스로 될 때 블랙 계조(즉, 0계조)를 나타내는 데이터 전압(data[j])이 데이터선(Dj)에 전달된다(i는 1과 m 사이의 정수). 이어서 선택 신호(scan[i])가 하이 레벨 펄스로 되고 발광 신호(emit2[i])가 로우 레벨 펄스로 되지만, 커패시터(Cst, Cvth)에 블랙 계조에 대응하는 전압이 저장되어 있으므로 블랙 계조가 표현된다. 그리고 제4 필드(4F)에서도 발광 주사선(E1i)의 발광 신호(emit1[i])가 하이 레벨 상태를 유지한다.
이와 같이, 본 발명의 제1 실시예에 따른 유기 발광 표시 장치는 한 프레임이 네 개의 필드로 분할되어 구동되며, 제1 내지 제3 필드에서 각 화소 영역의 세 화소 중 하나의 화소의 유기 발광 소자만이 발광한다. 따라서 한 프레임에서 각 화소 영역의 모든 화소의 유기 발광 소자가 발광할 수 있으며, 이에 따라 모든 색상이 표현될 수 있다. 또한, 본 발명의 제1 실시예에서는 세 화소가 구동 소자와 데이터선(Dj)을 공유함으로써, 데이터선(Dj)과 구동 소자의 개수를 종래 기술에 비해 1/3으로 줄일 수 있다. 따라서 데이터선(Dj)을 구동하기 위한 집적 회로의 개수를 줄일 수 있으며, 또한 화소 영역에서 소자들의 배치를 간단하게 할 수 있다.
다음, 도 4의 신호 타이밍을 생성할 수 있는 주사 구동부(200)에 대해서 도 5 내지 도 7b를 참조하여 상세하게 설명한다.
먼저, 도 5 및 도 6을 참조하여 본 발명의 제1 실시예에 따른 주사 구동부에 대해서 설명한다. 도 5는 본 발명의 제1 실시예에 따른 주사 구동부를 나타내는 도면이며, 도 6은 본 발명의 제1 실시예에 따른 주사 구동부의 신호 타이밍도이다.
도 5를 보면, 본 발명의 제1 실시예에 따른 주사 구동부(200)는 주사 신호 생성부(210) 및 m개의 발광 신호 생성부(2201∼220m)를 포함한다.
도 6에 도시한 바와 같이, 주사 신호 생성부(210)는 각 필드(1F∼4F)에서 로우 레벨의 선택 신호(scan[0]∼scan[m])를 일정 간격(Ts)만큼 시프트하면서 순차적으로 출력하며, 각 필드(1F∼4F)에서 하이 레벨 펄스를 1번 가지는 발광 제어 신호(emit[1]∼emit[m])를 일정 간격(Ts)만큼 시프트하면서 순차적으로 출력한다. 이때, 하이 레벨 펄스가 시프트되는 간격(Ts)은 선택 신호(scan[i])의 로우 레벨 펄스가 시프트되는 간격(Ts)과 동일하다. 그리고 i번째 발광 제어 신호(emit[i])는 (i-1)번째 선택 신호(scan[i-1]) 및 i번째 선택 신호(scan[i])가 로우 레벨 펄스일 동안 하이 레벨 펄스를 가진다.
또한 주사 신호 생성부(210)는 제1 제어 신호(SR[1]∼SR[m])를 Ts 간격만큼 시프트하면서 순차적으로 출력한다. 제1 제어 신호(SR[1]∼SR[m]) 중 1번째 제1 제어 신호(SR[1])는 제1 및 제3 필드(1F, 3F)에서 각각 하이 레벨 펄스를 가지고 제2 및 제4 필드(2F, 4F)에서 각각 로우 레벨 펄스를 가진다. 그리고 (i+1)번째 제1 제어 신호(SR[i+1])는 i번째 제1 제어 신호(SR[i])에 대해서 일정 간격(Ts)만큼 시프트된 신호이다.
m개의 발광 신호 생성부(2201∼220m) 중 i번째 발광 신호 생성부(220i)는 시프트 레지스터(210)의 i번째 출력 신호(emit[i])를 수신하여 발광 신호(emit1[i], emit2[i], emit3[i])를 출력한다. 그리고 발광 신호 생성부(220i)는 2개의 NAND 게이트(NAND1i, NAND2i) 및 3개의 NOR 게이트(NOR1i, NOR2i, NOR3i)로 이루어지며, i번째 발광 제어 신호(emit[i]) 외에 제1 내지 제3 제어 신호(SR[i], OC1, OC2)를 수신한다. m개의 발광 신호 생성부(2201∼220m)에는 동일한 제2 제어 신호(OC1)와 동일한 제3 제어 신호(OC2)가 입력된다.
도 6을 보면, 제2 제어 신호(OC1)는 제1 및 제2 필드(1F, 2F)에서 하이 레벨 펄스를 가지고 제3 및 제4 필드(3F, 4F)에서 로우 레벨 펄스를 가지며, 반대로 제3 제어 신호(OC2)는 제1 및 제2 필드(1F, 2F)에서 로우 레벨 펄스를 가지고 제3 및 제4 필드(3F, 4F)에서 하이 레벨 펄스를 가진다.
다시 도 5를 보면, i번째 발광 신호 생성부(220i)에서 NAND 게이트(NAND1i)에는 제1 제어 신호(SR[i])와 제2 제어 신호(OC1)가 입력되며, NAND 게이트(NAND1i)는 두 제어 신호(SR[i], OC1)가 공통으로 하이 레벨인 기간 동안 로우 레벨 펄스를 가지는 출력 신호(도시하지 않음)를 출력한다. NAND 게이트(NAND2i)에는 제1 제어 신 호(SR[i])와 제3 제어 신호(OC2)가 입력되며, NAND 게이트(NAND2i)는 두 제어 신호(SR[i], OC2)가 공통으로 하이 레벨인 기간 동안 로우 레벨 펄스를 가지는 출력 신호(도시하지 않음)를 출력한다.
NOR 게이트(NOR1i)는 NAND 게이트(NAND1i)의 출력 신호와 발광 제어 신호(emit[i])를 입력받아 두 신호가 공통으로 로우 레벨인 기간 동안 하이 레벨 펄스를 출력하며, NOR 게이트(NOR1i)의 출력 신호(/emit1[i])가 인버터(도시하지 않음)에 의해 반전되어 발광 신호(emit1[i])로 된다. 따라서 도 4 및 도 6에 도시한 바와 같이 발광 신호(emit1[i])는 제1 제어 신호(SR[i])의 첫 번째 하이 레벨 펄스와 발광 제어 신호(emit[i])의 로우 레벨 펄스의 공통 기간에서 로우 레벨 펄스를 가진다.
NOR 게이트(NOR2i)는 제1 제어 신호(SR[i])와 발광 제어 신호(emit[i])를 입력받아 두 신호가 공통으로 로우 레벨인 기간 동안 하이 레벨 펄스를 출력하며, NOR 게이트(NOR2i)의 출력 신호(/emit2[i])가 인버터(도시하지 않음)에 의해 반전되어 발광 신호(emit2[i])로 된다. 따라서 도 4 및 도 6에 도시한 바와 같이 발광 신호(emit2[i])는 제1 제어 신호(SR[i])의 로우 레벨 펄스와 발광 제어 신호(emit[i])의 로우 레벨 펄스의 공통 기간에서 로우 레벨 펄스를 가진다.
NOR 게이트(NOR3i)는 NAND 게이트(NAND2i)의 출력 신호와 발광 제어 신호(emit[i])를 입력받아 두 신호가 공통으로 로우 레벨인 기간 동안 하이 레벨 펄스를 출력하며, NOR 게이트(NOR3i)의 출력 신호(/emit3[i])가 인버터(도시하지 않음)에 의해 반전되어 발광 신호(emit3[i])로 된다. 따라서 도 4 및 도 6에 도시한 바와 같이 발광 신호(emit3[i])는 제1 제어 신호(SR[i])의 두 번째 하이 레벨 펄스와 발광 제어 신호(emit[i])의 로우 레벨 펄스의 공통 기간에서 로우 레벨 펄스를 가진다.
이상 설명한 것처럼, 본 발명의 제1 실시예에서는 발광 제어 신호(emit[i])와 제1 제어 신호(SR[i])로부터 세 개의 발광 신호(emit1[i], emit2[i], emit3[i])를 생성할 수 있다. 다음, 발광 제어 신호(emit[i]), 선택 신호(scan[i]) 및 제1 제어 신호(SR[i])를 생성하는 주사 신호 생성부(210)에 대해서 도 6, 도 7a, 도 7b를 참조하여 상세하게 설명한다.
도 7a 및 도 7b는 본 발명의 제1 실시예에 따른 주사 구동부의 주사 신호 생성부를 나타내는 도면이다. 도 6 및 도 7에서는 앞에서 설명한 시프트되는 간격(Ts)을 반 클록(clk)으로 가정한다.
도 7a 및 도 7b에 도시한 바와 같이, 본 발명의 제1 실시예에 따른 주사 구동부(200)의 주사 신호 생성부(210)는 2개의 시프트 레지스터(211, 212)로 이루어진다. 도 7a를 보면, 시프트 레지스터(211)는 (m+2)개의 플립플롭(FF10∼FF1(m+1))과 (m+1)개의 NAND 게이트(NAND40∼NAND4m)로 이루어지며, 도 7b를 보면, 시프트 레지스터(212)는 m개의 플립플롭(FF21∼FF2m)으로 이루어진다.
시프트 레지스터(211)에서, 플립플롭(FF11∼FF1m)의 출력 신호(out[1]∼out[m])가 각각 발광 제어 신호(emit[1]∼emit[m])로 되고, (m+1)개의 NAND 게이트(NAND40∼NAND4m)의 출력 신호가 각각 선택 신호(scan[0]∼scan[m])로 된다. 그리고 시프트 레지스터(212)에서 m개의 플립플롭(FF21∼FF2m)의 출력 신호가 각각 제1 제어 신호(SR[1]∼SR[m])로 된다. 플립플롭(FF10)의 입력 신호는 도 6의 시작 신호(SP1)이고, 플립플롭(FF1i)의 출력 신호(emit[i])가 (i+1)번째 플립플롭(FF1(i+1))의 입력 신호로 된다. NAND 게이트(NAND4i)는 두 플립플롭(FF 1i, FF1(i+1))의 출력 신호(out[i], out[i+1])를 NAND 연산하여 선택 신호(scan[i])를 출력한다.
도 7a에서 플립플롭(FF1(2k))(k는 0과 m/2 사이의 정수)은 클록(clk)이 로우 레벨이면 입력 신호를 그대로 출력하고 클록(clk)이 하이 레벨이면 하이 레벨 기간 동안 입력 신호를 래치하여 출력한다. 그리고 번째 플립플롭(FF1(2k+1))은 클록(clk)이 하이 레벨이면 입력 신호를 그대로 출력하고 클록(clk)이 로우 레벨이면 로우 레벨 기간 동안 입력 신호를 래치하여 출력한다. 따라서 플립플롭(FF1(i+1))의 출력 신호는 플립플롭(FF1i)의 출력 신호에 대해서 반 클록(clk)만큼 시프트된 신호로 된다. 이때, 도 6의 시작 신호(SP1)가 플립플롭(FF10)에 입력되면 플립플롭(FF10∼FF1(m+1))은 각 필드(1F∼4F)에서 한 클록(clk) 동안 하이 레벨 펄스를 가지는 신호(out[0]∼out[m+1])를 반 클록(clk)만큼 시프트하면서 순차적으로 출력할 수 있다.
마찬가지로, 플립플롭(FF2(2k))(k는 1과 m/2 사이의 정수)은 클록(clk)이 로우 레벨이면 입력 신호를 그대로 출력하고 클록(clk)이 하이 레벨이면 하이 레벨 기간 동안 입력 신호를 래치하여 출력한다. 그리고 플립플롭(FF2(2k-1))(k는 0과 (m-1)/2 사이의 정수)은 클록(clk)이 하이 레벨이면 입력 신호를 그대로 출력하고 클록(clk)이 로우 레벨이면 로우 레벨 기간 동안 입력 신호를 래치하여 출력한다. 따라서 플립플롭(FF2(i+1))의 출력 신호는 플립플롭(FF2i)의 출력 신호에 대해서 반 클록(clk)만큼 시프트된 신호로 된다. 이때, 도 6의 시작 신호(SP2)가 플립플롭(FF21)에 입력되면 플립플롭(FF21)의 출력 신호(SR[1])는 제1 및 제3 필드(1F, 3F)에서 하이 레벨 펄스를 가지고 제2 및 제4 필드(2F, 4F)에서 로우 레벨 펄스를 가진다. 따라서 시프트 레지스터(212)는 제3 제어 신호(SR[1]∼SF[m])를 반 클록(clk)만큼 시프트하면서 순차적으로 출력할 수 있다.
NAND 게이트(NAND4i)는 두 플립플롭(FF1i, FF1(i+1))의 출력 신호(out[i], out[i+1])가 모두 하이 레벨인 경우에 로우 레벨의 신호를 출력하므로, 도 6에 도시한 바와 같이 NAND 게이트(NAND4i)의 출력 신호(scan[i])는 각 필드(1F∼4F)에서 플립플롭(FF1i, FF1(i+1))의 출력 신호(out[i], out[i+1])가 모두 하이 레벨 펄스인 기간, 즉 반 클록(clk) 동안 로우 레벨 펄스를 가진다. 따라서 시프트 레지스터(211)는 선택 신호(scan[0]∼scan[m])를 반 클록(clk)만큼 시프트하면서 순차적으로 출력할 수 있다.
이상에서 설명한 제1 실시예에 따른 주사 구동부(200)에서는 인접한 두 선택 신호(scan[i-1], scan[i])의 펄스 폭이 각각 반 클록(clk)에 해당하므로, 선택 주사선(Si-1, Si)의 기생 성분에 의해 두 선택 신호(scan[i-1], scan[i])가 동시에 p채널 트랜지스터를 턴온시킬 수 있는 레벨로 될 수 있다. 그러면 도 2의 화소가 정상적으로 동작할 수 없으므로, 선택 신호(scan[i-1])가 하이 레벨로 되고 일정 기간이 경과한 후에 선택 신호(scan[i])가 로우 레벨로 되도록 할 수 있다. 아래에서는 이러한 실시예에 대해서 도 8 및 도 9를 참조하여 상세하게 설명한다.
도 8은 본 발명의 제2 실시예에 따른 주사 구동부의 주사 신호 생성부의 시프트 레지스터(211)를 나타내는 도면이며, 도 9는 제2 실시예에 따른 주사 구동부의 신호 타이밍도이다.
도 8에 나타낸 바와 같이, 본 발명의 제2 실시예에 따른 주사 신호 생성부(210)의 시프트 레지스터(211)는 NAND 게이트(NAND40∼NAND4m)에 클립 신호(CLIP)가 더 입력되는 것을 제외하면 도 7a의 시프트 레지스터(211)와 동일한 구조를 가진다. 도 9를 보면, 클립 신호(CLIP)는 반 클록(clk) 주기로 로우 레벨 펄스를 가지며, 클립 신호(CLIP)의 로우 레벨 펄스는 반 클록(clk)보다 짧은 폭을 가진다. 이와 같이 하면, NAND 게이트(NAND4i)의 출력 신호(scan[i])는 클립 신호(CLIP)와 두 플립플롭(FF1i, FF1(i+1))의 출력 신호(out[i], out[i+1])가 모두 하이 레벨인 경우에 로우 레벨로 된다. 따라서 도 9에 도시한 바와 같이 출력 신호(scan[i])의 로우 출력 신호(scan[i-1], scan[i+1])의 로우 레벨 펄스와 일정한 간격을 가지며, 이 간격은 클립 신호(CLIP)의 로우 레벨 펄스 폭과 동일하다.
이와 같이 제2 실시예에 의하면, 두 선택 신호(scan[i-1], scan[i])의 로우 레벨 펄스 사이에 일정 간격이 존재하므로, 선택 주사선(Si-1, Si)의 기생 성분에 의해 두 선택 신호(scan[i-1], scan[i])가 동시에 p채널 트랜지스터를 턴온시킬 수 있는 레벨로 되지 않는다.
이상, 본 발명의 제1 및 제2 실시예에서는 선택 신호(scan[i-1], scan[i])가 로우 레벨인 동안 발광 신호(emit1[i], emit2[i], emit3[i])는 모두 하이 레벨인 것으로 설명하였다. 그런데 선택 신호(scan[i-1])가 로우 레벨일 때 구동 트랜지스터(M1)의 문턱 전압(Vth)이 커패시터(Cvth)에 충전되기 위해서는 커패시터(Cvth)의 전압이 다이오드 형태로 연결된 트랜지스터(M1)가 동작할 수 있는 레벨이 되어야 한다. 즉, 구동 트랜지스터(M1)가 다이오드 형태로 연결되었을 때, 커패시터(Cvth)의 제1 전극(A) 전압이 다이오드(M1)가 항상 순방향으로 연결되도록 하는 전압으로 초기화될 필요가 있다.
아래에서는 커패시터(Cvth)에 구동 트랜지스터(M1)의 문턱 전압(Vth)을 저장하기 전에 커패시터(Cvth)의 초기화하는 실시예에 대해서 도 10 내지 도 12를 참조하여 상세하게 설명한다.
도 10은 본 발명의 제3 실시예에 따른 주사 구동부의 신호 타이밍도이다. 도 10에서는 도 8 및 도 9에서 설명한 주사 구동부에서 커패시터(Cvth)의 전압을 초기화할 수 있는 방법에 대해서 설명하며, 이는 도 6 및 도 7에서 설명한 주사 구동부에도 적용할 수 있다.
도 10에 도시한 바와 같이, 제3 실시예에서는 발광 신호(emit1[i], emit2[i], emit3[i]) 중 어느 하나의 신호가 로우 레벨인 상태에서 먼저 직전 선택 신호(scan[i-1])를 로우 레벨로 한다. 그러면 구동 트랜지스터(M1)가 다이오드 형태로 연결된 상태에서 트랜지스터(M5R, M5G, M5B) 중 어느 하나를 통하여 전원 전압(VSS)으로 경로가 형성되어, 커패시터(Cvth)의 제1 전극(A) 전압은 (VSS-Vth) 전압으로 된다. 다음, 직전 선택 신호(scan[i-1])가 로우 레벨인 상태에서 발광 신호(emit1[i], emit2[i], emit3[i])를 모두 하이 레벨로 하면, 다이오드 형태로 연결된 트랜지스터(M1)는 항상 순방향 연결 상태로 되므로, 커패시터(Cvth)에는 트랜지스터(M1)의 문턱 전압(Vth)이 정상적으로 저장될 수 있다.
이를 위해서, 도 10에 도시한 바와 같이 도 6 및 도 9의 신호 타이밍도에서 발광 신호(emit1[i], emit2[i], emit3[i])를 반 클록(clk)보다 짧은 폭만큼 시간 경과 방향(도 10에서는 오른쪽 방향)으로 시프트시키면 된다.
다음, 도 11 및 도 12를 참조하여 도 10의 신호 타이밍을 생성할 수 있는 주사 구동부에 대해서 상세하게 설명한다. 도 11은 본 발명의 제3 실시예에 따른 주사 구동부의 주사 신호 생성부의 시프트 레지스터(211)를 나타내는 도면이다. 도 12는 도 11의 시프트 레지스터에서의 신호 타이밍도이다. 도 12에서는 클록(sclk) 의 반전된 클록(sclk)에 대한 도시는 생략하였다.
도 11에 도시한 바와 같이, 본 발명의 제3 실시예에 따른 주사 구동부의 주사 신호 생성부(210)는 발광 제어 신호 지연부(2131∼213m)를 제외하면 도 9의 주사 신호 생성부(210)와 동일한 구조를 가진다.
발광 제어 신호 지연부(2131∼213m)는 각각 플립플롭(FF11∼FF1m )의 출력 신호(out[1]∼out[m])를 일정 기간 지연시킨 후 발광 제어 신호(emit[1]∼emit[m])로서 출력한다. 이를 위해 i번째 발광 제어 신호 지연부(213i)는 NAND 게이트(NAND5i), 인버터(INV1i) 및 OR 게이트(ORi)를 포함하며, 클록(clk)에 대해서 일정 기간(Tc) 지연된 클록(sclk)을 사용한다. 이 지연 기간(Tc)은 반 클록(clk)보다 짧은 길이를 가진다. 즉, NAND 게이트(NAND5i)는 플립플롭(FF1i)의 출력 신호(out[i])와 지연된 클록(sclk 또는 /sclk)을 입력받는다.
구체적으로, 도 11 및 도 12를 보면, 발광 제어 신호 지연부(2132j-1)의 NAND 게이트(NAND2j-1)는 플립플롭(FF2j-1)의 출력 신호(out[2j-1])와 지연된 클록(sclk)을 입력받아, 클록(sclk)과 출력 신호(out[2j-1])가 모두 하이 레벨인 기간 동안 로우 레벨 펄스의 출력 신호(out2[2j-1])를 출력한다. 그리고 짝수 번째에 위치하는 발광 제어 신호 지연부(2132j)의 NAND 게이트(NAND2j)는 플립플롭(FF2j)의 출력 신호(out[2j])와 지연된 클록(sclk)의 반전된 클록(/sclk)을 입력받아, 클록(/sclk)과 출력 신호(out[2j])가 모두 하이 레벨인 기간 동안 로우 레벨 펄스 의 출력 신호(out2[2j])를 출력한다. 따라서 도 11에 도시한 바와 같이 NAND 게이트(NAND51∼NAND5m)는 출력 신호(out2[1]∼out2[m])의 로우 레벨 펄스를 반 클록(sclk)만큼 시프트하면서 순차적으로 출력할 수 있으며, 이 출력 신호(out2[1]∼out2[m])의 로우 레벨 펄스는 각 필드(1F∼4F)에서 반 클록(sclk)에 해당하는 폭을 가진다.
다음, OR 게이트(ORi)는 두 NAND 게이트(NAND5i, NAND5(i+1))의 출력 신호(out2[i], out2[i+1])가 인버터(INV1i, INV1(i+1))에 의해 반전된 신호 중 어느 하나라도 하이 레벨이면 하이 레벨 펄스를 출력한다. 따라서 OR 게이트(OR1∼ORm)는 각 필드(1F∼4F)에서 한 클록(sclk) 동안 하이 레벨 펄스를 가지는 출력 신호를 반 클록(sclk)만큼 시프트하면서 순차적으로 출력할 수 있으며, 이 OR 게이트(OR1∼ORm)의 출력 신호가 각각 발광 제어 신호(emit[1]∼emit[m])로 된다.
그리고 도 10 및 도 12의 발광 제어 신호(emit[i])는 도 7 및 도 9의 발광 제어 신호(emit[i])에 대해서 클록(clk)이 지연된 기간(Tc)만큼 지연된 신호이다. 따라서 발광 신호(emit1[i], emit2[i], emit3[i])는 도 7 및 도 9의 발광 신호(emit1[i], emit2[i], emit3[i])에 대해서 동일한 기간(Tc)만큼 지연된 신호로 되어, 문턱 전압(Vth)을 커패시터(Cvth)에 기입하기 전에 커패시터(Cvth)의 전압을 초기화할 수 있다.
그리고 도 12에 도시한 바와 같이 발광 제어 신호 지연부(213i)의 논리 게이 트에 의해서 발생하는 지연 시간을 고려하여 NAND 게이트(NAND5i)의 출력에 버퍼를 연결할 수도 있다. 도 12에서는 버퍼가 2개의 인버터로 이루어지는 것으로 도시하였다.
그리고 본 발명의 실시예에서는 주사 구동부(200)에서 출력되는 선택 신호 및 발광 신호가 직접 선택 및 발광 주사선으로 인가되는 것으로 설명하였지만, 주사 구동부와 표시 영역 사이에 형성되는 버퍼를 거쳐서 입력이 될 수도 있다. 또한, 선택 신호와 발광 신호의 레벨을 변경하기 위해서 주사 구동부와 표시 영역 사이에 레벨 시프터가 형성될 수 있다.
이상, 본 발명의 실시예에서는 도 2의 화소 회로를 예로 들어 설명하였지만, 도 2의 화소 회로 이외에 구동 트랜지스터를 다이오드 형태로 연결하여 구동 트랜지스터의 문턱 전압을 보상하는 형태의 화소 회로에는 본 발명의 실시예에서 설명한 구동 방법을 모두 적용할 수 있다.
또한, 본 발명의 실시예에서는 각 필드에서 발광 신호가 인접한 두 선택 신호의 로우 레벨 기간을 제외한 기간 동안 로우 레벨인 것으로 설명하였지만, 각 색상의 유기 발광 소자의 특성에 따라 발광 신호의 로우 레벨 기간을 조절할 수도 있다. 즉, 발광 신호의 출력 신호에 다른 신호를 연산하여 발광 신호의 로우 레벨 기간을 줄일 수도 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 의하면, 세 개의 화소가 구동 소자와 데이터선을 공유함으로써, 데이터선과 구동 소자의 개수를 종래 기술에 비해 1/3으로 줄일 수 있다. 따라서 데이터선을 구동하기 위한 집적 회로의 개수를 줄일 수 있으며, 또한 화소 영역에서 소자들의 배치를 간단하게 할 수 있다. 또한, 전압 기입 방식에서 발생하는 구동 트랜지스터의 문턱 전압의 편차를 보상할 수도 있다.

Claims (17)

  1. 화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선, 복수의 제1, 제2, 제3 및 제4 주사선, 상기 데이터선과 상기 제1 주사선에 의해 각각 정의되며 제1, 제2 및 제3 발광 소자를 각각 가지는 복수의 화소 영역을 포함하는 표시 영역,
    제1 내지 제3 필드에서 각각 제1 펄스를 가지며 상기 선택 신호에 대응되는 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하며, 상기 제1 내지 제3 필드에서 각각 제1 레벨의 제2 펄스를 가지는 제2 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부,
    상기 제2 신호로부터, 상기 제1 필드에서 상기 제2 신호가 상기 제1 레벨의 반전된 제2 레벨인 기간 중 적어도 일부 기간 동안 제3 펄스를 가지는 제3 신호, 상기 제2 필드에서 상기 제2 신호가 상기 제2 레벨인 기간 중 적어도 일부 기간 동안 제4 펄스를 가지는 제4 신호, 상기 제3 필드에서 상기 제2 신호가 상기 제2 레벨인 기간 중 적어도 일부 기간 동안 제5 펄스를 가지는 제5 신호를 생성하는 제2 구동부를 포함하며,
    상기 제1 내지 제3 필드에서 각각 상기 제1 신호의 상기 제1 펄스에 대응하는 펄스에 의해 상기 화소 영역에 상기 데이터 신호가 전달되고, 상기 제1 내지 제3 필드에서 각각 상기 제3, 제4 및 제5 신호의 상기 제3, 제4 및 제5 펄스에 대응하는 펄스에 의해 상기 제1, 제2 및 제3 발광 소자가 각각 발광하는 발광 표시 장치.
  2. 제1항에 있어서,
    상기 제2 신호의 제2 펄스 기간은 상기 제1 신호의 상기 제1 펄스 기간 중 일부 기간과 상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스 기간을 포함하는 발광 표시 장치.
  3. 제2항에 있어서,
    상기 제1 구동부는 제6 펄스를 가지는 제6 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하며, 상기 제2 신호의 상기 제2 펄스는 상기 제6 신호의 상기 제6 펄스에 대해서 상기 제1 기간보다 짧은 제2 기간만큼 시프트되어 있으며,
    상기 제1 구동부는 상기 제6 신호와 상기 제6 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제6 펄스인 경우에 상기 제1 신호의 상기 제1 펄스를 생성하는 발광 표시 장치.
  4. 제2항에 있어서,
    상기 제1 구동부는 제6 펄스를 가지는 제6 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하며, 상기 제2 신호의 상기 제2 펄스는 상기 제6 신호의 상기 제6 펄스에 대해서 상기 제1 기간보다 짧은 제2 기간만큼 시프트되어 있으며,
    상기 제1 구동부는 상기 제1 기간보다 좁은 폭을 가지는 제7 펄스가 상기 제1 기간과 동일한 주기로 반복되는 제7 신호를 수신하며,
    상기 제6 신호와 상기 제6 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제2 펄스이고 상기 제7 신호가 상기 제7 펄스인 경우에 상기 제1 신호의 상기 제1 펄스를 생성하는 발광 표시 장치.
  5. 제3항 또는 제4항에 있어서,
    상기 제6 펄스의 폭은 상기 제1 기간의 2배이며,
    상기 제1 구동부는, 상기 제6 신호로부터 상기 제6 펄스의 시작 시점에서 상기 제2 기간이 경과한 시점부터 상기 제1 기간에 해당하는 기간까지의 상기 제6 펄스에 대응하는 제8 펄스를 가지는 제8 신호를 생성하며,
    상기 제8 신호와 상기 제8 신호가 상기 제1 기간만큼 시프트된 신호 중 어느 하나가 상기 제8 펄스인 경우에 상기 제2 펄스를 생성하는 발광 표시 장치.
  6. 제5항에 있어서,
    상기 제1 구동부는 주기가 상기 제1 기간의 2배인 제1 클록과 상기 제1 클록에 대해 상기 제2 기간만큼 시프트된 제2 클록을 수신하며,
    상기 제1 구동부는 상기 제1 클록에 따라 상기 제6 신호를 생성하며, 상기 제6 신호의 제6 펄스와 상기 제2 클록의 하이 또는 로우 레벨 펄스의 공통 기간에서 상기 제8 펄스를 생성하는 발광 표시 장치.
  7. 제1항에 있어서,
    상기 제2 신호의 제2 펄스 기간은 상기 제1 신호의 상기 제1 펄스 기간과 상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스 기간을 포함하는 발광 표시 장치.
  8. 제7항에 있어서,
    상기 제1 구동부는 상기 제2 신호와 상기 제2 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제2 펄스인 경우에 상기 제1 신호의 상기 제1 펄스를 생성하는 발광 표시 장치.
  9. 제7항에 있어서,
    상기 제1 구동부는 상기 제1 기간보다 좁은 폭을 가지는 제6 펄스가 상기 제1 기간과 동일한 주기로 반복되는 제6 신호를 수신하며,
    상기 제2 신호와 상기 제2 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제2 펄스이고 상기 제6 신호가 상기 제6 펄스인 경우에 상기 제1 신호의 상기 제1 펄스를 생성하는 발광 표시 장치.
  10. 제3항, 제4항, 제8항 및 제9항 중 어느 한 항에 있어서,
    상기 제1 구동부는, 상기 제1 필드에 해당하는 기간 동안 제3 레벨을 가지고 상기 제2 필드에 해당하는 기간 동안 상기 제3 레벨에 반전된 제4 레벨을 가지고 상기 제3 필드에 해당하는 기간 동안 상기 제3 레벨을 가지는 제8 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하며,
    상기 제2 구동부는, 상기 제2 신호의 상기 제2 레벨 기간과 상기 제8 신호의 첫 번째 상기 제3 레벨 기간의 공통 기간에서 상기 제3 펄스에 대응하는 펄스를 생성하고, 상기 제2 신호의 상기 제2 레벨 기간과 상기 제8 신호의 상기 제4 레벨 기간의 공통 기간에서 상기 제4 펄스에 대응하는 펄스를 생성하고, 상기 제2 신호의 상기 제2 레벨 기간과 상기 제8 신호의 두 번째 상기 제3 레벨 기간의 공통 기간에서 상기 제5 펄스에 대응하는 펄스를 생성하는 발광 표시 장치.
  11. 제10항에 있어서,
    상기 제1 구동부는, 제4 필드에서 제1 펄스를 가지며 상기 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하고, 상기 제4 필드에서 상기 제2 펄스를 가지는 제2 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하며,
    상기 제8 신호는 상기 제4 필드에 해당하는 기간 동안 상기 제4 레벨을 가지며,
    상기 제2 구동부는, 상기 제2 신호의 상기 제2 레벨 기간과 상기 제8 신호의 두 번째 상기 제4 레벨 기간의 공통 기간에서 제9 펄스에 대응하는 펄스를 생성하며,
    상기 제4 필드에서 상기 제1 신호의 상기 제1 펄스에 대응하는 펄스에 의해 상기 화소 영역에 블랙 계조의 상기 데이터 신호가 전달되고, 상기 제4 필드에서 각각 상기 제9 펄스에 의해 상기 제1, 제2 및 제3 발광 소자 중 어느 하나의 발광 소자가 발광하는 발광 표시 장치.
  12. 제1항에 있어서,
    상기 화소 영역은,
    상기 제1 신호의 제1 펄스에 대응하는 펄스에 의해 다이오드 형태로 연결되는 제1 트랜지스터,
    상기 제1 트랜지스터의 게이트에 연결되어 전압을 저장하는 커패시터,
    상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스에 대응하는 펄스에 응답하여 상기 데이터 신호를 상기 커패시터로 전달하는 제2 트랜지스터,
    상기 제3 신호의 상기 제3 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제1 발광 소자로 전달하는 제3 트랜지스터,
    상기 제4 신호의 상기 제4 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제2 발광 소자로 전달하는 제4 트랜지스터, 그리고
    상기 제5 신호의 상기 제5 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제3 발광 소자로 전달하는 제5 트랜지스터를 더 포함하는 발광 표시 장치.
  13. 제1 신호, 제2 신호, 제3 신호 및 제4 신호를 출력하는 주사 구동부를 포함하는 발광 표시 장치에 있어서,
    상기 주사 구동부는,
    제1 내지 제4 필드에서 각각 제1 펄스를 가지는 상기 제1 신호를 제1 기간만큼 시프트하면서 순차적으로 출력하며, 제2 펄스를 가지는 제5 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하는 제1 구동부, 그리고
    상기 제5 신호로부터, 상기 제1 필드에서 제2 기간 동안 제3 펄스를 가지는 상기 제2 신호, 상기 제2 필드 및 상기 제4 필드에서 각각 제3 기간 동안 제4 펄스를 가지는 상기 제3 신호, 상기 제3 필드에서 제4 기간 동안 제5 펄스를 가지는 상기 제4 신호를 생성하는 제2 구동부를 포함하는 발광 표시 장치.
  14. 제13항에 있어서,
    상기 제1 구동부는 상기 제5 신호와 상기 제5 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제2 펄스인 기간 중 적어도 일부 기간에서 상기 제1 신호의 상기 제1 펄스를 생성하는 발광 표시 장치.
  15. 제13항에 있어서,
    상기 제1 구동부는 상기 제2 펄스에 대해서 상기 제1 기간보다 짧은 제2 기간만큼 시프트된 제6 펄스를 가지는 제6 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하며,
    상기 제6 신호와 상기 제6 신호가 상기 제1 기간만큼 시프트된 신호가 공통으로 상기 제6 펄스인 기간 중 적어도 일부 기간에서 상기 제1 신호의 상기 제1 펄 스를 생성하는 발광 표시 장치.
  16. 제14항 또는 제15항에 있어서,
    상기 제1 구동부는, 상기 제1 필드 및 상기 제3 필드에서 제1 레벨을 가지며 상기 제2 필드 및 상기 제4 필드에서 상기 제1 레벨의 반전된 제2 레벨을 가지는 제7 신호를 상기 제1 기간만큼 시프트하면서 순차적으로 출력하며,
    상기 제2 구동부는,
    상기 제5 신호의 상기 제2 펄스 이외의 기간과 상기 제7 신호의 첫 번째 상기 제1 레벨 기간의 공통 기간 중 상기 제2 기간 동안 상기 제2 신호의 상기 제3 펄스를 생성하며,
    상기 제5 신호의 상기 제2 펄스 이외의 기간과 상기 제7 신호의 첫 번째 상기 제2 레벨 기간의 공통 기간 중 상기 제3 기간 동안 상기 제3 신호의 상기 제4 펄스를 생성하며,
    상기 제5 신호의 상기 제2 펄스 이외의 기간과 상기 제7 신호의 두 번째 상기 제1 레벨 기간의 공통 기간 중 상기 제4 기간 동안 상기 제4 신호의 상기 제5 펄스를 생성하며,
    상기 제5 신호의 상기 제2 펄스 이외의 기간과 상기 제7 신호의 두 번째 상기 제2 레벨 기간의 공통 기간 중 상기 제3 기간 동안 상기 제3 신호의 상기 제4 펄스를 생성하는 발광 표시 장치.
  17. 제13항에 있어서,
    화상을 나타내는 데이터 신호를 전달하는 복수의 데이터선, 그리고
    상기 데이터선에 연결되는 복수의 화소 영역을 더 포함하며,
    상기 화소 영역은,
    상기 제1 신호의 제1 펄스에 대응하는 펄스에 의해 다이오드 형태로 연결되는 제1 트랜지스터,
    상기 제1 트랜지스터의 게이트에 연결되어 전압을 저장하는 커패시터,
    상기 제1 신호가 상기 제1 기간만큼 시프트된 신호의 제1 펄스에 대응하는 펄스에 응답하여 상기 데이터 신호를 상기 커패시터로 전달하는 제2 트랜지스터,
    각각 인가되는 전류의 크기에 대응하는 빛을 발광하는 제1, 제2, 제3 발광 소자,
    상기 제2 신호의 상기 제3 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제1 발광 소자로 전달하는 제3 트랜지스터,
    상기 제3 신호의 상기 제4 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제2 발광 소자로 전달하는 제4 트랜지스터, 그리고
    상기 제4 신호의 상기 제5 펄스에 대응하는 펄스에 응답하여 상기 제1 트랜지스터로부터의 전류를 상기 제3 발광 소자로 전달하는 제5 트랜지스터를 포함하는 발광 표시 장치.
KR1020040049299A 2004-06-29 2004-06-29 발광 표시 장치 KR100649252B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040049299A KR100649252B1 (ko) 2004-06-29 2004-06-29 발광 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040049299A KR100649252B1 (ko) 2004-06-29 2004-06-29 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20060000437A KR20060000437A (ko) 2006-01-06
KR100649252B1 true KR100649252B1 (ko) 2006-11-24

Family

ID=37103732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040049299A KR100649252B1 (ko) 2004-06-29 2004-06-29 발광 표시 장치

Country Status (1)

Country Link
KR (1) KR100649252B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116524856A (zh) * 2023-04-27 2023-08-01 惠科股份有限公司 阵列基板行驱动电路、显示面板及显示装置

Also Published As

Publication number Publication date
KR20060000437A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
JP5198374B2 (ja) 信号駆動装置
US10438538B2 (en) Electroluminescent display device
US7847765B2 (en) Display device and driving method thereof
KR100578812B1 (ko) 발광 표시 장치
KR100583519B1 (ko) 주사 구동부 및 그를 이용한 발광표시장치
JP5089876B2 (ja) 発光表示装置
KR20070002476A (ko) 유기발광다이오드 표시장치
US7586468B2 (en) Display device using current driving pixels
KR100578843B1 (ko) 표시 장치 및 그 구동 방법
CN113724640B (zh) 一种像素驱动电路、其驱动方法、显示面板及显示装置
KR100578846B1 (ko) 발광 표시 장치
KR100649252B1 (ko) 발광 표시 장치
KR100354641B1 (ko) 액티브 매트릭스형 ｅｌ 표시 장치
KR100649222B1 (ko) 발광 표시 장치와 그 구동 장치 및 구동 방법
KR100578839B1 (ko) 발광 표시 장치 및 그 구동 방법
KR20200050204A (ko) 발광표시장치
CN116863874B (zh) 扫描驱动电路、扫描驱动方法及显示装置
KR100670132B1 (ko) 표시 장치 및 그 구동 방법
KR100637500B1 (ko) 표시 장치 및 그 구동 방법
KR100649223B1 (ko) 발광 표시 장치와 그 구동 장치 및 구동 방법
KR100649224B1 (ko) 발광 표시 장치와 그 구동 장치 및 구동 방법
CN116524856A (zh) 阵列基板行驱动电路、显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee