KR100649015B1

KR100649015B1 - 테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법

Info

Publication number: KR100649015B1
Application number: KR1020040116636A
Authority: KR
Inventors: 정명진
Original assignee: 동부일렉트로닉스 주식회사
Priority date: 2004-12-30
Filing date: 2004-12-30
Publication date: 2006-11-27
Also published as: US20060148113A1; KR20060077977A

Abstract

본 발명은 테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법에 관한 것으로, 특히 적은 면적을 이용하여 최대의 항목을 넣어 측정결과를 얻고, 공정상 야기될 수 있는 문제를 정확히 파악할 수 있는 테스트 패턴을 구현하기 위해서 콘택저항 측정 항목 중의 하나인 체인저항 패턴 및 그 형성방법에 관한 것이다.

본 발명의 테스트 패턴 배치시 체인저항 측정을 위한 패턴은 외부로부터 광신호를 받는 엑티브; 상기 엑티브 상부에 스택(stack)으로 형성된 복수 개의 금속층; 상기 엑티브와 한 개의 금속층 사이와 각 금속층 사이에 연결된 복수 개의 콘택; 및 상기 엑티브 및 각 금속층의 터미널에 연결된 패드를 포함하는 것을 특징으로 한다.

테스트 패턴, 체인저항, 패턴 형성

Description

테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법{The pattern and its forming method for metering chain resist during test pattern layout}

도 1은 종래의 테스트 패턴을 나타낸 것이다.

도 2는 본 발명의 체인저항 패턴을 이용한 테스트 패턴을 나타낸 것이다.

〈도면의 주요 부분에 대한 부호의 설명〉

100 : 엑티브 200 : 금속층

도 1은 종래의 테스트 패턴을 나타낸 것이다. 도 1에 도시된 바와 같이, 종래의 테스트 패턴은 2개의 금속층(10, 20) 사이에 복수 개의 콘택이 연결되어 있 고, 각 금속층의 터미널에 패드(30, 40)가 연결되어 있다.

상기와 같은 종래의 저항측정을 측정하기 위한 패턴은 크게 콘택 체인저항과 Kelvin 저항 패턴으로 나누어진다. 콘택 체인저항은 공정이 잘 진행되었는지를 확인하는 모니터용으로 실제의 장치에서 측정되는 실제의 저항값이기 때문에 순수한 콘택 저항인 Kelvin 저항과 차이가 있다.

이런 이유로 콘택 체인저항은 스크라이브 레인(scribe lane)에 반드시 필요한 테스트 패턴 임에 틀림이 없다. 그러나, 6개의 금속층에서 각각의 체인저항을 보려면 6개의 콘택 패턴이 필요하고, 스택 체인(stack chain)을 보려면 다른 6개의 테스트 패턴이 필요하다. 또한, 측정하도록 하는 터미널(terminal) 또는 패드(pad)는 24개가 필요하다.

그러므로, 상기와 같은 터미널과 콘택 체인을 스크라이브 레인에 구현하기 힘들었던 점이 지금까지의 일반적인 콘택 체인저항와 스택 체인저항이었기 때문에 이러한 패턴을 보기위하여 다른 PL(process level) TEG 영역을 할당하여 공정사항을 측정하고 모니터링 해왔다. 특히, 반도체 제조공정이 나노공정으로 바뀜에 따라 공정 진행시 조건이 취약한 콘택 체인저항 및 스택 체인저항 패턴이 스크라이브 레인에 더욱 필요한 실정이 되었다.

이에 본 발명은 상기 문제점을 해결하기 위한 것으로써, 적은 면적을 이용하여 최대의 항목을 넣어 측정결과를 얻고, 공정상 야기될 수 있는 문제를 정확히 파악할 수 있는 테스트 패턴을 구현하기 위해서 콘택저항 측정 항목 중의 하나인 체 인저항 패턴 및 그 형성방법을 제공하는 것을 목적으로 한다.

본 발명은 테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법에 관한 것으로, 특히 적은 면적을 이용하여 최대의 항목을 넣어 측정결과를 얻고, 공정상 야기될 수 있는 문제를 정확히 파악할 수 있는 테스트 패턴을 구현하기 위해서 콘택저항 측정 항목 중의 하나인 체인저항 패턴 및 형성방법에 관한 것이다.

현재의 반도체 제조방법상 공정통합시 야기되는 공정상의 문제를 야기하는 매우 중요한 요소가 테스트 패턴이다. 테스트 패턴에는 많은 측정항목이 있다. 또한, 테스트 패턴의 위치가 소위 칩 소잉(chip sowing)을 위한 스크라이브 레인에 위치하기 때문에 한정된 위치에 감지하려고 하는 많은 항목들을 어떻게 최적화시키느냐가 매우 중요하다. 즉, 최소의 공간 활용으로 측정하고자하는 많은 항목들을 넣어 최대의 효과를 얻어야 한다. 다시 말하면, 적은 면적을 이용하여 최대의 항목들을 넣어 측정결과를 얻어야 하고, 공정상 야기될 수 있는 문제를 정확히 파악할 수 있는 테스트 패턴을 구현하여야 한다.

따라서, 본 발명에서는 콘택저항 측정항목 중의 하나인 체인저항 패턴의 형성방법으로 공간을 최소화하고, 모든 하나의 테스트 패턴에서 모든 체인저항을 측정할 수 있는 테스트 패턴을 구현하고자 한다.

본 발명의 테스트 패턴 배치시 체인저항 측정을 위한 패턴은 외부로부터 광신호를 받는 엑티브; 상기 엑티브 상부에 스택(stack)으로 형성된 복수 개의 금속층; 상기 엑티브와 한 개의 금속층 사이와 각 금속층 사이에 연결된 복수 개의 콘 택; 및 상기 엑티브 및 각 금속층의 터미널에 연결된 패드를 포함하는 것을 특징으로 한다.

또한, 본 발명의 테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법은 엑티브 위에 복수 개의 금속층을 스택으로 형성하는 제1단계; 상기 엑티브와 한 개의 금속층 사이와 각 금속층 사이에 복수 개의 콘택을 연결하는 제2단계; 상기 엑티브 및 각 금속층의 터미널에 패드를 연결하는 제3단계; 상기 금속층의 각 층마다 체인저항(chain resistance) 패턴을 형성하는 제4단계; 및 상기 금속층의 각 층마다 체인저항을 구하는 제5단계를 포함하는 것을 특징으로 한다.

이하, 본 발명의 실시예에 대한 구성 및 그 작용을 첨부한 도면을 참조하면서 상세히 설명하기로 한다.

도 2는 본 발명의 체인저항 패턴을 이용한 테스트 패턴을 나타낸 것이다. 도 2에 도시된 바와 같이, 본 발명의 체인저항 패턴을 이용한 테스트 패턴은 외부로부터 광신호를 받는 엑티브(active)(100), 상기 엑티브(100) 상부에 스택(stack)으로 형성된 6개의 금속층(200, 300, 400, 500, 600, 700), 상기 엑티브(100)와 한 개의 금속층(200) 사이와 각 금속층(200, 300, 400, 500, 600, 700) 사이에 연결된 복수 개의 콘택, 및 상기 엑티브(100) 및 각 금속층(200, 300, 400, 500, 600, 700)의 터미널에 연결된 패드(800, 900, 1000, 1100, 1200, 1300, 1400)를 포함하여 구성된다.

본 발명에서는 종래의 큰 면적을 차지하게 되는 테스트 패턴 중에서 콘택 체인저항의 문제점을 해결하기 위하여 엑티브(100) 위에 6개의 금속층(200, 300, 400, 500, 600, 700)을 스택으로 형성하고, 엑티브(100)와 한 개의 금속층(200) 사이와 각 금속층(200, 300, 400, 500, 600, 700) 사이에 복수 개의 콘택을 연결하는 하였으며, 상기 엑티브 및 각 금속층의 터미널에 패드를 연결하였다. 즉, 엑티브(100)에는 패드 1(800), 금속층 1(200)에는 패드 2(900), 금속층 2(300)에는 패드 3(1000), 금속층 3(400)에는 패드 4(1100), 금속층 4(500)에는 패드 5(1200), 금속층 5(600)에는 패드 6(1300), 금속층 6(700)에는 패드 7(1400)이 연결되어 있다.

그리고, 상기 금속층(200, 300, 400, 500, 600, 700)의 각 층마다 체인저항 패턴을 만듦으로써 7-터미널(금속층이 6개인 경우)을 이용하여 각 층마다의 콘택 체인저항 또는 스택 체인저항을 구할 수 있도록 구현하였다.

예를 들어, 종래와 같은 면적에 6금속층 공정이라면 M1C, M2C, M3C, M4C, M5C, M6C의 테스트 패턴이 동일한 면적을 가지고 존재해야 한다. 그러나, 본 발명은 하나의 테스트 패턴을 가지고 모든 콘택 체인저항을 측정함과 동시에 스택 체인저항도 측정할 수 있는 발명으로써 한정된 스크라이브 레인을 효율적으로 이용하는 것이 가능하고, 별도의 공정레벨 TEG에 영역을 할당하지 않아도 되는 장점을 가지고 있다. 또한, PCM 측정시에도 소우트 풋(thought put)도 크게 향상되어 진행이 가능하다.

다음은 본 발명의 체인저항 패턴을 이용한 테스트 패턴을 형성하는 방법을 설명하고자 한다.

우선, 액티브(100) 위에 복수 개의 제1 콘택을 형성하고, 상기 복수 개의 제1 콘택 상에 제1 금속층(200)을 형성한다. 이때, 상기 복수 개의 제1 콘택은 상기 제1 금속층(200)과 액티브(100)를 연결한다. 이어, 제1 금속층과 연결되도록 제1 금속층의 일측에 제1 체인저항 패턴을 형성하고, 상기 제1 체인저항 패턴과 연결된 제1 금속층의 다른 일측에 제1 패드를 형성한다. 이어, 제1 금속층(200) 상에 복수 개의 제2 콘택을 형성하고, 상기 복수 개의 제2 콘택 상에 제2 금속층(300)을 형성한다. 이때, 상기 복수 개의 제2 콘택은 상기 제2 금속층(300)과 제1 금속층(200)을 연결한다. 이어, 제2 금속층과 연결되도록 제2 금속층의 일측에 제2 체인저항 패턴을 형성하고, 상기 제2 체인저항 패턴과 연결된 제2 금속층의 다른 일측에 제2 패드를 형성한다. 이와 같은 방법으로 도 2에 도시된 제3, 제4, 제5, 제6 금속층(400, 500, 600, 700)을 형성하고, 복수 개의 제3, 제4, 제5 및 제6 콘택들을 각각 형성하고, 각 금속층과 각각 연결되도록 각 금속층의 일측에 제2, 제3, 제4, 제5 및 제6 체인저항패턴을 형성하고, 상기 각 체인저항 패턴과 연결된 각 금속층의 다른 일측에 제3, 제4, 제5, 제6 및 제7 패드들을 각각 형성한다. 이와 같이 형성된 각 체인저항들을 통해, 상기 각 금속층 마다에서 체인저항을 구할 수 있게 된다.

삭제

이상에서 설명한 내용을 통해 본 업에 종사하는 당업자라면 본 발명의 기술사상을 이탈하지 아니하는 범위 내에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용만으로 한정되는 것이 아니라 특허청구범위에 의하여 정해져야 한다.

이상에서와 같이 본 발명에 의한 테스트 패턴 배치시 체인저항 측정을 위한 패턴 및 그 형성방법은 콘택저항 측정 항목 중의 하나인 체인저항 패턴을 형성함으로써 적은 면적을 이용하여 최대의 항목을 넣어 측정결과를 얻고, 공정상 야기될 수 있는 문제를 정확히 파악할 수 있는 테스트 패턴을 구현하도록 할 수 있다.

Claims

외부로부터 광신호를 받는 엑티브;

상기 엑티브 상부에 스택(stack)으로 형성된 복수 개의 금속층;

상기 엑티브와 한 개의 금속층 사이와 각 금속층 사이에 연결된 복수 개의 콘택; 및

상기 엑티브 및 각 금속층의 터미널에 연결된 패드를 포함하는 것을 특징으로 하는 테스트 패턴 배치시 체인저항 측정을 위한 패턴.
액티브 위에 복수 개의 콘택을 형성하고, 상기 복수 개의 콘택 상에 금속층을 형성하는 단계;

상기 금속층과 연결되도록 금속층의 일측에 체인저항 패턴을 형성하고, 상기 체인저항 패턴과 연결된 금속층의 다른 일측에 패드를 형성하여 제1 금속층의 체인저항 패턴부를 형성하는 단계;

상기 제1 금속층 체인 저항 패턴부상에 금속층, 복수 개의 콘택, 패드, 체인저항 패턴으로 형성된 제2 금속층 체인저항 패턴부를 형성하는 단계;

상기 제2 금속층의 체인저항 패턴부 상에 복수 개의 금속층 체인저항 패턴부를 형성하는 단계를 포함하는 테스트 패턴시 체인저항 측정을 위한 패턴 형성방법.
청구항 2에 있어서,

상기 체인저항은 콘택(contact) 체인저항인 것을 특징으로 하는 테스트 패턴 배치시 체인저항 측정을 위한 패턴 형성방법.
청구항 2에 있어서,

상기 체인저항은 스택 체인저항인 것을 특징으로 하는 테스트 패턴 배치시 체인저항 측정을 위한 패턴 형성방법.