KR100648725B1 - 플라즈마 디스플레이 패널 - Google Patents

Abstract

본 발명은 양광주(positive column) 방전 특성을 이용하여 구동하는 플라즈마 디스플레이 패널에 관한 것으로서, 본 발명에 따른 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 어드레스 전극들과, 제1 기판과 제2 기판의 사이 공간에 배치되어 방전셀들을 구획하는 격벽과, 2 기판의 일면에 어드레스 전극과 직교하는 방향을 따라 형성되는 주사 전극과 유지 전극을 구비하는 표시 전극들을 포함한다. 이때 주사 전극과 유지 전극간 거리는 어드레스 전극과 표시 전극간 거리보다 크고, 어드레스 전극은 각 방전셀에 대응하여 적어도 2개의 줄로 나뉘어 형성된다.

방전셀, 어드레스전극, 표시전극, 주사전극, 유지전극, 격벽, 양광주, 방전갭

Description

플라즈마 디스플레이 패널 {PLASMA DISPLAY PANEL}

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이다.

도 2와 도 3은 각각 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 단면도와 부분 평면도이다.

도 4a는 본 발명의 플라즈마 디스플레이 패널에 적용 가능한 유지 파형도이고, 도 4b는 도 4a에서 세 전극의 전압 차를 도시한 도면이다.

도 5는 방전셀 내의 방전 형성 과정을 도시한 개략도이다.

도 6은 도 4a와 도 4b에 도시한 구동 방법에 의해 플라즈마 디스플레이 패널을 구동하였을 때 관찰되는 방전셀 내의 가시광 방사 분포를 도시한 개략도이다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 부분 확대 평면도이다.

도 8은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널 구동시 방전셀 내의 가시광 방사 분포를 도시한 개략도이다.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 보다 상세하게는 양광주(positive column) 방전 특성을 이용하여 구동하며, 발광 효율을 높이기 위하여 어드레스 전극의 형상을 개선한 플라즈마 디스플레이 패널에 관한 것이다.

플라즈마 디스플레이 패널(plasma display panel; PDP)은 방전셀 내의 기체 방전에 의해 생성된 진공 자외선으로 형광체를 여기시켜 화상을 구현하는 표시장치이다. 이러한 PDP는 인가되는 구동 전압 파형의 형태와 방전셀의 구조에 따라 직류형과 교류형으로 구분되며, 통상 3전극 면방전 구조의 교류형 PDP가 널리 사용되고 있다.

통상의 교류형 PDP에서는 전면 기판과 후면 기판 사이에 격벽이 형성되어 방전셀들을 구획하고, 각 방전셀에 대응하여 후면 기판에는 어드레스 전극들이, 전면 기판에는 주사 전극과 유지 전극으로 구성되는 표시 전극들이 형성된다. 어드레스 전극들과 표시 전극들은 각자의 유전층으로 덮이며, 각 방전셀 내부에는 형광체층이 위치한다. 방전셀들 내부는 방전 가스(주로 Ne-Xe 혼합 가스)로 채워지며, 한 방전셀 내에 위치하는 주사 전극과 유지 전극은 그 사이에 대략 60~120㎛의 작은 방전 갭(이하 '쇼트 방전 갭'이라 한다)을 형성한다.

일반적으로 교류형 PDP는 한 프레임이 복수의 서브필드로 분할 구동되며, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간으로 이루어진다.

리셋 기간은 방전셀에 어드레싱 동작이 원활히 수행될 수 있도록 각 방전셀의 상태를 초기화하는 기간이고, 어드레스 기간은 켜지는 방전셀과 켜지지 않는 방전셀을 선택하여 켜지는 방전셀에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 그리고 유지 기간은 켜질 방전셀에 실제로 영상을 표시하기 위한 방전을 수행하는 기간이다.

이러한 교류형 PDP에 있어서 효율(소비 전력에 대한 휘도 비) 개선을 위한 많은 연구가 진행되고 있다. 그러나 전술한 쇼트 방전 갭을 가지는 종래의 방전셀 구조에서는 효율 향상을 위한 연구가 그 한계에 다다르고 있다. 이로써 새로운 방전셀 구조와 그에 따른 새로운 구동 방법에 대한 연구가 활발히 진행되고 있으며, 그 중 하나로 양광주 방전 특성을 이용하는 기술을 들 수 있다.

상기 기술은 한 방전셀 내에 위치하는 주사 전극과 유지 전극 사이에 대략 400㎛ 이상의 큰 방전 갭(이른바 '롱 방전 갭')을 형성하고, 롱 방전 갭에서 양광주를 발생시켜 구동에 이용하는 교류형 PDP를 의미한다. 또한 양광주 방전 특성을 이용하는 교류형 PDP에 있어서, 방전 개시 전압과 방전 유지 전압을 낮추기 위한 다양한 방안들이 연구되고 있다.

본 발명의 목적은 한 방전셀 내에 위치하는 주사 전극과 유지 전극 사이에 롱 방전 갭을 형성하여 양광주 발생을 가능하게 함으로써 효율을 높이고, 어드레스 전극의 형상을 개선하여 화면 휘도와 발광 효율을 더욱 높일 수 있는 플라즈마 디스플레이 패널을 제공하는데 있다.

상기의 목적을 달성하기 위한 본 발명의 플라즈마 디스플레이 패널은 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 어드레스 전극들과, 제1 기판과 제2 기판의 사이 공간에 배치되어 방전셀들을 구획하는 격벽과, 제2 기판의 일면에 어드레스 전극과 직교하는 방향을 따라 형성되는 주사 전극과 유지 전극을 구비하는 표시 전극들을 포함한다. 이때 주사 전극과 유지 전극간 거리가 어드레스 전극과 표시 전극간 거리보다 크고, 어드레스 전극은 각 방전셀에 대응하여 적어도 2개의 줄로 나뉘어 형성된다.

상기 각 방전셀에 대응되는 서브 전극들은 동일한 전압을 인가받으며, 이를 위해 각 방전셀에 대응되는 서브 전극들은 어드레스 전극의 단자부에서 일체로 합쳐질 수 있다.

상기 주사 전극과 유지 전극은 금속 전극층으로 형성된다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 부분 분해 사시도이고, 도 2와 도 3은 각각 도 1의 조립 상태를 나타내는 부분 단면도와 부분 평면도이다.

도 1 내지 도 3을 참고하면, 플라즈마 디스플레이 패널(PDP)은 제1 기판(2)과 제2 기판(4)이 임의의 간격을 두고 서로 대향 배치되고, 양 기판(2, 4)의 사이 공간에는 방전셀들(6R, 6G, 6B)이 마련되어 각 방전셀(6R, 6G, 6B)의 독립적인 방전 매커니즘에 의한 가시광 방출로 임의의 칼라 영상을 구현한다.

먼저, 제1 기판(2) 위에는 제1 기판(2)의 일방향(도면의 y축 방향)을 따라 어드레스 전극들(8)이 형성되고, 어드레스 전극들(8)을 덮으면서 제1 기판(2) 전체 에 제1 유전층(10)이 형성된다. 어드레스 전극(8)은 일례로 스트라이프 패턴으로 이루어져 이웃한 어드레스 전극(8)과 소정의 간격을 두고 나란하게 위치한다.

제1 유전층(10) 위에는 어드레스 전극(8)의 길이 방향 및 어드레스 전극(8)과 직교하는 방향(도면의 x축 방향)을 따라 격자형 격벽(12)이 형성되어 방전셀들(6R, 6G, 6B)을 구획하며, 격벽(12)의 네 측면과 제1 유전층(10) 상면에 걸쳐 적색, 녹색 또는 청색의 형광체층(14R, 14G, 14B)이 위치한다. 격벽(12)의 형상은 격자형에 한정되지 않고, 스트라이프형 또는 격자 모양 이외의 다른 폐쇄형 구조로 이루어질 수 있다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 내면에는 어드레스 전극(8)과 직교하는 방향을 따라 주사 전극(16)과 유지 전극(18)으로 이루어지는 표시 전극들(20)이 형성되고, 표시 전극들(20)을 덮으면서 제2 기판(4) 내면 전체에 투명한 제2 유전층(22)과 MgO 보호막(24)이 위치한다.

주사 전극(16)과 유지 전극(18)은 그 사이의 방전 갭(G)이 어드레스 전극(8)과 표시 전극(20)간 거리(D, 도 2 참고)보다 큰 이른바 롱 방전 갭을 형성한다. 이를 위해 주사 전극(16)과 유지 전극(18)은 롱 방전 갭을 사이에 두고 각 방전셀(6R, 6G, 6B)의 외곽부에 한 쌍이 대응되게 배치되며, 주사 전극(16)과 유지 전극(18)간 방전 갭(G)은 대략 200㎛ 이상으로 설정된다.

이러한 주사 전극(16)과 유지 전극(18)은 도전성이 우수한 은(Ag) 전극층 또는 크롬(Cr)/구리(Cu)/크롬(Cr)이 적층된 전극층으로 이루어질 수 있다.

본 실시예에서 각 방전셀(6R, 6G, 6B)에는 서로간 임의의 거리를 두고 평행 하게 위치하는 2줄의 어드레스 전극(8)이 마련된다. 즉, 어드레스 전극(8)은 동일한 전압을 인가받는 제1 서브 전극(8a)과 제2 서브 전극(8b)으로 이루어지고, 두 서브 전극(8a, 8b)은 어드레스 전극(8)이 외부 회로장치(도시하지 않음)와 연결되는 단자부(26)에서 일체로 합쳐지는 구성을 가질 수 있다.

이때 제1 서브 전극(8a)과 제2 서브 전극(8b)간 거리는 각 서브 전극(8a, 8b)의 폭보다 작게 설정되며, 어드레스 전극(8)은 각 방전셀(6R, 6G, 6B)의 중심부에 대응하여 배치된다.

이로써 어드레스 전극(8)은 각 방전셀(6R, 6G, 6B)에서 어드레스 전극(8)이 차지하는 면적을 줄이면서도 그 전체 폭을 일정치 이상으로 유지하여 다음에 설명하는 PDP 구동시 어드레스 전극(8)에 대응하여 나타나는 가시광의 방사 면적을 확대시킨다. 어드레스 전극(8)의 면적 축소는 어드레스 전류 감소로 이어져 방전 효율을 높이는데 기여한다.

본 실시예의 PDP는 다음에 설명하는 저전압 유지 파형에 근거하여 PDP 구동시 주사 전극(16)과 유지 전극(18)간 롱 방전 갭에서 양광주(positive column) 방전을 발생시킴으로써 양광주 방전을 이용하지 않는 종래의 PDP보다 개선된 패널 효율을 가진다.

공지된 양광주 방전 특성에 따르면, 어드레스 전극(8)과 표시 전극(20)간 거리보다 두 표시 전극(20)간 거리가 크기 때문에 두 표시 전극(20) 사이에 인가된 네가티브 유지 전압에 의해 어드레스 전극(8)과 어느 하나의 표시 전극(20) 사이에 초기 방전이 시작되고(I: 트리거 방전), 어드레스 전극(8)을 따라 초기 방전이 확 산되며(Ⅱ: 방전 확산), 롱 방전 갭을 갖는 두 표시 전극(20) 사이에 주 방전이 발생한다(Ⅲ: 주 방전).

도 4a는 본 발명의 PDP에 적용 가능한 유지 파형도이고, 도 4b는 도 4a에서 세 전극의 전압 차를 도시한 도면이다.

도 4a에서 Vx는 유지 전극에 인가되는 전압을 나타내고, Vy는 주사 전극에 인가되는 전압을 나타내며, Vz는 어드레스 전극에 인가되는 전압을 나타낸다. 도 4a에 도시한 유지 파형은 종래의 유지 전압 펄스와 동기되어 어드레스 전극에 전압 펄스가 인가된 형태이다. 도 4b에서 Vxy는 유지 전극과 주사 전극의 전압 차를 나타내고, Vyz는 주사 전극과 어드레스 전극의 전압 차를 나타내며, Vzx는 어드레스 전극과 유지 전극의 전압 차를 나타낸다. 도 4a와 도 4b에서 T와 A는 각각 어드레스 전극에 인가되는 펄스의 펄스폭과 진폭을 나타낸다.

도 4a와 도 4b에서 진폭 A를 Vz라 할 때, 도 5는 Vf(방전 개시 전압) < 2Vz 조건을 만족하는 모드에서 방전 형성 과정을 도시한 개략도이다.

도 5를 참고하면, Vxy와 Vyz에 의해 유도된 전계에 의해 주사 전극과 어드레스 전극 사이에서 방전이 시작되고(i: 트리거), 제1 유전체층과 형광체층에 차징된 전자에 의해 어드레스 전극을 따라 방전이 확산되며(ⅱ: 확산), 이 방전이 유지 전극과 연결되어 주 방전이 일어난다(ⅲ: 주 방전).

도 5에서 흑색 화살표가 방전 진행 방향을 나타내고, 백색 화살표가 전압 차에 의한 전계 형성 방향을 나타낸다. 도 5에 나타낸 전압은 방전 개시에 사용되는 전압이며, 실제 유지 방전시 유지 전압은 대략 160V, 어드레스 보조 펄스 전압은 대략 80V가 적용될 수 있다.

도 6은 전술한 구동 방법에 의해 PDP를 구동하였을 때 관찰되는 방전셀 내의 가시광 방사 분포를 도시한 개략도이다. 도 6을 참고하면, 주 방전시 방전셀 내에는 주사 전극(16)과 유지 전극(18)의 대향면 부위와, 격벽 근처 및 어드레스 전극(8)의 상부에 대응하는 부위에서 강한 가시광이 방출되어 고휘도 부분을 구성한다.

이때 본 실시예의 PDP는 전술한 어드레스 전극(8) 형상에 의해 어드레스 전극(8)의 면적을 줄이면서도 어드레스 전극(8) 상부에 대응하여 나타나는 고휘도 부분을 각 서브 전극(8a, 8b)의 외곽 부위와 두 서브 전극(8a, 8b)간 사이 부위를 모두 포함하도록 넓게 구현하여 방전셀 내의 고휘도 부분을 확대시킨다. 그 결과 본 실시예의 PDP는 화면 휘도와 전체 효율을 크게 향상시킬 수 있다.

도 7은 본 발명의 제2 실시예에 따른 PDP의 부분 평면도이고, 도 8은 본 발명의 제2 실시예에 따른 PDP 구동시 관찰되는 방전셀 내의 가시광 방사 분포를 도시한 개략도이다.

도 7과 도 8을 참고하면, 어드레스 전극(28)은 동일한 전압을 인가받는 제1 서브 전극(28a)과 제2 서브 전극(28b)으로 구성되며, 두 서브 전극(28a, 28b)간 거리는 각 서브 전극(28a, 28b)의 폭보다 크게 이루어져 어드레스 전극(28)의 전체 폭을 확대시킨다. 이로써 본 실시예에서는 어드레스 전극(28) 상부에 대응하여 나타나는 고휘도 부분이 두 서브 전극(28a, 28b)간 사이 부위를 모두 포함하도록 넓게 구현되어 화면 휘도와 발광 효율을 높이는데 더욱 효과적이다.

한편, 상기에서는 어드레스 전극이 2개의 서브 전극으로 구성된 경우를 설명 하였으나, 서브 전극의 개수는 2개에 한정되지 않고 3개 또는 그 이상이 적용될 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 플라즈마 디스플레이 패널은 양광주 방전 특성을 이용하여 패널 효율을 높이고, 전술한 어드레스 전극 형상에 의해 어드레스 전류를 감소시켜 저전압 구동에 유리한 특성을 가지면서 가시광 방사 면적을 늘려 화면 휘도와 발광 효율을 향상시킬 수 있다.

Claims (7)

1. 서로 대향 배치되는 제1 기판 및 제2 기판과;

   상기 제1 기판에 형성되는 어드레스 전극들과;

   상기 제1 기판과 제2 기판의 사이 공간에 배치되어 방전셀들을 구획하는 격벽; 및

   상기 제2 기판의 일면에 상기 어드레스 전극과 직교하는 방향을 따라 형성되는 주사 전극과 유지 전극을 구비하는 표시 전극들을 포함하며,

   상기 주사 전극과 유지 전극간 거리가 상기 어드레스 전극과 표시 전극간 거리보다 크고,

   상기 어드레스 전극은 상기 각 방전셀에 대응하여 서로 분리 형성되는 2개 의 서브 전극들을 포함하는 플라즈마 디스플레이 패널.
2. 제1항에 있어서,

   상기 서브 전극들은 각각 간격을 두고 배열되며, 상기 서브 전극들 사이의 간격은 각 서브 전극들의 폭보다 작게 형성되는 플라즈마 디스플레이 패널.
3. 제2항에 있어서,

   상기 어드레스 전극이 상기 각 방전셀의 중심부에 대응하여 배치되는 플라즈마 디스플레이 패널.
4. 제1항에 있어서,

   상기 서브 전극들은 각각 간격을 두고 배열되며, 상기 서브 전극들 사이의 간격은 각 서브 전극들의 폭보다 크게 형성되는 플라즈마 디스플레이 패널.
5. 제2항 또는 제4항에 있어서,

   상기 각 방전셀에 대응되는 서브 전극들이 동일한 전압을 인가받는 플라즈마 디스플레이 패널.
6. 제5항에 있어서,

   상기 어드레스 전극들이 그 일단에 단자부를 형성하며, 상기 각 방전셀에 대응되는 서브 전극들이 단자부에서 일체로 합쳐지는 플라즈마 디스플레이 패널.
7. 제1항에 있어서,

   상기 주사 전극과 유지 전극이 금속 전극층으로 형성되는 플라즈마 디스플레이 패널.

Images