KR100648444B1 - 고휘도 발광소자 및 그 제작 방법 - Google Patents

Abstract

본 발명은 발광소자의 표면을 덮는 전극층의 전류확산 기능을 저하시키지 않으면서도 이 층에 의한 빛의 흡수를 감소시킨 새로운 발광소자에 관한 것으로서, 제1 전하를 공급하는 제1 반도체층, 제2 전하를 공급하는 제2 반도체층, 상기 두 반도체 층 사이에서 상기 전하들을 공급받아 빛을 발광하는 활성층, 상기 제1 전하를 상기 제1 반도체층으로 공급하는 제1 전극층, 상기 제2 전하를 상기 제2 반도체층으로 공급하는 제2 전극층을 포함하는 구조이고, 상기 활성층 상에 상기 제2 반도체층 및 상기 제2 전극층이 적층되며 상기 제2 전극층은 상하로 관통된 소정 패턴의 관통부를 가져 상기 활성층에서 발광한 빛이 상기 제2 반도체층 및 상기 제2 전극층을 투과하여 외부로 출사할 때 상기 제2 전극층의 관통부에서는 흡수되지 않고 출사하는 것을 특징으로 한다.

Description

고휘도 발광소자 및 그 제작 방법{A HIGH LUMINISCENT LIGHT EMITTING DIODE AND METHOD FOR FABRICATING THEREOF}

도 1 및 도 2는 종래 발광소자의 구조를 도시한 단면도.

도 3은 본 발명의 발광소자의 한 실시예를 도시한 도면.

도 4는 본 발명의 발광소자의 또 다른 실시예를 도시한 도면.

도 5는 본 발명의 발광소자의 또 다른 실시예를 도시한 도면.

도 6은 본 발명의 발광소자를 제작하는 단계를 모식적으로 도시한 도면.

<도면의 주요부분에 대한 설명>

10: 기판 11: 버퍼층

12: 제1 반도체층 13: 활성층

14: 제2 반도체층 15: 종래 발광소자의 전극층

32, 42, 44: 본 발명의 전극층에 형성된 관통부

본 발명은 반도체 발광소자의 구조에 관한 것으로서, 좀 더 상세하게는 활성층에서 발광한 빛이 발광소자의 상부로 출사할 때, 상부에 위치한 전극층 등에 의 해 흡수되는 빛의 양을 감소시킨 새로운 구조의 반도체 발광 소자에 관한 것이다.

반도체 발광소자는 그 활성층에서 전자와 정공의 결합에 의해 빛을 생성하는 전기소자로서 거의 모든 전기제품에서 다양하게 사용되고 있는데, 특히 질화갈륨계 반도체(Al_xIn_yGa_1-x-yN; 0≤x≤1, 0≤y≤1 , 0≤x+y≤1)를 이용한 청색 발광소자는 형광체와 결합하여 백색광을 낼 수 있는 LED로 주목받고 있으며 현재 이에 대한 많은 연구가 진행중이다.

이러한 백색 LED를 포함한 발광 소자 분야의 연구에 있어서 가장 큰 이슈 중 하나는, 소자의 휘도를 향상시키는 문제로서 이는 밝은 휘도를 가진 LED를 사용할수록 발광소자로서의 가치가 높고 작동 전압이 줄어들며 시스템을 좀 더 고효율화할 수 있기 때문이다.

소자의 밝기, 즉 휘도에 나쁜 영향을 미치는 요인 중 하나는 빛이 출사되는 상부면에 위치한 전극층 등에 의한 빛의 흡수 문제이다. 도 1 및 도 2는 종래의 GaN계 반도체 발광소자의 구조를 모식적으로 나타낸 것으로서, 전술한 빛의 흡수 기재를 설명하기 위해 도시한 것이다. 참고로, 본 발명의 도면들에서 소자 각 층의 두께 및 면적은 설명을 위해 실제와는 달리 더 확대되거나 더 축소되어 그려진 형태일 수 있다.

도 1 및 도 2를 참조하여 상기 GaN계 발광소자의 구조 및 작동방식을 간단히 설명하면, 사파이어 기판(10)상에 양질의 에피택시층의 성장을 위한 버퍼층 및 도핑되지 않은 GaN층(11)이 증착되고, 그 상부에는 n형 반도체층(12), 활성층(13) 및 p형 반도체층(14) 등이 적층된다. 활성층(13)에서는 그 양쪽의 반도체층으로부터 공급된 전자(e')-정공(h°)이 결합하여 빛이 발광하는데, 그 파장은 활성층의 밴드갭에 의해 결정된다.

상기 각 전극층(12, 14) 상에는 와이어본딩을 위한 본딩패드들(16, 17)이 형성되는데, 예로, GaN 소자의 경우 약 0.5㎛ ~ 1.2㎛의 크롬/금(Cr/Au)이 본딩패드로 구성된다.

전술한 구조에서 GaN계 소자의 경우, n형 반도체층과는 달리 p형 반도체층 (14)의 전기저항이 비교적 크다. 이는 p형 GaN계 반도체의 홀 이동도(hole mobility)가 작고 양질의 결정질을 성장시키기 위해서는 p형 GaN계 반도체층의 두께를 두껍게 할 수 없기 때문이다.

이처럼 전기저항이 큰 p형 반도체층에 곧바로 전류를 주입하면 높은 저항으로 말미암아 전하들이 활성층 전면에 걸쳐 제대로 확산되지 못하고 비교적 저항이 작은 경로에만 집중되게 된다. 이는 결국 활성층 일부에서만 발광하는 상황으로 연결되어 소자의 휘도가 저하되는 문제를 야기한다.

이러한 현상을 방지하고 전류의 전면 확산을 위해서 p형 반도체층(14) 및 p-전극패드(17)간에는 전기전도도가 대단히 크고 두께가 얇은 전극층(15)을 형성하는 것이 일반적이다. 전극층이 형성되면, 전극패드(17)에서 공급된 전하는 이 전극층(15)에서 제공하는 경로를 따라 우선적으로 전면에 걸쳐 확산된 후, 그 하부의 p형 반도체층으로 흘러 활성층에 도달함으로써, 결과적으로 활성층 전면에 걸쳐 발광할 수 있도록 전하가 분배되는 것이다.

전술한 전극층(15)은 전기전도도가 높은 물질로 이루어져야 하는데, 일반적으로 GaN 경우에는 두께 80 ~ 1000 Å 정도의 니켈/금(Ni/Au)이나 ITO(indium-Tin-oxide) 등으로 이루어진 박막을 사용할 수 있다.

이러한 전극층(15)은 일반적으로 거의 투명한 투광성이지만, 발광하는 빛의 출사면인 상부면 상에 형성된 경우에는 활성층에서 발광한 빛(A)이 외부로 출사할 때 그 빛을 흡수하여 휘도를 약화시킨다는 문제를 발생시킨다. 또한 이 전극층의 두께를 두껍게 할수록 전류 확산의 정도는 증가하지만 빛의 흡수 정도도 함께 상승하게 된다.

따라서 발광소자의 발광 효율을 감소시키는 이러한 전극층(15)에 의한 빛의 흡수 기재는 고휘도 소자 제작에 장애물이 되어 왔고, 향후 해결해야 될 문제점으로 남아 있는 상황이다.

본 발명은 전술한 문제점을 해결하고자 하는 것으로서, 발광소자의 전면을 덮는 전류확산층 또는 전극층의 기능을 저하시키지 않으면서도 이 층에 의한 빛의 흡수 정도를 감소시킨 새로운 발광소자의 구조를 제공하는 것을 목적으로 한다.

본 발명은 전술한 새로운 전극층 구조를 이용하여 종래보다 발광효율이 더욱 향상된 새로운 발광소자를 제공하는 것을 또 다른 목적으로 한다.

전술한 목적을 달성하기 위한 본 발명의 발광소자는, 제1 전하를 공급하는 제1 반도체층, 제2 전하를 공급하는 제2 반도체층, 상기 두 반도체층 사이에서 상 기 전하들을 공급받아 빛을 발광하는 활성층, 상기 제1 전하를 상기 제1 반도체층으로 공급하는 제1 전극층, 상기 제2 전하를 상기 제2 반도체층으로 공급하는 제2 전극층을 포함하고, 상기 활성층 상에 상기 제2 반도체층 및 상기 제2 전극층이 적층되고, 상기 제2 전극층은 상하로 관통된 소정 패턴의 관통부를 가져 상기 활성층에서 발광한 빛이 상기 제2 반도체층 및 상기 제2 전극층을 투과하여 외부로 출사할 때 상기 제2 전극층의 관통부에서는 흡수되지 않고 출사하는 것을 특징으로 한다. 여기서 상기 관통부의 폭은 상기 제2 전하가 제2 반도체층을 통과하여 활성층에 닿을 때 실질적으로 활성층 전면에 균일하게 확산될 수 있을 정도의 폭을 가지도록 하는데, 상기 제2 전극층은 오믹컨택층을 포함하고 이 오믹컨택층에도 상기 관통부가 형성되도록 할 수 있다.

또한 상기 제2 전극층은 그 자체가 윈도우층이거나 또는 윈도우층을 추가로 포함하는 것으로서 이 윈도우층에도 상기 관통부가 형성되도록 할 수 있다.

또한 본 발명의 발광소자의 제작방법은, 기판상에 제1 반도체층, 활성층, 제2 반도체층을 적층하는 단계, 상기 제2 반도체층상에 제2 전극층을 형성하는 단계, 상기 제2 반도체층상에 포토레지스트를 도포하는 단계, 상기 포토레지스트상에서 관통부 패턴을 가진 마스크를 이용하여 이를 노광하는 단계. 상기 관통부 패턴을 형성할 부위의 포토레지스트를 제외한 나머지 포토레지스트를 제거하는 단계, 상기 관통부 패턴을 형성할 부위의 포토레지스트를 포함한 제2 반도체층 상에 제2 전극층을 형성하는 단계 및 상기 관통부 패턴을 형성할 부위의 포토레지스트 및 그 상부의 제2 전극층을 리프트 오프(lift-off) 공법으로 제거하는 단계를 포함할 수 있다.

이하, 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다.

참고로 본 발명의 실시예들은 GaN계 소자를 중심으로 서술되었지만, 본 발명의 기술적 사상은 반드시 GaN계 소자에만 국한되는 것은 아니며 활성층에서 발광한 빛을 흡수할 염려가 있는 전류확산층 또는 전극층을 구비한 모든 발광소자에 적용될 수 있는 것이다. 또한 본 발명에서 언급되는 전극층은 그 기능에 특징을 두어 전극층이라고 지칭하는 것이며 전하를 제2 반도체층에 공급하는 기능을 수행하는 모든 층을 포함하는 개념으로서, 전류 확산 기능을 수행하는 박막층과 그에 필요한 오믹컨택층, 그리고 좀 더 넓은 전류확산을 의해 도입되는 윈도우층 중 적어도 어느 하나 이상을 포함하는 개념이다.

도 3a는 본 발명의 바람직한 실시예 중 하나를 측면에서 바라본 사시도이며 도 3b는 도 3a의 평면도 및 A-A'선으로 자른 단면도를 도시한 것이다.

도 3의 실시예에서, 기판상(10)에 버퍼층 등(11)과 n형 반도체층(12), 활성층(13) 및 p형 반도체층(14) 등이 구성되어 있는 것은 도 1 및 도 2의 경우와 동일하거나 유사하다. 또한 이에 더하여 p형 반도체층상에 윈도우층이나 오믹컨택층을 추가로 성장시킬 수도 있다.

기판(10)은 일반적으로 사파이어 기판을 사용하지만 필요에 따라 실리콘 기판이나 탄화실리콘(SiC) 등도 이에 사용가능하다. 또한 상기 기판상에는 저온버퍼층 및 도핑되지 않은 GaN 층(11)이 추가되어 그 상부에 형성되는 발광소자의 결정질을 향상시키도록 구성될 수 있다. 또한 상기 n형 반도체층(12)은 가령 예로서 3 ㎛에서 3.5㎛의 두께를 가진 n-GaN층이 사용될 수 있으며, 상기 활성층(13)으로서 GaN 소자를 사용한 경우에는 갈륨과 같은 3족 금속인 알루미늄(Al), 인듐(In) 등이 첨가되어 격자 정합성이나 발광 파장 등을 필요에 따라 조절할 수 있도록 구성될 수도 있다.

상기 p형 반도체층(14)은, 가령 예로서 약 2000 Å의 두께 및 수 Ω에서 수십 Ω 의 전기저항을 가진 p-GaN층이 사용될 수 있다.

상기 p형 반도체층(14) 상에는 전류의 확산을 위한 본 발명의 전극층(30)이 형성되는데, 이 전극층(30)에는 하부까지 관통된 스트립(stripe) 모양의 패턴들(32)이 형성되어 있다. 또한 각 패턴은 하부까지 관통된 상태이므로 패턴(32) 저면부에서 p형 반도체층(14)은 그대로 외부에 노출되어 있다. 상기 전극층(30) 형성 후, 그 상부의 일부 면적에 전원으로부터의 전류를 전극층에 공급하는 얇은 전극패드(도시되지 않음)가 볼 본딩 등의 기존 방식으로 형성된다.

본 발명의 가장 중요한 특징 중 하나는, 상기 전극층에 관통된 패턴부를 형성하여 그 하부의 p형 반도체층이 외부에 노출됨으로써, 적어도 이 부위를 통과하여 출사하는 빛은 전술한 흡수현상이 발생하지 않도록 한다는 점이다.

이러한 상황은 도 3b의 확대도에서 좀 더 자세히 파악할 수 있다. 즉, 활성층(13)에서 발광한 빛 중 상기 관통부를 통과하는 빛(B)은 상기 전극층(30)을 투과하지 않으므로 흡수없이 통과하여 외부로 출사하게 된다. 따라서 본 발명은 종래의 구조에 비해 관통부의 면적만큼 빛의 휘도가 증가한 발광 소자를 가능하게 한다.

하지만, 이러한 전극층의 관통부 면적을 일정 이상 크게 한다면, 전극층의 기본적인 기능인 전류확산이 방해받게 되므로 관통부의 폭은 일정 정도로 제한될 필요가 있다. 이러한 관통부의 폭에 영향을 미치는 변수로는 전극층(30) 및 p형 반도체층(14)의 두께와 전기전도도 등인데, 약 80 Å ~ 200 Å 두께의 Ni/Au의 전극층과 약 2000 Å 의 p-GaN을 p형 반도체층으로 이용한 GaN계 소자를 대상으로 실험한 결과, 전류 확산에 제한을 주지 않을 정도의 폭(W)으로서는 약 5㎛ 이하, 좀 더 바람직하게는 약 3㎛가 적당하다는 것을 발견하였다. 하지만 이 폭은 구성 물질 등이 달라지면 그 범위가 변할 수 있음은 당연한 일이다. 일반적으로 이 관통부의 폭은 상부의 전극층(30)으로부터 하부의 활성층으로 향하는 전류흐름이 p형 반도체층(14) 통과시 가로방향으로 확산하는 현상을 이용하여 전류가 활성층(13)에 닿을 때는 거의 균일하게 확산된 상태로 도달하도록 설계해야 한다.

도 4의 각 도면은 본 발명의 전극층에 형성될 수 있는 여러가지 관통 패턴의 예시적 모양들을 사시도 또는 평면도로 도시한 것이다.

도 4a에서, 볼 본딩(ball-wedge bonding) 방식으로 전극패드(16, 17)를 형성할 경우, 비교적 면적이 크고 저항이 작은 패드의 볼모양 부분(40)에 전류가 집중되었다가 방사형으로 기판 전면에 확산될 수 있으므로, 이러한 전류의 방사형 경로에 대응하는 방사 패턴을 가진 관통부(42)를 구성할 수도 있다. 또한 이와는 대조적으로 도 4b처럼 단순한 일자형 관통부를 규칙적으로 배열할 수도 있고, 도 4c처럼 두 전극패드(16, 17)의 볼모양 간의 최단거리 부분(46)에 관통부를 집중적으로 배치하여 전류가 최단거리 부분(46)에 몰리지 않고 표면 전체로 확산되도록 간접적으로 유도할 수도 있다.

도 5a 및 도 5b는 각각 본 발명의 전극층에 형성될 수 있는 여러가지 관통 패턴 중 십자형 관통 패턴을 예시적으로 나타낸 사시도와 평면도이며, 도 5c는 이러한 구성의 소자를 실제로 제작한 후 그 표면의 발광 정도를 촬영한 사진이다.

도 5c를 자세히 살펴보면 십자형으로 주위보다 더욱 밝게 발광하는 부분을 볼 수 있는데, 관통부가 없는 종래의 LED 소자에 비해서 이 소자의 휘도는 약 5%~30% 정도 향상되었음을 측정할 수 있었다.

도 6a 내지 도 6e는 본 발명의 관통 패턴을 형성하는 공정의 한 예를 모식적으로 도시한 것이다.

기판상에 n형 반도체층, 활성층 및 p형 반도체층까지는 종래 공정과 동일, 유사하게 형성하며 이에 대해서는 도시 및 상세 설명을 생략한다.

상기 공정을 거쳐 만들어진 p형 반도체층 상에 PR(photoresist)을 도포한 후(도 6a), 그 상부에 본 발명의 관통 패턴부 모양을 가진 마스크를 덮고 노광 공정을 거친다(도 6b). 그 다음, 패턴부를 형성할 영역의 PR을 제외한 나머지 PR을 제거하고(도 6c), 그 상부 전체에 전극층을 증착한다(도 6d).

증착된 전극층은 패턴부에 잔존한 PR때문에 불룩하게 융기한 형태로서, 융기의 측면은 상당히 취약하게 증착되어 있으므로 PR제거 용액을 이 측면부로 스며들게 하면 그 하부에 잔존하는 PR이 제거되면서 그 상부의 전극층 물질도 리프트 오프(lift-off) 방식으로 제거되게 된다(도 6e).

도 6에 도시된 방법은 하나의 예시에 불과하며 그 외에도 다양한 방법으로 관통된 패턴부를 형성할 수 있음은 당연한 일이다.

본 발명은 다양한 변형예가 가능하다. 가령, InGaAlP 발광소자의 경우에도 출사면이자 전류주입측인 전면에 GaP나 ITO로 만들어진 윈도우층이 형성되는데, 이 때 윈도우층에 의한 빛 흡수 현상을 방지하기 위해서 윈도우층에 전술한 관통부들을 형성할 수 있다. 이 경우에는 이 윈도우층이 본 발명에서 언급한 전극층의 기능을 수행한다.

또 다른 변형예로는 전술한 제2 반도체층과 전극층 사이에 오믹컨택(ohmic-contact) 층이 추가될 경우 이 오믹컨택층에도 관통부를 형성할 수 있다. 또한 전극패드에도 필요한 경우 본 발명의 관통부를 형성할 수 있다. 따라서 이러한 다양한 실시예들을 포함하기 위해 본 발명의 서술에서 전극층이라 언급된 층은 넓게는 이러한 윈도우층, 오믹컨택층, 전극패드 및/또는 금속전극층 중 적어도 어느 하나 이상을 포함하는 것으로 해석되어져야 한다.

또한 전술한 실시예들과는 정반대로, 기판위에 먼저 p형 반도체층이 형성된 후 활성층 및 n형 반도체층 등이 생성되므로써 본 발명의 실시예와는 반대로 뒤집어진 소자의 경우에서도 본 발명을 작용하는 것이 가능하다. 이 경우 본 발명의 관통부를 가진 전극층은 n형 반도체층 상에 존재하게 될 것이다.

또한, 상기 관통부는 전술한 본 발명의 기능을 수행할 수 있는 한, 어떠한 형태의 패턴으로도 형성될 수 있다.

본 발명은 발광소자의 광 출사측에 위치한 전극층에 의한 출사광의 흡수 현상을 방지할 수 있는 새로운 구조의 발광소자에 관한 것이다.

본 발명을 이용하면 종래의 발광소자에 비해 약 5% ~ 30% 가까이 휘도가 상승된 발광소자를 제작할 수 있게 된다.

이러한 본 발명의 기술적인 사상을 이해한 이 분야의 평균적 지식을 가진 자라면, 출사면을 덮는 불투명 또는 반투명 전극층을 가질 수 있는 모든 발광소자에 본 발명의 기술적 사상을 적용하는 다양한 변형예를 손쉽게 생각해 낼 수 있을 것이다. 따라서 본 발명의 권리범위는 이하의 청구범위에 의해 정해져야 한다.

Claims (10)

1. 제1 전하를 공급하는 제1 반도체층,

   제2 전하를 공급하는 제2 반도체층,

   상기 두 반도체 층 사이에서 상기 전하들을 공급받아 빛을 발광하는 활성층,

   상기 제1 전하를 상기 제1 반도체층으로 공급하는 제1 전극층,

   상기 제2 전하를 상기 제2 반도체층으로 공급하는 제2 전극층,

   상기 제2 전극층 상부에는 볼모양의 전극패드를 포함하고,

   상기 제2 전극층은 상하로 관통된 소정 패턴의 관통부를 포함하여 상기 활성층에서 발광한 빛이 상기 제2 반도체층 및 상기 제2 전극층을 투과하여 외부로 출사할 때 상기 제2 전극층의 관통부에서는 흡수되지 않고 출사하고,

   상기 관통부는 0.1㎛~ 0.5㎛의 폭을 가지고,

   상기 관통부는 상기 전극패드의 볼모양을 중심부로 하여 방사형으로 구성된 것을 특징으로 하는 반도체 발광소자.
2. 제1항에 있어서, 상기 제2 전극층은 오믹컨택층, 금속전극층 및 윈도우층 중 적어도 어느 한 층 이상을 포함하는 것을 특징으로 하는 반도체 발광소자.
3. 제1항에 있어서, 상기 활성층은 질화갈륨계 화합물 반도체를 포함하는 것을 특징으로 하는 반도체 발광소자.
4. 제1항에 있어서, 상기 활성층은 AlGaInP를 포함하는 것을 특징으로 하는 반도체 발광소자.
5. 제1항에 있어서, 상기 제2 전극층은 ITO층을 포함하는 것을 특징으로 하는 반도체 발광소자.
6. 제1항에 있어서, 상기 제2 전극층은 니켈 및 금 중 적어도 어느 한 금속 이상을 포함하는 금속전극층인 것을 특징으로 하는 반도체 발광소자.
7. 삭제
8. n형 질화갈륨계 반도체 층과

   상기 n형 질화갈륨계 반도체 층에 접속된 n형 전극층과,

   활성층과,

   p형 질화갈륨계 반도체 층과

   상기 p형 반도체 표면에 형성된 투광성 p형 전극층과

   상기 p형 전극층 상부에는 볼모양의 전극패드를 포함하고,

   상기 p형 전극층은 상하로 관통된 소정 패턴의 관통부를 포함하여 상기 활성층에서 발광한 빛이 상기 제2 반도체층 및 상기 p형 전극층을 투과하여 외부로 출사할 때 상기 p형 전극층의 관통부에서는 흡수되지 않고 출사하고, 상기 관통부의 폭은 0.1㎛ ~ 5㎛ 이고,

   상기 관통부는 상기 전극패드의 볼모양을 중심부로 하여 방사형으로 구성된 것을 특징으로 하는 질화갈륨계 발광소자.
9. 삭제
10. 삭제

Images