KR100647707B1 - Electronic device, thin film transistor, and flat panel display device - Google Patents

Electronic device, thin film transistor, and flat panel display device Download PDF

Info

Publication number
KR100647707B1
KR100647707B1 KR1020050096936A KR20050096936A KR100647707B1 KR 100647707 B1 KR100647707 B1 KR 100647707B1 KR 1020050096936 A KR1020050096936 A KR 1020050096936A KR 20050096936 A KR20050096936 A KR 20050096936A KR 100647707 B1 KR100647707 B1 KR 100647707B1
Authority
KR
South Korea
Prior art keywords
derivatives
self
electrode
conductor
gate electrode
Prior art date
Application number
KR1020050096936A
Other languages
Korean (ko)
Inventor
박진성
안택
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050096936A priority Critical patent/KR100647707B1/en
Application granted granted Critical
Publication of KR100647707B1 publication Critical patent/KR100647707B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor

Abstract

An electronic apparatus, a thin film transistor, and a flat panel display device are provided to easily form a micro-pattern by patterning a conductive material using a hydrophobic self-assembly single molecular layer. A TFT(Thin Film Transistor) includes a gate electrode(25), source and drain electrodes(27a,27b), an activation layer(28), and a self-assembly single molecular layer(23). The source and drain electrodes are connected to the gate electrode. The activation layer is electrically connected to the source and drain electrodes. The activation layer is insulated from the gate electrode. The self-assembly single molecular layer has an aperture of a predetermined pattern. At least one of the gate, source, and drain electrodes is positioned on an area, which is exposed through an aperture of the self-assembly single molecular layer. At least one of the gate, source, and drain electrodes contains a high molecular material.

Description

전자 장치, 박막 트랜지스터, 및 평판표시장치 {Electronic device, thin film transistor, and flat panel display device}Electronic device, thin film transistor, and flat panel display device

도 1a 내지 도 1c는 본 발명의 바람직한 일 실시예에 따른 전자장치의 제조방법을 순차적으로 도시한 단면도들,1A to 1C are cross-sectional views sequentially illustrating a method of manufacturing an electronic device according to an embodiment of the present invention;

도 2는 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터의 단면도,2 is a cross-sectional view of a thin film transistor according to another exemplary embodiment of the present invention;

도 3은 본 발명의 바람직한 또 다른 일 실시예에 따른 박막 트랜지스터의 단면도,3 is a cross-sectional view of a thin film transistor according to another preferred embodiment of the present invention;

도 4는 본 발명의 바람직한 또 다른 일 실시예에 따른 평판 표시장치의 단면도.4 is a cross-sectional view of a flat panel display device according to another exemplary embodiment of the present invention.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

11,21: 기판 12,22: 절연층11,21 substrate 12,22 insulation layer

13,23: 자기조립 단분자층 14,24a,b,c: 개구13,23: self-assembled monolayer 14,24a, b, c: opening

15: 도전체 25: 게이트 전극15: conductor 25: gate electrode

26: 게이트 절연막 27a: 소스 전극26: gate insulating film 27a: source electrode

27b: 드레인 전극 28: 반도체층27b: drain electrode 28: semiconductor layer

본 발명은 전자 장치, 박막 트랜지스터, 및 평판표시장치에 관한 것으로서, 보다 상세하게는, 간단하게 도전체를 패터닝할 수 있는 전자 장치, 박막 트랜지스터, 및 평판표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electronic device, a thin film transistor, and a flat panel display device, and more particularly, to an electronic device, a thin film transistor, and a flat panel display device capable of simply patterning a conductor.

최근의 평판 표시장치는 박형화와 아울러 플렉서블(flexible)한 특성이 요구되고 있다.Recently, flat panel displays are required to be thin and flexible.

이에 따라, 최근에는 기판으로서 플라스틱재나, 금속호일 또는 얇게 형성되어 충분히 휠 수 있는 글라스재 등을 많이 사용하고 있다.Accordingly, in recent years, a plastic material, a metal foil, or a glass material which can be thinly formed and sufficiently bend is used as a substrate.

이러한 플렉서블한 특성을 위해 평판 표시장치에서는 내장된 각종 전극 및 배선 등도 플렉서블한 특성을 지니도록 제조되어야 한다.In order to provide such a flexible characteristic, in the flat panel display, various built-in electrodes and wirings must also be manufactured to have flexible characteristics.

그 한 방법으로, 이러한 도전체들을 금속분말 등이 혼입된 고분자 페이스트를 이용해 형성하거나, 전도성 고분자를 사용하기도 한다.As one method, such conductors may be formed using a polymer paste in which metal powder or the like is mixed, or a conductive polymer may be used.

그런데, 상기와 같은 도전체들은 소정의 패턴을 갖도록 형성되어야 하는 데, 이를 위해서는 마스크 및 별도의 패터닝 공정이 추가로 필요하게 된다. 뿐만 아니라, 이를 박막 트랜지스터의 소스/드레인 전극에 적용할 경우, 반도체와 게이트 절연막 사이의 계면에 패터닝 공정 시 사용되는 많은 유/무기물들이 남게 되어 소자의 전기적인 특성과 구동전압 등에 긴밀한 영향을 미치게 된다.By the way, the conductors as described above should be formed to have a predetermined pattern, which requires a mask and a separate patterning process. In addition, when applied to the source / drain electrodes of the thin film transistor, many organic and inorganic materials used in the patterning process are left at the interface between the semiconductor and the gate insulating film, which affects the electrical characteristics and driving voltage of the device. .

이를 위해 잉크젯 프린팅 방법으로 직접 소정 패턴의 인쇄를 행하기도 하나, 이 경우에도, 잉크가 주변으로 번지게 될 염려가 있어, 미세 패터닝 공정에는 적용 하기 어려운 한계가 있었으며, 잉크가 옆의 패턴으로 넘치지 않도록 뱅크 구조를 별도로 설치해야 하는 문제가 있었다.To this end, printing of a predetermined pattern is performed directly by an inkjet printing method, but even in this case, there is a concern that ink may spread to the surroundings, and thus, there is a limit that is difficult to apply to a fine patterning process, so that the ink does not overflow into the next pattern. There was a problem of installing the bank structure separately.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 간단하게 도전체를 패터닝할 수 있는 전자 장치, 박막 트랜지스터, 및 평판표시장치를 제공하는 데, 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an electronic device, a thin film transistor, and a flat panel display device which can simply pattern a conductor.

본 발명은 상기한 바와 같은 목적을 달성하기 위하여, 베이스와, 상기 베이스 상에 구비되고, 소정 패턴의 개구를 갖는 자기조립 단분자층(self-assembly molecular layer)와, 상기 개구를 통해 노출된 상기 베이스 상에 구비된 도전체;을 포함하는 전자 장치를 제공한다.The present invention provides a base, a self-assembly molecular layer provided on the base and having a predetermined pattern of openings, and on the base exposed through the openings. It provides an electronic device comprising a conductor provided in.

본 발명은 또한 전술한 목적을 달성하기 위하여, 게이트 전극과, 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극과, 상기 게이트 전극과 절연되고, 상기 소스 전극 및 드레인 전극과 전기적으로 연결된 활성층과, 소정 패턴의 개구를 갖는 자기조립 단분자층(self-assembly molecular layer)을 포함하고, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 하나는, 상기 자기조립 단분자층의 개구를 통해 노출된 부분 상에 위치하는 박막 트랜지스터를 제공한다.The present invention also provides a gate electrode, a source electrode and a drain electrode insulated from the gate electrode, an active layer insulated from the gate electrode and electrically connected to the source electrode and the drain electrode, and A thin film transistor comprising a self-assembly molecular layer having an opening of a pattern, wherein at least one of the gate electrode, the source electrode, and the drain electrode is located on a portion exposed through the opening of the self-assembly monolayer. To provide.

본 발명은 또한, 발광소자와, 베이스 상에 구비되고 소정 패턴의 개구를 갖는 자기조립 단분자층과, 상기 개구를 통해 노출된 상기 베이스 상에 구비되고, 상기 발광소자에 전기적으로 연결된 도전체를 포함하는 평판 표시장치를 제공한다.The invention also includes a light emitting device, a self-assembled monolayer on the base and having a predetermined pattern of openings, and a conductor provided on the base exposed through the opening and electrically connected to the light emitting device. Provided is a flat panel display.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다. Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

먼저, 본 발명의 바람직한 일 실시예에 따른 전자 장치의 제조방법을 설명한다.First, a method of manufacturing an electronic device according to an exemplary embodiment of the present invention will be described.

도 1a 내지 도 1g는 본 발명의 바람직한 일 실시예에 따른 전자 장치의 제조방법을 순차적으로 나타낸 단면도들이다.1A to 1G are cross-sectional views sequentially illustrating a method of manufacturing an electronic device according to an exemplary embodiment of the present invention.

도 1a에서 볼 수 있듯이, 베이스가 되는 기판(11) 상에 자기조립 단분자층(13, self-assembly molecular layer)을 형성한다. 이 자기조립 단분자층(13)은 소정 패턴의 개구(14)를 구비하고, 이 개구(14)를 통해 베이스인 기판(11)이 노출된다.As shown in FIG. 1A, a self-assembly molecular layer 13 is formed on a substrate 11 serving as a base. The self-assembled monolayer 13 has a predetermined pattern of openings 14, through which the substrate 11 serving as a base is exposed.

기판(11)은 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니며, SUS, 텅스텐 등과 같은 금속 호일도 사용 가능하고, 글라스재도 사용 가능하다. 상기 기판(11)으로는 플렉시블(flexible)한 기판이 바람직하다.The substrate 11 may be acrylic, polyimide, polycarbonate, polyester, mylar or other plastic materials, but is not limited thereto, and metal foil such as SUS and tungsten may be used, and the glass may be used. Ash is also available. As the substrate 11, a flexible substrate is preferable.

이 기판(11)의 상면에는, 불순물 이온이 확산되는 것을 방지하고, 수분이나 외기의 침투를 방지하며, 표면을 평탄화하기 위한 베리어층 및/또는 버퍼층과 같은 절연층(12)이 형성될 수 있다. 도 1a에서는 기판(11) 상면에 절연층(12)이 도시된 것만을 나타내었으나, 본 발명이 반드시 이에 한정되는 것은 아니며, 이러한 절연층(12)이 도1a에서 볼 때, 기판(11)의 하면에 구비될 수도 있고, 아예 존재하지 않을 수도 있다.An insulating layer 12 such as a barrier layer and / or a buffer layer may be formed on the upper surface of the substrate 11 to prevent diffusion of impurity ions, to prevent penetration of moisture or external air, and to planarize the surface. . In FIG. 1A, only the insulating layer 12 is illustrated on the upper surface of the substrate 11, but the present invention is not limited thereto. When the insulating layer 12 is viewed in FIG. It may be provided on the lower surface, or may not exist at all.

기판(11) 상에 형성되는, 더욱 엄밀하게는 절연층(12) 상에 형성되는 자기조립 단분자층(13)은 소수성, 바람직하게는 극소수성을 갖도록 형성한다. The self-assembled monolayer 13 formed on the substrate 11, more precisely, on the insulating layer 12, is formed to have hydrophobicity, preferably extremely hydrophobic.

이렇게 소수성을 갖는 자기조립 단분자층(13)은 특정 구조를 갖는 표면처리시약으로 형성할 수 있다. Thus, the self-assembled monolayer 13 having hydrophobicity may be formed of a surface treatment reagent having a specific structure.

소수성을 갖는 자기조립 단분자층(13)을 형성하는 표면처리시약으로는 OTS(Octadecyltrichlorosilane), PTCS (phenyltrichlorosilane), Fluoroalkyl trichloro silane 등이 이용될 수 있으며 보다 일반적으로는 X-CH 2 (CH2)ySiCl3, X-CH 2 (CH2)ySi(OR)uRv 의 구조를 가지는 유기분자로서, X는 amino기, thiol기, alkyl, fluorinated alkyl등의 그룹이고, y는 1 ~ 20이내이며, u+v=3 (u=1~3, v=1~3)개로 이루어진 물질의 경우 모두 표면처리제로 이용될 수 있다.As a surface treatment reagent for forming the hydrophobic self-assembled monolayer 13, OTS (Octadecyltrichlorosilane), PTCS (phenyltrichlorosilane), Fluoroalkyl trichloro silane and the like can be used, and more generally X-CH 2 (CH2) ySiCl3, X An organic molecule having a structure of —CH 2 (CH 2 ) y Si (OR) u R v, wherein X is a group of amino group, thiol group, alkyl, fluorinated alkyl, y is within 1-20, and u + v = 3 ( In the case of u = 1 ~ 3, v = 1 ~ 3), all of the materials can be used as surface treatment agents.

절연막(12) 상에 자기조립 단분자층을 형성한 후에 마스크를 이용하여 개구(14)가 형성될 부분에 UV자외선을 조사한 후, 현상함으로써 자기조립 단분자층(13)에 개구(14)를 형성할 수 있다.After forming the self-assembled monomolecular layer on the insulating film 12, by irradiating UV ultraviolet rays to the portion where the opening 14 is to be formed by using a mask, the opening 14 can be formed in the self-assembled monolayer 16 by developing. .

이 외에도, 스탬프(Stamp) 방식에 의해 위 개구(14)를 갖는 자기조립 단분자층(13)의 패턴을 그대로 찍어내어 사용할 수도 있다.In addition, the pattern of the self-assembled monolayer 13 having the upper opening 14 may be taken out as it is by a stamp method.

패터닝된 자기조립 단분자층(13)의 형성방법으로는 이 외에도 공지의 방법이 모두 적용 가능하다.In addition to the method of forming the patterned self-assembled monolayer 13, all known methods can be applied.

이렇게 개구(14)를 갖는 자기조립 단분자층(13)을 형성한 후에는 도 1b에서 볼 수 있듯이, 잉크젯 노즐(N)로 잉크 페이스트 드롭(D)을 개구(14)로 노출된 절연막(12) 상에 떨어뜨려, 도 1c와 같은 도전체(15)를 형성한다.After forming the self-assembled monolayer 13 having the opening 14 in this manner, as shown in FIG. 1B, the ink paste drop D is exposed on the insulating film 12 exposed through the opening 14 by the inkjet nozzle N. FIG. Dropping, the conductor 15 as shown in Fig. 1C is formed.

도전체(15)를 형성하는 잉크 페이스트는 Al, Mo, Au, Ag, Pt/Pd, Cu 등의 금속이 분말상으로 포함된 페이스트를 사용할 수 있으며, 이 외에도 전도성 고분자를 사용할 수도 있다. 이 때의 잉크 페이스트는 친수성인 것이 바람직하다.As the ink paste for forming the conductor 15, a paste containing metal such as Al, Mo, Au, Ag, Pt / Pd, and Cu in powder form may be used. In addition, a conductive polymer may be used. It is preferable that the ink paste at this time is hydrophilic.

이러한 잉크 페이스트를 잉크 젯 프린팅법으로 프린팅할 때에, 절연막(12) 상에는 소수성인 자기조립 단분자층(13)이 형성되어 있기 때문에, 페이스트 드롭(D)이 떨어졌을 때에, 이 페이스트 드롭(D)은 개구(14)를 넘쳐나지 않게 된다. 즉, 소수성을 띠는 상기 자기조립 단분자층(13)이 친수성인 잉크 페이스트에 대해 댐 역할을 하며, 이에 따라 잉크 페이스트 드롭(D)이 원하는 영역에 형성되게 된다.When printing such an ink paste by the ink jet printing method, since the hydrophobic self-assembled monolayer 13 is formed on the insulating film 12, when the paste drop D is dropped, the paste drop D is opened in an opening ( 14) will not overflow. That is, the hydrophobic self-assembled monolayer 13 acts as a dam to the hydrophilic ink paste, and thus the ink paste drop D is formed in a desired region.

이렇게 잉크젯 프린팅으로 잉크 페이스트 드롭(D)을 원하는 패턴으로 형성한 후에 소성하면, 도 1c와 같이, 도전체(15)를 형성할 수 있다.When the ink paste drop D is formed in a desired pattern by inkjet printing and then fired, the conductor 15 can be formed as shown in FIG. 1C.

본 발명의 경우, 이렇게 소수성의 자기조립 단분자층(13)을 이용하여 간단하게 도전체(15)를 패터닝할 수 있다. 이러한 도전체(15)는 각종 전자장치의 배선 또는 전극으로 사용될 수 있다.In the case of the present invention, the conductor 15 can be simply patterned using the hydrophobic self-assembled monolayer 13. The conductor 15 may be used as a wiring or an electrode of various electronic devices.

도 2는 본 발명의 바람직한 다른 일 실시예에 따른 박막 트랜지스터를 도시한 것으로, 바텀 게이트(Bottom Gate)구조의 박막 트랜지스터를 나타낸 것이다.2 illustrates a thin film transistor according to another exemplary embodiment of the present invention, and illustrates a thin film transistor having a bottom gate structure.

전술한 실시예에서와 같이 절연막(22)이 형성되어 있는 기판(21)에 게이트 전극(25)을 형성한다. 기판(21) 및 절연막(22)에 대한 재질은 전술한 실시예와 같다.As in the above-described embodiment, the gate electrode 25 is formed on the substrate 21 on which the insulating film 22 is formed. Materials for the substrate 21 and the insulating film 22 are the same as in the above-described embodiment.

게이트 전극(25)은 금속재로 단층 또는 복수층 적층하여 형성할 수 있는 데, 이 외에도, 금속 분말이 혼합된 고분자 페이스트 또는 전도성 고분자 등을 사용할 수 있다.The gate electrode 25 may be formed by stacking a single layer or a plurality of layers with a metal material. In addition, a polymer paste or a conductive polymer mixed with metal powder may be used.

이 게이트 전극(25)을 덮도록 게이트 절연막(26)을 형성한다. 게이트 절연막(26)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다. 플렉시블한 전자 장치의 경우, 상기 게이트 절연막(26)도 유기물이 포함되도록 하는 것이 바람직한 데, 액상으로 형성할 수 있는 것이 바람직하다.The gate insulating film 26 is formed to cover the gate electrode 25. The gate insulating layer 26 may be formed in a single layer or a plurality of layers, and may be formed of an organic material, an inorganic material, or an organic / inorganic composite. In the case of a flexible electronic device, the gate insulating layer 26 is also preferably included in the organic material, but can be formed in a liquid phase.

상기 게이트 절연막(26)을 베이스로 하여, 게이트 절연막(26) 상에 전술한 자기조립 단분자층(23)을 형성한다. 이 때, 상기 자기조립 단분자층(23)은 소수성을 띠는 것이 바람직하고, 개구(24a)(24b)를 갖도록 패터닝된다. 상기 개구(24a)(24b)는 후술하는 바와 같이 소스 전극(27a) 및 드레인 전극(27b)에 대응되는 패턴으로 형성되며, 도면에 도시하지는 않았지만, 소스 전극(27a) 및 드레인 전극(27b)의 형성과 동시에 형성되는 다른 도전 부재의 패턴에 대응되도록 더 형성된다.The above-described self-assembled monolayer 23 is formed on the gate insulating film 26 based on the gate insulating film 26. At this time, the self-assembled monolayer 23 is preferably hydrophobic and is patterned to have openings 24a and 24b. The openings 24a and 24b are formed in a pattern corresponding to the source electrode 27a and the drain electrode 27b as will be described later. Although not shown in the drawing, the openings 24a and 24b of the source electrode 27a and the drain electrode 27b are formed. It is further formed to correspond to the pattern of the other conductive member formed at the same time as the formation.

이렇게 개구(24a)(24b)를 갖는 자기조립 단분자층(23)을 형성한 후에는 전술한 잉크 젯 프린팅 방법에 의해 소스전극(27a) 및 드레인 전극(27b)을 형성한다. 소스전극(27a) 및 드레인 전극(27b)은 전술한 도전체의 재질과 동일하다. 이 경우, 상기 소수성일 띠는 자기조립 단분자층(23)에 의해 친수성의 소스전극(27a) 및 드레인 전극(27b) 형성용 잉크 페이스트는 쉽게 패터닝되어질 수 있고, 옆으로 번져 나가는 등의 문제를 일으키지 않게 된다. 잉크 젯 프린팅 후에 소성하면, 도 2에서와 같이 소스전극(27a) 및 드레인 전극(27b)을 형성할 수 있게 된다.After the self-assembled monolayer 23 having the openings 24a and 24b is formed in this way, the source electrode 27a and the drain electrode 27b are formed by the ink jet printing method described above. The source electrode 27a and the drain electrode 27b are the same as the material of the conductor described above. In this case, the hydrophobic monolayers of the ink paste for forming the hydrophilic source electrode 27a and the drain electrode 27b can be easily patterned by the self-assembled monolayer 23, so as not to cause problems such as spreading laterally. do. When firing after ink jet printing, the source electrode 27a and the drain electrode 27b can be formed as shown in FIG. 2.

소스전극(27a) 및 드레인 전극(27b)을 형성한 후에는 이 소스전극(27a) 및 드레인 전극(27b)에 각각 접하도록 활성층(28)을 형성한다. 활성층(28)은 무기 또는 유기 반도체재로 형성할 수 있는 데, 유기 반도체재로 형성할 경우, 상기 자기조립 단분자층(23)의 효과를 더욱 높일 수 있다.After the source electrode 27a and the drain electrode 27b are formed, the active layer 28 is formed so as to be in contact with the source electrode 27a and the drain electrode 27b, respectively. The active layer 28 may be formed of an inorganic or organic semiconductor material. When the active layer 28 is formed of an organic semiconductor material, the effect of the self-assembled monolayer 23 may be further enhanced.

즉, 활성층(28)으로서 유기 반도체재를 사용할 경우, 활성층(28)과 게이트 절연막(26)과의 사이에 자기조립 단분자층(23)이 개재되므로, 활성층(28)의 게이트 절연막(26)에의 접착력을 더욱 높일 수 있고, 활성층(28)의 채널이 형성되는 부분에서 소스/드레인 전극(27a)(27b)과 활성층(28)의 오믹 컨택을 이룰 수 있다.That is, in the case of using the organic semiconductor material as the active layer 28, since the self-assembled monolayer 23 is interposed between the active layer 28 and the gate insulating film 26, the adhesive force of the active layer 28 to the gate insulating film 26. In addition, the ohmic contact between the source / drain electrodes 27a and 27b and the active layer 28 may be achieved at the portion where the channel of the active layer 28 is formed.

상기 활성층(28)을 형성할 수 있는 유기 반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌테트라카르복실릭디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌테트라카르복실릭디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 등이 사용될 수 있다.Examples of the organic semiconductor material capable of forming the active layer 28 include pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene and alpha-4-ti. Offene, perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylenetetracarb Perylene tetracarboxylic dianhydride and derivatives thereof, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine with or without metal and Derivatives thereof, naphthalene tetracarboxylic diimide and derivatives thereof, naphthalene tetracarboxylic dianhydride and derivatives thereof, Pyromellitic dianhydrides and derivatives thereof, pyromellitic diimides and derivatives thereof, conjugated polymers and derivatives thereof containing thiophene, polymers and derivatives thereof including fluorene, and the like can be used.

본 발명의 경우, 이렇게 소수성의 자기조립 단분자층(23)을 이용하여 간단하게 소스전극(27a) 및 드레인 전극(27b)을 패터닝할 수 있고, 이와 동시에, 유기 반도체재의 활성층(28)의 게이트 절연막(26)에의 접착력을 향상시킬 수 있으며, 소스/드레인 전극(27a)(27b)과 활성층(28) 사이의 오믹 컨택을 도울 수 있다.In the present invention, the source electrode 27a and the drain electrode 27b can be simply patterned using the hydrophobic self-assembled monolayer 23, and at the same time, the gate insulating film of the active layer 28 of the organic semiconductor material ( Adhesion to 26 may be improved, and ohmic contact between the source / drain electrodes 27a and 27b and the active layer 28 may be assisted.

이러한 본 발명은 도 3에서 볼 수 있듯이, 탑 게이트(Bottom Gate) 구조에서도 동일하게 적용될 수 있다.As shown in FIG. 3, the present invention may be equally applied to a top gate structure.

도 3의 경우, 기판(21)의 절연층(22) 상에 개구(24a)(24b)를 구비한 자기조립 단분자층(23)이 형성되고, 개구(24a)(24b)를 통해 노출된 절연층(22) 상에 소스/드레인 전극(27a)(27b)이 형성된다. 이 소스/드레인 전극(27a)(27b)에 각각 접하도록 활성층(28)이 형성된다. 그리고, 이를 덮도록 게이트 절연막(26)이 형성된 후, 그 위에 게이트 전극(25)이 형성된다. 각 부재의 재질 및 형성방법은 전술한 실시예와 동일하므로, 상세한 설명은 생략한다.3, a self-assembled monolayer 23 having openings 24a and 24b is formed on the insulating layer 22 of the substrate 21, and the insulating layer exposed through the openings 24a and 24b. Source / drain electrodes 27a and 27b are formed on the reference numeral 22. The active layer 28 is formed to contact each of the source / drain electrodes 27a and 27b. After the gate insulating layer 26 is formed to cover the gate electrode 25, the gate electrode 25 is formed thereon. Since the material and the forming method of each member are the same as the above-mentioned embodiment, detailed description is omitted.

도 2 및 도 3에 따른 실시예에서는 소스/드레인 전극(27a)(27b)을 자기조립 단분자층(23)을 이용하여 패터닝하는 경우를 나타내었으나, 도 2 및 도 3에 따른 구조에서 게이트 전극(25) 및 이와 동시에 형성되는 다른 도전 패턴(미도시)들도 동일하게 자기조립 단분자층(23)을 이용하여 패터닝할 수 있다. 즉, 게이트 전극(25) 및 이와 동시에 형성되는 다른 도전 패턴(미도시)들의 형성 시에도 미리 개구를 형성한 자기조립 단분자층(23)을 형성한 후, 이 개구에 잉크젯 프린팅하여 형성 할 수 있는 것이다. 2 and 3 illustrate a case in which the source / drain electrodes 27a and 27b are patterned using the self-assembled monolayer 23, but the gate electrodes 25 in the structure according to FIGS. 2 and 3 are illustrated. ) And other conductive patterns (not shown) formed at the same time can also be patterned using the self-assembled monolayer 23. That is, even when the gate electrode 25 and other conductive patterns (not shown) formed at the same time are formed, a self-assembled monolayer 23 having an opening formed in advance may be formed, and then inkjet printing may be formed on the opening. .

또한, 이와는 달리, 소스/드레인 전극(27a)(27b)에는 자기조립 단분자층(23)을 이용한 패터닝 방법을 적용하지 않고, 게이트 전극(25) 및 이와 동시에 형성되는 다른 도전 패턴(미도시)들에만 자기조립 단분자층(23)을 이용한 패터닝 방법을 적용할 수도 있다.Alternatively, the patterning method using the self-assembled monolayer 23 is not applied to the source / drain electrodes 27a and 27b, but only to the gate electrode 25 and other conductive patterns (not shown) formed at the same time. The patterning method using the self-assembled monolayer 23 can also be applied.

이렇게 본 발명에 따라 형성된 박막 트랜지스터는 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시) 또는 기타 전자 회로에도 탑재 가능하다.Thus, the thin film transistor formed according to the present invention may be mounted in each subpixel, or may be mounted in a driver circuit (not shown) or other electronic circuit in which an image is not implemented.

도 4는 그 중 한 예인 유기 발광 표시장치(Organic Light Emitting Display)에 적용된 예를 나타낸 것이다. 도 4는 유기 발광 표시장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 발광 소자(Organic Light Emitting Diode: OLED)를 구비하고 있고, TFT가 적어도 하나 이상 구비되어 있다. 그리고, 도면으로 나타내지는 않았지만 적어도 하나의 커패시터가 더 구비되어 있다.4 illustrates an example applied to an organic light emitting display, which is one example. FIG. 4 illustrates one subpixel of an organic light emitting diode display, and each subpixel includes an organic light emitting diode (OLED) as a self-luminous element, and includes at least one TFT. . Although not shown in the drawings, at least one capacitor is further provided.

이러한 유기 발광 표시장치는 유기 발광 소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.The organic light emitting diode display has various pixel patterns according to the color of light emitted by the OLED, and preferably includes red, green, and blue pixels.

이러한 적(R), 녹(G), 청(B)색의 각 부화소는 도 4에서 볼 수 있는 바와 같은 TFT 구조와 자발광 소자인 유기 발광 소자(OLED)를 갖는다. 이 TFT는 전술한 도 2의 실시예에 따른 TFT가 될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 다양한 구조의 박막 트랜지스터를 구비할 수 있다. Each of the sub-pixels of red (R), green (G), and blue (B) colors has a TFT structure as shown in FIG. 4 and an organic light emitting element (OLED) which is a self-luminous element. This TFT may be a TFT according to the embodiment of FIG. 2 described above. However, the present invention is not limited thereto, and thin film transistors having various structures may be provided.

도 4에서 볼 수 있듯이, 기판(21)의 절연막(22)상에 전술한 도 2에서 볼 수 있는 TFT가 구비된다. 이 TFT에 대한 설명은 전술한 바와 같으므로 생략하도록 한다. As can be seen from FIG. 4, the TFT shown in FIG. 2 described above is provided on the insulating film 22 of the substrate 21. As shown in FIG. The description of this TFT is as described above and will be omitted.

한편, 도 4에는 소스/드레인 전극(27a)(27b)이 형성됨과 동시에 형성되는 다른 배선(29)도 도시되어 있다.4 shows another wiring 29 formed at the same time as the source / drain electrodes 27a and 27b are formed.

이 배선(29)은 Vdd 또는 Vss와 같은 전원 배선이나, 스캔, 데이터 등의 각종 신호 배선이 될 수 있다.This wiring 29 may be a power supply wiring such as Vdd or Vss or various signal wirings such as scan and data.

상기 배선(29)은 자기 조립 단분자층(23)에 소스/드레인 전극용 개구(24a)(24b) 외에 별도의 개구(24c)를 더 형성하여 이 개구(24c)에 프린팅하여 형성할 수 있다.The wiring 29 may be formed by printing an additional opening 24c in addition to the openings 24a and 24b for the source / drain electrodes in the self-assembled monolayer 23.

이렇게 배선(29) 및 TFT가 형성된 후에는 이들을 덮도록 평탄화막(30)이 형성되는 데, 이 평탄화막(30)은 단층 또는 복수층의 구조로 형성되어 있고, 유기물, 무기물, 또는 유/무기 복합물로 형성될 수 있다.After the wirings 29 and the TFTs are formed in this manner, a planarization film 30 is formed to cover them. The planarization film 30 is formed in a single layer or a plurality of layers, and is formed of an organic material, an inorganic material, or an organic / inorganic material. It can be formed into a composite.

상기 평탄화막(30)의 상부에는 유기 발광 소자(OLED)의 한 전극인 화소전극(31)이 형성되고, 그 상부로 화소정의막(32)이 형성되며, 이 화소정의막(32)에 소정의 개구부를 형성한 후, 유기 발광 소자(OLED)의 유기 발광막(33)을 형성한다. The pixel electrode 31, which is an electrode of the organic light emitting diode OLED, is formed on the planarization layer 30, and the pixel definition layer 32 is formed on the pixel definition layer 32. After the openings are formed, the organic light emitting film 33 of the organic light emitting element OLED is formed.

상기 유기 발광 소자(OLED)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, TFT의 소스/드레인 전극(27a)(27b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(34), 및 이들 화소 전극(31)과 대향 전극(34)의 사이에 배치되어 발광하는 유기 발광막(33)으로 구성된다. The organic light emitting diode (OLED) emits red, green, and blue light according to the flow of current to display predetermined image information, and is connected to any one of the source / drain electrodes 27a and 27b of the TFT. It consists of the pixel electrode 31, the counter electrode 34 provided so that the whole pixel may be covered, and the organic light emitting film 33 arrange | positioned between these pixel electrode 31 and the counter electrode 34, and emitting light.

상기 화소 전극(31)과 대향 전극(34)은 상기 유기 발광막(33)에 의해 서로 절연되어 있으며, 유기 발광막(33)에 서로 다른 극성의 전압을 가해 유기 발광막(33)에서 발광이 이뤄지도록 한다.The pixel electrode 31 and the counter electrode 34 are insulated from each other by the organic light emitting layer 33, and light is emitted from the organic light emitting layer 33 by applying voltages having different polarities to the organic light emitting layer 33. To be done.

상기 유기 발광막(33)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.The organic light emitting film 33 may be a low molecular or polymer organic film. When the low molecular organic film is used, a hole injection layer (HIL), a hole transport layer (HTL), and an emission layer (EML) are emitted. ), An electron transport layer (ETL), an electron injection layer (EIL), or the like, may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic films are formed by the vacuum deposition method.

고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic film, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다. 그리고, 도 4에서는 유기 발광막(33)이 특정 영역에만 한정되어 형성된 것으로 도시되었으나, 이는 발광층의 패터닝된 모습을 나타 내기 위한 것으로, 홀 주입층(HIL), 홀 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 과 같이, 화소의 색상에 무관한 층들은 공통층으로서 전체 화소를 덮도록 형성될 수도 있다.The organic layer as described above is not necessarily limited thereto, and various embodiments may be applied. In FIG. 4, the organic light emitting layer 33 is illustrated to be formed to be limited to a specific region. However, the organic light emitting layer 33 is formed to show a patterned state of the light emitting layer, and includes a hole injection layer HIL, a hole transport layer HTL, and an electron transport layer ( Layers independent of the color of the pixel, such as the ETL and the electron injection layer EIL, may be formed to cover the entire pixel as a common layer.

상기 화소 전극(31)은 애노우드 전극의 기능을 하고, 상기 대향 전극(34)은 캐소오드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(34)의 극성은 반대로 되어도 무방하다. The pixel electrode 31 functions as an anode electrode, and the counter electrode 34 functions as a cathode electrode. Of course, the polarities of these pixel electrodes 31 and the counter electrode 34 may be reversed. It's okay.

본 발명에 있어서, 상기 화소 전극(31)도 전술한 자기조립 단분자층에 의한 패터닝 방법으로 패터닝할 수 있다.In the present invention, the pixel electrode 31 may also be patterned by the aforementioned patterning method using the self-assembled monolayer.

본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.The present invention is not necessarily limited to the above structure, and the structure of various organic light emitting display devices may be applied as it is.

액정표시장치의 경우, 화소전극을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.In the case of the liquid crystal display device, a lower alignment film (not shown) covering the pixel electrode is formed to complete the manufacture of the lower substrate of the liquid crystal display device.

상기한 바와 같은 본 발명에 따르면, 이렇게 소수성의 자기조립 단분자층을 이용하여 간단하게 도전체를 패터닝할 수 있으며, 이에 따라 미세 패턴도 형성할 수 있다.According to the present invention as described above, it is possible to simply pattern the conductor using the hydrophobic self-assembled monolayer, thereby forming a fine pattern.

또, 자기조립 단분자층 상에 유기 반도체재의 활성층을 형성할 경우, 유기 반도체재 하부 부재에 대한 접착력을 향상시킬 수 있으며, 소스/드레인 전극과의 오믹 컨택을 도울 수 있다.In addition, when the active layer of the organic semiconductor material is formed on the self-assembled monolayer, it is possible to improve the adhesion to the lower portion of the organic semiconductor material, and may help the ohmic contact with the source / drain electrodes.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (20)

베이스 상에 구비되고, 소정 패턴의 개구를 갖는 자기조립 단분자층(self-assembly molecular layer); 및A self-assembly molecular layer provided on the base and having an opening of a predetermined pattern; And 상기 개구를 통해 노출된 상기 베이스 상에 구비된 도전체;을 포함하는 전자 장치.And a conductor provided on the base exposed through the opening. 제1항에 있어서,The method of claim 1, 상기 자기조립 단분자층은 소수성을 갖는 것을 특징으로 하는 전자 장치.And said self-assembled monolayer has hydrophobicity. 제1항에 있어서,The method of claim 1, 상기 도전체는 고분자 물질을 포함하는 것을 특징으로 하는 전자 장치.And the conductor comprises a polymeric material. 제1항에 있어서,The method of claim 1, 상기 도전체는 잉크젯 프린팅방법으로 형성된 것을 특징으로 하는 전자 장치.And the conductor is formed by an inkjet printing method. 게이트 전극; A gate electrode; 상기 게이트 전극과 절연된 소스 전극 및 드레인 전극;A source electrode and a drain electrode insulated from the gate electrode; 상기 게이트 전극과 절연되고, 상기 소스 전극 및 드레인 전극과 전기적으로 연결된 활성층; 및An active layer insulated from the gate electrode and electrically connected to the source electrode and the drain electrode; And 소정 패턴의 개구를 갖는 자기조립 단분자층(self-assembly molecular layer);을 포함하고,A self-assembly molecular layer having an opening of a predetermined pattern; 상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 하나는, 상기 자기조립 단분자층의 개구를 통해 노출된 부분 상에 위치하는 박막 트랜지스터.At least one of the gate electrode, the source electrode, and the drain electrode is disposed on a portion exposed through the opening of the self-assembled monolayer. 제5항에 있어서,The method of claim 5, 상기 자기조립 단분자층은 소수성을 갖는 것을 특징으로 하는 박막 트랜지스터.The self-assembled monolayer is a thin film transistor, characterized in that having a hydrophobic. 제5항에 있어서,The method of claim 5, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 하나는 고분자 물질을 포함하는 것을 특징으로 하는 박막 트랜지스터.And at least one of the gate electrode, the source electrode, and the drain electrode comprises a polymer material. 제5항에 있어서,The method of claim 5, 상기 게이트 전극, 소스 전극 및 드레인 전극 중 적어도 하나는 잉크젯 프린팅방법으로 형성된 것을 특징으로 하는 박막 트랜지스터.At least one of the gate electrode, the source electrode, and the drain electrode is formed by an inkjet printing method. 제5항 내지 제8항 중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 베이스는 기판이고,The base is a substrate, 상기 소스 및 드레인 전극 또는 게이트 전극은 상기 기판 상에 형성된 것을 특징으로 하는 박막 트랜지스터.And the source and drain electrodes or gate electrodes are formed on the substrate. 제9항에 있어서,The method of claim 9, 상기 기판은 플랙시블한 부재인 것을 특징으로 하는 박막 트랜지스터.The substrate is a thin film transistor, characterized in that the flexible member. 제5항 내지 제8항 중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 게이트 전극은 기판 상에 형성되고,The gate electrode is formed on a substrate, 상기 게이트 전극을 덮도록 게이트 절연막이 더 구비되며,A gate insulating film is further provided to cover the gate electrode. 상기 절연부재는 상기 게이트 절연막이고,The insulating member is the gate insulating film, 상기 소스 및 드레인 전극은 상기 게이트 절연막 상에 형성된 것을 특징으로 하는 박막 트랜지스터.And the source and drain electrodes are formed on the gate insulating film. 제11항에 있어서,The method of claim 11, 상기 기판은 플랙시블한 부재인 것을 특징으로 하는 박막 트랜지스터.The substrate is a thin film transistor, characterized in that the flexible member. 제5항 내지 제8항 중 어느 한 항에 있어서,The method according to any one of claims 5 to 8, 상기 활성층은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌(phthalocyanine) 및 이들의 유도체, 나프탈렌테트라카르복실릭디이미드(naphthalene tetracarboxylic diimide) 및 그 유도체, 나프탈렌테트라카르복실릭디안하이드라이드(naphthalene tetracarboxylic dianhydride) 및 그 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체, 티오펜을 포함하는 공액계 고분자 및 그 유도체, 및 플루오렌을 포함하는 고분자 및 그 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.The active layer is pentacene, tetracene, tetratracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene and its derivatives, ru Rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives Derivatives, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof with or without metal, naphthalenetetracarboxylic diimides ( naphthalene tetracarboxylic diimide and derivatives thereof, naphthalene tetracarboxylic dianhydride and derivatives thereof, pyromellitic dianhydride and its derivatives A thin film transistor which is characterized in that it comprises at least one of a polymer and a derivative thereof, including conductive, conjugated polymer, and derivatives thereof, including ticks mellitic diimide and derivatives thereof, thiophene-Pyro, and fluorene. 발광소자;Light emitting element; 베이스 상에 구비되고 소정 패턴의 개구를 갖는 자기조립 단분자층(self-assembly molecular layer); 및A self-assembly molecular layer provided on the base and having an opening of a predetermined pattern; And 상기 개구를 통해 노출된 상기 베이스 상에 구비되고, 상기 발광소자에 전기적으로 연결된 도전체;를 포함하는 평판 표시장치.And a conductor provided on the base exposed through the opening and electrically connected to the light emitting device. 제14항에 있어서,The method of claim 14, 상기 자기조립 단분자층은 소수성을 갖는 것을 특징으로 하는 평판 표시장 치.And said self-assembled monolayer is hydrophobic. 제14항에 있어서,The method of claim 14, 상기 도전체는 고분자 물질을 포함하는 것을 특징으로 하는 평판 표시장치.And the conductor comprises a polymer material. 제14항에 있어서,The method of claim 14, 상기 도전체는 잉크젯 프린팅방법으로 형성된 것을 특징으로 하는 평판 표시장치.And the conductor is formed by an inkjet printing method. 제14항 내지 제17항 중 어느 한 항에 있어서,The method according to any one of claims 14 to 17, 상기 도전체는 상기 발광소자의 화소 전극인 것을 특징으로 하는 평판 표시장치.And the conductor is a pixel electrode of the light emitting element. 제14항 내지 제17항 중 어느 한 항에 있어서,The method according to any one of claims 14 to 17, 상기 도전체는 상기 발광소자에 전원을 공급하는 전원 배선들 및 상기 발광소자에 소정의 신호를 공급하는 신호 배선들 중 하나인 것을 특징으로 하는 평판 표시장치.And the conductor is one of power wires for supplying power to the light emitting element and signal wires for supplying a predetermined signal to the light emitting element. 제14항 내지 제17항 중 어느 한 항에 있어서,The method according to any one of claims 14 to 17, 플랙시블한 기판을 더 포함하는 평판 표시장치.A flat panel display further comprising a flexible substrate.
KR1020050096936A 2005-10-14 2005-10-14 Electronic device, thin film transistor, and flat panel display device KR100647707B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096936A KR100647707B1 (en) 2005-10-14 2005-10-14 Electronic device, thin film transistor, and flat panel display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096936A KR100647707B1 (en) 2005-10-14 2005-10-14 Electronic device, thin film transistor, and flat panel display device

Publications (1)

Publication Number Publication Date
KR100647707B1 true KR100647707B1 (en) 2006-11-23

Family

ID=37712918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096936A KR100647707B1 (en) 2005-10-14 2005-10-14 Electronic device, thin film transistor, and flat panel display device

Country Status (1)

Country Link
KR (1) KR100647707B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112283A (en) * 2015-03-18 2016-09-28 경희대학교 산학협력단 Structure for bonding substrate and method for manufacturing the same
KR20190087693A (en) * 2018-01-15 2019-07-25 삼성디스플레이 주식회사 Display device and method for manufacturing the display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160112283A (en) * 2015-03-18 2016-09-28 경희대학교 산학협력단 Structure for bonding substrate and method for manufacturing the same
KR101674027B1 (en) 2015-03-18 2016-11-08 경희대학교 산학협력단 Structure for bonding substrate and method for manufacturing the same
KR20190087693A (en) * 2018-01-15 2019-07-25 삼성디스플레이 주식회사 Display device and method for manufacturing the display device
KR102486552B1 (en) 2018-01-15 2023-01-10 삼성디스플레이 주식회사 Display device and method for manufacturing the display device

Similar Documents

Publication Publication Date Title
KR100730159B1 (en) Organic TFT, flat panel display therewith, and manufacturing method of the organic TFT
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100647660B1 (en) A thin film transistor, and a flat panel display employing the same
JP4455517B2 (en) Thin film transistor manufacturing method
US20050269562A1 (en) Thin film transistor (TFT) and flat display panel having the thin film transistor (TFT)
JP2006165559A (en) Thin film transistor, method of manufacturing the same, and plate indicating device comprising thin film transistor
JP4637787B2 (en) ORGANIC THIN FILM TRANSISTOR, FLAT DISPLAY DEVICE EQUIPPED WITH THE SAME, AND METHOD FOR PRODUCING THE ORGANIC THIN FILM TRANSISTOR
US20070290196A1 (en) Organic light emitting display device and method for manufacturing the organic light emitting display device
US7714324B2 (en) Organic thin film transistor and method of manufacturing the same
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100647707B1 (en) Electronic device, thin film transistor, and flat panel display device
KR100659112B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100670407B1 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same
KR100719569B1 (en) Flat display apparatus
KR100749502B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device using the same
KR100730183B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100647603B1 (en) A thin film transistor and a flat panel display therewith
KR100751380B1 (en) Organic light emitting display device
KR20060121099A (en) Organic field-effect transistor, method for manufacturing of the same, and flat panel display comprising the same
KR100657533B1 (en) Organic thin film transistor, flat panel display apparatus comprising the same, method for producing the organic thin film transistor, and shadow mask used in the production of the organic thin film transistor
KR20070006552A (en) Organic light emitting display device, and manufacturing method thereof
KR100708723B1 (en) Organic thin film transistor, method for prepairng the same and flat display device comprising the same
KR100730187B1 (en) A organic thin film transistor and a method for preparing the same
KR100730161B1 (en) Organic thin film transistor and flat display apparatus comprising the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee