KR100646499B1 - System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same - Google Patents

System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same Download PDF

Info

Publication number
KR100646499B1
KR100646499B1 KR1020040114383A KR20040114383A KR100646499B1 KR 100646499 B1 KR100646499 B1 KR 100646499B1 KR 1020040114383 A KR1020040114383 A KR 1020040114383A KR 20040114383 A KR20040114383 A KR 20040114383A KR 100646499 B1 KR100646499 B1 KR 100646499B1
Authority
KR
South Korea
Prior art keywords
lot number
chamber
semiconductor wafer
semiconductor
semiconductor manufacturing
Prior art date
Application number
KR1020040114383A
Other languages
Korean (ko)
Other versions
KR20060075578A (en
Inventor
박상혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114383A priority Critical patent/KR100646499B1/en
Publication of KR20060075578A publication Critical patent/KR20060075578A/en
Application granted granted Critical
Publication of KR100646499B1 publication Critical patent/KR100646499B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 웨이퍼의 로트 넘버와 텔태그 정보의 오류로 인한 공정의 오진행을 방지하는 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법에 관한 것으로,본 발명의 반도체 제조 시스템은 로드락 챔버, 오리엔트 챔버, 프로세스 챔버, 쿨다운 챔버 및 트랜스퍼 챔버를 구비하는 복수의 공정부를 포함하는 반도체 제조 시스템에 있어서, 상기 각 공정부의 내부에서 반도체 웨이퍼의 로트 넘버를 검출할 수 있는 반도체 로트 넘버 검출기를 구비하여 이루어진다. The present invention relates to a semiconductor manufacturing system and a semiconductor manufacturing method using the same, which prevents misoperation of a process due to an error of lot number and tel tag information of a semiconductor wafer. The semiconductor manufacturing system of the present invention includes a load lock chamber, an orientation chamber, A semiconductor manufacturing system including a plurality of process units including a process chamber, a cool down chamber, and a transfer chamber, comprising a semiconductor lot number detector capable of detecting a lot number of a semiconductor wafer inside each process unit.

반도체 제조 시스템, 로트 넘버Semiconductor manufacturing system, lot number

Description

반도체 제조 시스템 및 이를 이용한 반도체 제조 방법{System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same}System for fabricating semiconductor device and method for fabricating semiconductor device using the same

도 1a는 본 발명의 일 실시예에 따른 반도체 제조 시스템을 설명하기 위한 개략도. 1A is a schematic diagram illustrating a semiconductor manufacturing system in accordance with an embodiment of the present invention.

도 1b는 본 발명의 일 실시예에 따른 반도체 제조 시스템의 어느 하나의 공정부에 한정하여 도시한 도면. 1B is a diagram illustrating only one process unit of a semiconductor manufacturing system according to an exemplary embodiment of the present invention.

도 2a는 본 발명의 일 실시예에 따른 반도체 제조 시스템의 로트 넘버 디텍터를 구비하는 오리엔트 챔버를 설명하기 위한 단면도. 2A is a cross-sectional view illustrating an orient chamber including a lot number detector of a semiconductor manufacturing system according to an embodiment of the present invention.

도 2b는 본 발명의 일 실시예에 따른 반도체 제조 시스템의 로트 넘버 디텍터를 구비하는 오리엔트 챔버의 내부 사시도. 2B is an interior perspective view of an orient chamber having a lot number detector of a semiconductor manufacturing system in accordance with one embodiment of the present invention.

도 2c는 로트 넘버 디텍터의 카메라부를 설명하기 위한 분해 사시도. Fig. 2C is an exploded perspective view for explaining the camera portion of the lot number detector.

도 2d는 로트 넘버 디텍터의 광학부를 설명하기 위한 분해 사시도. Fig. 2D is an exploded perspective view for explaining the optical portion of the lot number detector.

(도면의 주요 부위에 대한 부호의 설명)(Explanation of symbols for main parts of drawing)

100; 로드락 챔버 200; 오리엔트 챔버100; Load lock chamber 200; Orient Chamber

210; 척 220; 로트 넘버 검출기210; Chuck 220; Lot number detector

230; 챔버 몸체 300; 프로세스 챔버230; Chamber body 300; Process chamber

400; 쿨다운 챔버 500; 트랜스퍼 챔버400; Cool down chamber 500; Transfer chamber

510; 로봇 암 600; 포토레지스트 스트립 챔버510; Robotic arm 600; Photoresist strip chamber

본 발명은 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 웨이퍼의 로트 넘버와 텔태그 정보의 오류로 인한 공정의 오진행을 방지하는 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법에 관한 것이다. The present invention relates to a semiconductor manufacturing system and a semiconductor manufacturing method using the same, and more particularly, to a semiconductor manufacturing system and a semiconductor manufacturing method using the same, which prevents misoperation of a process due to an error of lot number and tel tag information of a semiconductor wafer. It is about.

일반적으로 반도체 제조 시스템은 다수의 증착 및 식각 공정을 수행하는 다수의 공정부를 구비하여 이루어지며, 하나의 공정이 수행된 이후에는 다른 공정으로 반도체 웨이퍼를 전송하면서 반도체 제조 공정을 수행한다. In general, a semiconductor manufacturing system includes a plurality of process units that perform a plurality of deposition and etching processes. After one process is performed, a semiconductor manufacturing process is performed while transferring a semiconductor wafer to another process.

이러한 반도체 제조 시스템은 각 공정부 사이에 상기 반도체 웨치퍼를 전송하는 경우, SMIF(Standard Mechanical Interface)를 사용한다. 상기 SMIF는 좁은 공간의 청정실 등에서의 대기 컨트롤 및 프로세스 처리시 인위적인 실수 등을 방지하기 위한 반도체 제조 공정을 수행하는 반도체 장비의 주변 장치로서, 반도체 웨이퍼를 반도체 장비에 장전하거나 인출하는데 이용된다. Such a semiconductor manufacturing system uses a standard mechanical interface (SMIF) when transferring the semiconductor wafer between each process unit. The SMIF is a peripheral device of a semiconductor device that performs a semiconductor manufacturing process for preventing an artificial error during air control and process processing in a clean room of a narrow space, etc., and is used to load or withdraw a semiconductor wafer into the semiconductor device.

상기한 바와 같은 반도체 제조 시스템은 웨이퍼가 장착된 카세트가 SMIF에 놓여지면, SMIF가 밀폐되며, 상기 SMIF 내의 반도체 웨이퍼의 로트 넘버(Lot Number)를 인식하여 상기 반도체 웨이퍼의 로트 넘버를 텔태그(TelTag)에 저장하 고, 상기 텔태그는 외부 디스플레이에 이를 표시하게 된다. In the semiconductor manufacturing system as described above, when the cassette on which the wafer is placed is placed in the SMIF, the SMIF is sealed, and the lot number of the semiconductor wafer is recognized by a TelTag by recognizing a lot number of the semiconductor wafer in the SMIF. ), The teltag will display it on the external display.

이후에, 상기 반도체 웨이퍼를 수행하고자 하는 공정의 챔버에 장착하고, 이에 알맞은 공정을 수행하여 반도체 제조 공정이 진행된다. Thereafter, the semiconductor wafer is mounted in a chamber of a process to be performed, and the semiconductor manufacturing process is performed by performing an appropriate process.

상기한 바와 같은 반도체 제조 시스템은 각 공정부 사이의 웨이퍼의 이송은 상기 텔태그에 저장된 로트 넘버에 따라 각 공정부로 이송되며, 각 공정부에서는 상기 텔태그의 로트 넘버 정보에 따라 공정을 수행하게 된다. In the semiconductor manufacturing system as described above, the transfer of wafers between each process unit is transferred to each process unit according to the lot number stored in the tel tag, and each process unit performs the process according to the lot number information of the tel tag. .

한편, 상기한 바와 같은 반도체 제조 시스템은 각 공정의 챔버에서 상기 반도체 웨이퍼의 로트 넘버를 검출할 수 있는 방법이 없다. On the other hand, the semiconductor manufacturing system as described above has no method of detecting the lot number of the semiconductor wafer in the chamber of each process.

이에 따라, 공정의 변환 시, 작업자의 실수로 인하여 반도체 웨이퍼가 뒤바뀌어 상기 공정부로 장착되는 경우, 잘못된 반도체 제조 공정이 수행되는 문제점이 있다. Accordingly, when the process is converted, when the semiconductor wafer is inverted and mounted to the process unit due to an operator's mistake, an incorrect semiconductor manufacturing process is performed.

본 발명의 목적은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 본 발명은 반도체 웨이퍼의 로트 넘버와 텔태그 정보의 오류로 인한 공정의 오진행을 방지하는 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법을 제공하는 데에 그 목적이 있다. An object of the present invention is to solve the above problems of the prior art, the present invention is to provide a semiconductor manufacturing system and a semiconductor manufacturing method using the same to prevent the progress of the process due to the error of the lot number and tel tag information of the semiconductor wafer The purpose is to provide.

상기한 목적을 달성하기 위한 본 발명의 반도체 제조 시스템은 로드락 챔버, 오리엔트 챔버, 프로세스 챔버, 쿨다운 챔버 및 트랜스퍼 챔버를 구비하는 복수의 공정부를 포함하는 반도체 제조 시스템에 있어서, 상기 각 공정부의 내부에서 반도 체 웨이퍼의 로트 넘버를 검출할 수 있는 반도체 로트 넘버 검출기를 구비하여 이루어진다. In the semiconductor manufacturing system of the present invention for achieving the above object is a semiconductor manufacturing system including a plurality of process units having a load lock chamber, an orient chamber, a process chamber, a cool down chamber and a transfer chamber, each of the process units And a semiconductor lot number detector capable of detecting the lot number of the semiconductor wafer.

상기 로트 넘버 검출기는 상기 오리엔트 챔버 내부에 설치되어 상기 반도체 웨이퍼의 로트 넘버를 검출하는 것이 바람직하다. The lot number detector may be installed inside the orient chamber to detect the lot number of the semiconductor wafer.

상기 로트 넘버 검출기에서 검출된 상기 반도체 로트 넘버와 상기 반도체 웨이퍼의 텔태그 정보를 비교하여 반도체 제조 공정의 진행 여부를 결정하는 것이 바람직하다. Preferably, the semiconductor lot number detected by the lot number detector and the tel tag information of the semiconductor wafer are compared to determine whether to proceed with the semiconductor manufacturing process.

상기 로트 넘버 검출기는 상기 반도체 웨이퍼의 로트 넘버를 광학 신호로 인식하는 카메라부와, 상기 카메라부의 로트 넘버 광학 신호를 전기적 신호로 변환하는 광학부를 구비하는 것이 바람직하다. The lot number detector preferably includes a camera unit for recognizing the lot number of the semiconductor wafer as an optical signal, and an optical unit for converting the lot number optical signal of the camera unit into an electrical signal.

또한, 본 발명의 반도체 제조 방법은 로드락 챔버, 오리엔트 챔버, 프로세스 챔버, 쿨다운 챔버 및 트랜스퍼 챔버를 구비하는 복수의 공정부를 포함하는 반도체 제조 시스템을 이용한 반도체 제조 방법에 있어서, 상기 오리엔트 챔버에서 반도체 웨이퍼를 일정 위치로 얼라인하는 단계; 상기 반도체 웨이퍼의 로트 넘버를 검출하는 단계; 및 상기 로트 넘버와 텔태그 정보를 비교하는 단계;를 포함하여 진행된다. In addition, the semiconductor manufacturing method of the present invention is a semiconductor manufacturing method using a semiconductor manufacturing system including a plurality of process units having a load lock chamber, an orient chamber, a process chamber, a cool down chamber and a transfer chamber, the semiconductor in the orient chamber Aligning the wafer to a predetermined position; Detecting a lot number of the semiconductor wafer; And comparing the lot number with the tel tag information.

상기 로트 넘버와 텔태그 정보가 일치하는 경우, 상기 반도체 웨이퍼를 프로세스 챔버로 이송시켜 공정을 진행하는 것이 바람직하다. When the lot number and the tel tag information match, it is preferable to transfer the semiconductor wafer to the process chamber to proceed with the process.

이하 첨부된 도면을 참조하여, 본 발명의 실시예를 설명한다. Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.

도면의 동일한 참조 부호는 동일한 구성 요소를 나타낸다. Like reference numerals in the drawings denote like elements.

도 1a는 본 발명의 일 실시예에 따른 반도체 제조 시스템을 설명하기 위한 개략도이며, 도 1b는 본 발명의 일 실시예에 따른 반도체 제조 시스템의 어느 하나의 공정부에 한정하여 도시한 도면이다. FIG. 1A is a schematic diagram illustrating a semiconductor manufacturing system according to an embodiment of the present invention, and FIG. 1B is a diagram illustrating only one process unit of a semiconductor manufacturing system according to an embodiment of the present invention.

도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 반도체 제조 시스템은 다수의 제 1 공정부, 제 2 공정부 및 제 3 공정부 등 다수의 공정부를 구비하여 이루어진다. 1A and 1B, a semiconductor manufacturing system according to an exemplary embodiment of the present invention includes a plurality of process units, such as a plurality of first process units, second process units, and third process units.

상기 각 공정부는 다수의 반도체 웨이퍼(W)가 수납된 카세트가 안착되어 자동으로 공정을 진행하도록 하는 로드 락 챔버(100)와, 상기 로드 락 챔버(100)의 카세트로부터 이송된 낱장의 반도체 웨이퍼(W)에서 노치(notch) 또는 플랫(flat) 부분을 찾아 일정한 방향으로 맞춰 얼라인하는 오리엔트 챔버(200)와, 상기 오리엔트 챔버(200)에서 얼라인된 반도체 웨이퍼(W)가 증착, 식각 또는 이온 주입 등의 프로세스를 수행하는 프로세스 챔버(300)와, 상기 프로세스 챔버(300)에서 증착, 식각 또는 이온 주입 등의 프로세스가 종료된 반도체 웨이퍼(W)를 상온까지 냉각하는 쿨다운 챔버(400)와, 로봇 암(510)을 구비하여 상기 각 챔버에서 반도체 웨이퍼(W)를 이송하는 트랜스퍼 챔버(500)를 포함하여 이루어진다. Each of the process units includes a load lock chamber 100 for allowing a cassette containing a plurality of semiconductor wafers W to be mounted thereon and automatically proceeding the process, and a sheet of semiconductor wafer transferred from the cassette of the load lock chamber 100 ( The orient chamber 200 which finds a notch or flat part in W) and aligns it in a predetermined direction, and the semiconductor wafer W aligned in the orient chamber 200 is deposited, etched or ionized. A process chamber 300 that performs a process such as implantation, a cool down chamber 400 that cools the semiconductor wafer W where a process such as deposition, etching, or ion implantation is completed in the process chamber 300 to room temperature; And a transfer chamber 500 having a robot arm 510 to transfer the semiconductor wafer W from each chamber.

이때, 상기 오리엔트 챔버(200)에는 상기 반도체 웨이퍼(W)의 로트 넘버를 검출할 수 있는 로트 넘버 검출기를 구비하여 상기 공정부 내의 웨이퍼의 로트 넘버와 텔태그 정보를 비교할 수 있도록 한다. At this time, the orient chamber 200 is provided with a lot number detector that can detect the lot number of the semiconductor wafer (W) to compare the lot number and tel tag information of the wafer in the process unit.

또한, 상기 공정부가 포토레지스트 마스크를 이용하는 식각 및 증착 공정에 사용되는 공정부인 경우, 상기 공정부는 상기 포토레지스트 마스크를 제거하기 위 한 포토레지스트 스트립 챔버(600)를 더 구비할 수도 있다. In addition, when the process unit is a process unit used in an etching and deposition process using a photoresist mask, the process unit may further include a photoresist strip chamber 600 for removing the photoresist mask.

상기한 바와 같은 반도체 제조 시스템은 하기한 바와 같이 작동한다. The semiconductor manufacturing system as described above operates as described below.

이전 단계의 공정을 수행한 후 이송된 반도체 웨이퍼(W)가 상기 로드락 챔버(100)에 장착되면, 각 공정부의 공정 환경, 예를 들면, 진공도 및 온도에 맞도록 상기 로드락 챔버(W)의 환경이 조정된다. When the transferred semiconductor wafer W is mounted in the load lock chamber 100 after performing the process of the previous step, the load lock chamber W is adapted to the process environment of each process unit, for example, the degree of vacuum and temperature. Environment is adjusted.

그런 다음, 상기 로드락 챔버(100)에서 상기 반도체 웨이퍼(W)를 오리엔트 챔버(200)로 이송시킨 후, 상기 반도체 웨이퍼(W)의 노치(notch) 또는 플랫(flat) 부분을 찾아 일정한 방향으로 맞춘다. 이때, 상기 오리엔트 챔버(W)에서는 상기 로트 넘버 디텍터를 이용하여 상기 오리엔트 챔버(200)로 이송된 반도체 웨이퍼(W)의 로트 넘버와 텔태그에 저장된 정보를 비교하여 일치하는 경우에 공정을 계속하여 진행한다. 만약 반도체 웨이퍼(W)의 로트 넘버와 텔태그에 저장된 정보가 일치하지 않는 경우에는 공정을 중단시킨다. Then, the semiconductor wafer W is transferred from the load lock chamber 100 to the orient chamber 200, and then a notch or flat portion of the semiconductor wafer W is found in a predetermined direction. Fit. At this time, in the orient chamber W, the lot number of the semiconductor wafer W transferred to the orient chamber 200 using the lot number detector is compared with the information stored in the tel tag, and the process is continued. Proceed. If the lot number of the semiconductor wafer W and the information stored in the tel tag do not match, the process is stopped.

상기 오리엔트 챔버(200)에서 반도체 웨이퍼(W)의 로트 넘버와 텔태그가 일치하는 경우에는 상기 반도체 웨이퍼(W)를 프로세스 챔버(300)로 이송하고, 상기 반도체 웨이퍼(W)를 각 공정부에 설정된 공정 진행한다. When the lot number of the semiconductor wafer W and the tel tag coincide in the orient chamber 200, the semiconductor wafer W is transferred to the process chamber 300, and the semiconductor wafer W is transferred to each process unit. Proceed with the set process.

상기 프로세스 챔버(300)에서 공정을 수행한 후, 상기 쿨다운 챔버(400)로 상기 반도체 웨이퍼(W)를 이송하고 냉각시킨다. After the process is performed in the process chamber 300, the semiconductor wafer W is transferred to the cool down chamber 400 and cooled.

도 2a는 본 발명의 일 실시예에 따른 반도체 제조 시스템의 로트 넘버 디텍터를 구비하는 오리엔트 챔버를 설명하기 위한 단면도이며, 도 2b는 본 발명의 일 실시예에 따른 반도체 제조 시스템의 로트 넘버 디텍터를 구비하는 오리엔트 챔버의 내부 사시도이며, 도 2c는 로트 넘버 디텍터의 카메라부를 설명하기 위한 분해 사시도이며, 도 2d는 로트 넘버 디텍터의 광학부를 설명하기 위한 분해 사시도이다. 2A is a cross-sectional view illustrating an orient chamber including a lot number detector of a semiconductor manufacturing system according to an embodiment of the present invention, and FIG. 2B is a lot number detector of a semiconductor manufacturing system according to an embodiment of the present invention. 2C is an exploded perspective view for explaining the camera portion of the lot number detector, and FIG. 2D is an exploded perspective view for explaining the optical portion of the lot number detector.

도 2a 내지 도 2d를 참조하면, 본 발명의 일 실시예에 따른 반도체 제조 시스템의 로트 넘버 디텍터(210)를 구비하는 오리엔트 챔버(200)는 로드 락 챔버의 카세트로부터 이송된 낱장의 반도체 웨이퍼(W)가 안착되며, 상기 반도체 웨이퍼(W)에서 노치(notch) 또는 플랫(flat) 부분을 찾아 일정한 방향으로 맞춰 얼라인하는 척(210)과, 상기 반도체 웨이퍼(W)의 로트 넘버를 검출하기 위한 로트 넘버 검출기(220)와, 상기 반도체 웨이퍼(W), 척(210) 및 로트 넘버 검출기(220)가 위치하는 챔버 몸체(230)를 구비한다. 2A to 2D, an orient chamber 200 having a lot number detector 210 of a semiconductor manufacturing system according to an embodiment of the present invention is a sheet of semiconductor wafer W transferred from a cassette of a load lock chamber. ) Is mounted, the chuck 210 for locating and aligning a notch or flat portion in the semiconductor wafer W in a predetermined direction, and for detecting the lot number of the semiconductor wafer W. A lot number detector 220 and a chamber body 230 in which the semiconductor wafer W, the chuck 210 and the lot number detector 220 are located are provided.

상기 척(210)은 상기 반도체 웨이퍼(W)가 안착된 후, 상기 반도체 웨이퍼(W)를 일정 위치로 얼라인하기 위하여 회전이 가능한 구조로 이루어진다. The chuck 210 is configured to be rotatable to align the semiconductor wafer W to a predetermined position after the semiconductor wafer W is seated.

상기 로트 넘버 검출기(220)는 상기 반도체 웨이퍼(W)가 안착되고 얼라인되면, 상기 노치 또는 플랫 부분의 상부에 위치하여 상기 반도체 웨이퍼(W)의 로트 넘버를 검출한다. The lot number detector 220 detects the lot number of the semiconductor wafer W when the semiconductor wafer W is seated and aligned, and is positioned above the notch or flat portion.

또한, 상기 로트 넘버 검출기(220)는 도 2c에 도시된 바와 같은 카메라부(211)와, 도 2d에 도시된 바와 같은 광학부(215)를 구비한다. The lot number detector 220 also includes a camera portion 211 as shown in FIG. 2C and an optical portion 215 as shown in FIG. 2D.

상기 카메라부(211)는 상기 반도체 웨이퍼(W) 상에 표시된 로트 넘버를 광학 신호로 인식하는 부분이다. 상기 카메라부(211)는 렌즈 튜브 커버(211a)와, 렌즈 플랜지(211b)와, 제 1 볼록 렌즈(211c), 제 2 볼록 렌즈(211d) 및 제 3 볼록 렌즈(211f) 등 다수의 렌즈와, 렌즈 튜브(211e)와, 레이저 다이오드(211g)와, 레이저 드라이버 보드(211h)와, 커버(211i)를 구비하는 구조로 이루어진다. The camera unit 211 recognizes the lot number displayed on the semiconductor wafer W as an optical signal. The camera unit 211 includes a lens tube cover 211a, a lens flange 211b, a plurality of lenses such as a first convex lens 211c, a second convex lens 211d and a third convex lens 211f, And a lens tube 211e, a laser diode 211g, a laser driver board 211h, and a cover 211i.

상기 광학부(215)는 상기 카메라부(211)에서 인식된 광학 신호를 전기적 신호로 변환하는 부분이다. 상기 광학부(215)는 밴드 패스 필터(215a), CCD 튜브(215b), 석영 윈도우(quartz window, 215c), CCD 어레이(215d) 및 CCD 보드(215e)를 구비하는 구조로 이루어진다. The optical unit 215 converts an optical signal recognized by the camera unit 211 into an electrical signal. The optical unit 215 has a structure including a band pass filter 215a, a CCD tube 215b, a quartz window 215c, a CCD array 215d, and a CCD board 215e.

상기한 바와 같은 오리엔트 챔버(200)는 하기한 바와 같이 작동한다. Orient chamber 200 as described above operates as described below.

우선, 상기 오리엔트 챔버(200)의 척(210)에 반도체 웨이퍼(W)가 안착되면, 상기 반도체 웨이퍼(W)의 노치 또는 플랫 부분일 일정 위치에 오도록 얼라인한다. First, when the semiconductor wafer W is seated on the chuck 210 of the orient chamber 200, the notches or flat portions of the semiconductor wafer W are aligned to be at a predetermined position.

상기 로트 넘버 검출기(220)는 상기 척(210)에 상기 반도체 웨이퍼(W)가 안착한 후, 상기 반도체 웨이퍼(W)의 노치 또는 플랫 부분의 상부에서 상기 반도체 웨이퍼(W)의 로트 넘버를 검출한다. 이는 일반적으로 상기 반도체 웨이퍼(W)의 로트 넘버가 노치 또는 플랫 부분의 바로 위에 표시되기 때문이다. The lot number detector 220 detects the lot number of the semiconductor wafer W on the notch or flat portion of the semiconductor wafer W after the semiconductor wafer W is seated on the chuck 210. . This is generally because the lot number of the semiconductor wafer W is displayed directly above the notch or flat portion.

상기 로트 넘버 검출기(220)의 로트 넘버 검출 정보에 따라 공정 진행 여부가 결정된다. Whether the process proceeds is determined according to the lot number detection information of the lot number detector 220.

상기 로트 넘버 검출기(220)에서 검출된 반도체 웨이퍼(W)의 로트 넘버와 상기 텔태그 정보가 일치하는 경우, 상기 반도체 웨이퍼(W)를 트랜스퍼 챔버(500)의 로봇 암(510)을 이용하여 프로세스 챔버(300)로 이송시키고, 증착, 식각 또는 이온 주입 등의 반도체 제조 공정을 수행한다. When the lot number of the semiconductor wafer W detected by the lot number detector 220 and the tel tag information match, the semiconductor wafer W is processed using the robot arm 510 of the transfer chamber 500. Transfer to the chamber 300, and performs a semiconductor manufacturing process such as deposition, etching or ion implantation.

또한, 상기 로트 넘버 검출기(220)에서 검출된 반도체 웨이퍼(W)의 로트 넘버와 상기 텔태그 정보가 일치하지 않는 경우, 반도체 제조 공정을 더 이상 수행하지 않도록 한다. In addition, when the lot number of the semiconductor wafer W detected by the lot number detector 220 and the tel tag information do not coincide, the semiconductor manufacturing process is no longer performed.

상기한 바와 같이, 본 발명의 일 실시예에 따른 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법은 각 공정부에서 로트 넘버 검출기(220)를 구비하여, 이전 단계에서 공정이 완료된 반도체 웨이퍼(W)의 로트 넘버 정보를 저장하고 있는 텔태그 정보와, 상기 로트 넘버 검출기(220)를 통하여 검출된 반도체 웨이퍼(W)의 로트 넘버를 비교하여, 상기 반도체 웨이퍼(W)의 로트 넘버와 텔태그 정보의 오류로 인한 공정의 오진행을 방지할 수 있다. As described above, the semiconductor manufacturing system and the semiconductor manufacturing method using the same according to an embodiment of the present invention includes a lot number detector 220 in each process unit, and a lot of semiconductor wafers W in which the process is completed in the previous step. The tel tag information storing the number information and the lot number of the semiconductor wafer W detected through the lot number detector 220 are compared, and the lot number and the tel tag information of the semiconductor wafer W are incorrect. The misoperation of the process can be prevented.

상기한 바와 같이 본 발명에 따르면, 본 발명은 반도체 웨이퍼의 로트 넘버와 텔태그 정보의 오류로 인한 공정의 오진행을 방지하는 반도체 제조 시스템 및 이를 이용한 반도체 제조 방법을 제공할 수 있다. According to the present invention as described above, the present invention can provide a semiconductor manufacturing system and a semiconductor manufacturing method using the same to prevent the process of the wrong process due to the error of the lot number and tel tag information of the semiconductor wafer.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. While the foregoing has been described with reference to preferred embodiments of the present invention, those skilled in the art will be able to variously modify and change the present invention without departing from the spirit and scope of the invention as set forth in the claims below. It will be appreciated.

Claims (6)

로드락 챔버, 오리엔트 챔버, 프로세스 챔버, 쿨다운 챔버 및 트랜스퍼 챔버를 구비하는 복수의 공정부를 포함하는 반도체 제조 시스템에 있어서, A semiconductor manufacturing system comprising a plurality of process units including a load lock chamber, an orient chamber, a process chamber, a cool down chamber, and a transfer chamber, 상기 각 공정부의 내부에서 반도체 웨이퍼의 로트 넘버를 검출할 수 있는 반도체 로트 넘버 검출기와,A semiconductor lot number detector capable of detecting a lot number of a semiconductor wafer in the respective process units; 상기 로트 넘버 검출기가 검출한 로트 넘버를 텔태그에 입력된 로트 넘버를 비교할 수 있는 비교기를 구비하는 것을 특징으로 하는 반도체 제조 시스템. And a comparator capable of comparing the lot number input to the tel tag with the lot number detected by the lot number detector. 제 1항에 있어서, The method of claim 1, 상기 로트 넘버 검출기는 상기 오리엔트 챔버 내부에 설치되어 상기 반도체 웨이퍼의 로트 넘버를 검출하는 것을 특징으로 하는 반도체 제조 시스템. And the lot number detector is installed inside the orient chamber to detect the lot number of the semiconductor wafer. 삭제delete 제 2항에 있어서, The method of claim 2, 상기 로트 넘버 검출기는 상기 반도체 웨이퍼의 로트 넘버를 광학 신호로 인식하는 카메라부와, 상기 카메라부의 로트 넘버 광학 신호를 전기적 신호로 변환하는 광학부를 구비하는 것을 특징으로 하는 반도체 제조 시스템. And the lot number detector comprises a camera unit for recognizing the lot number of the semiconductor wafer as an optical signal, and an optical unit for converting the lot number optical signal of the camera unit into an electrical signal. 로드락 챔버, 오리엔트 챔버, 프로세스 챔버, 쿨다운 챔버 및 트랜스퍼 챔버를 구비하는 복수의 공정부를 포함하는 반도체 제조 시스템을 이용한 반도체 제조 방법에 있어서, In the semiconductor manufacturing method using a semiconductor manufacturing system comprising a plurality of process units having a load lock chamber, an orient chamber, a process chamber, a cool down chamber and a transfer chamber, 상기 오리엔트 챔버에서 반도체 웨이퍼를 일정 위치로 얼라인하는 단계; Aligning the semiconductor wafer to a predetermined position in the orient chamber; 상기 반도체 웨이퍼의 로트 넘버를 검출하는 단계; 및 Detecting a lot number of the semiconductor wafer; And 상기 로트 넘버와 텔태그 정보를 비교하는 단계;를 포함하는 것을 특징으로 하는 반도체 제조 방법.Comparing the lot number and tel tag information; semiconductor manufacturing method comprising a. 제 5항에 있어서, The method of claim 5, 상기 로트 넘버와 텔태그 정보가 일치하는 경우, 상기 반도체 웨이퍼를 프로세스 챔버로 이송시켜 공정을 진행하는 것을 특징으로 하는 반도체 제조 방법. And when the lot number and the tel tag information coincide, transferring the semiconductor wafer to a process chamber to perform a process.
KR1020040114383A 2004-12-28 2004-12-28 System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same KR100646499B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114383A KR100646499B1 (en) 2004-12-28 2004-12-28 System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114383A KR100646499B1 (en) 2004-12-28 2004-12-28 System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same

Publications (2)

Publication Number Publication Date
KR20060075578A KR20060075578A (en) 2006-07-04
KR100646499B1 true KR100646499B1 (en) 2006-11-14

Family

ID=37168098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114383A KR100646499B1 (en) 2004-12-28 2004-12-28 System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same

Country Status (1)

Country Link
KR (1) KR100646499B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040019195A (en) * 2002-08-26 2004-03-05 삼성전자주식회사 In-line type photo apparatus which can count wafer number

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040019195A (en) * 2002-08-26 2004-03-05 삼성전자주식회사 In-line type photo apparatus which can count wafer number

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020040019195 *

Also Published As

Publication number Publication date
KR20060075578A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
CN110690095B (en) Method for processing edge ring, substrate processing system and image sensor
JP5324232B2 (en) Semiconductor wafer alignment system
KR102239052B1 (en) Teaching method
TWI544538B (en) Liquid processing apparatus and liquid processing method and storage medium
US6927842B2 (en) Wafer handling method for use in lithography patterning
US6845292B2 (en) Transfer apparatus and method for semiconductor process and semiconductor processing system
JP3910298B2 (en) Multi-reaction chamber system having wafer recognition system and wafer processing method using the same
JPH11207611A (en) Automatic work carrier device for double-side grinding device
US20070004058A1 (en) Semiconductor manufacturing device with transfer robot
TWI739093B (en) Wireless substrate-like teaching sensor for semiconductor processing
KR20220018054A (en) Detector for process kit ring wear
US7390723B2 (en) Alignment method of using alignment marks on wafer edge
KR100646499B1 (en) System of fabricating Semiconductor Device and Method for fabricating Semiconductor Device using the same
US20050248754A1 (en) Wafer aligner with WEE (water edge exposure) function
US6043864A (en) Alignment method and apparatus using previous layer calculation data to solve critical alignment problems
KR101897390B1 (en) Wafter cassette
US7361920B2 (en) Substrate processing apparatus and transfer positioning method thereof
JP5115363B2 (en) Wafer alignment apparatus, transfer apparatus including the same, semiconductor manufacturing apparatus, and semiconductor wafer alignment method
KR20060011671A (en) Align apparatus of exposing equipment having particle sensing means
KR101184596B1 (en) Apparatus for transfering wafer and method for operating the same
KR20060121542A (en) Equipment for fabricating semiconductor device
KR100607414B1 (en) Etching apparatus
US20220367220A1 (en) Substrate inspection method and substrate inspection device
JP2000252335A (en) Production system of semiconductor
KR19990011088A (en) Wafer flat confirmation method and device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101026

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee