JP2000252335A - Production system of semiconductor - Google Patents

Production system of semiconductor

Info

Publication number
JP2000252335A
JP2000252335A JP5244099A JP5244099A JP2000252335A JP 2000252335 A JP2000252335 A JP 2000252335A JP 5244099 A JP5244099 A JP 5244099A JP 5244099 A JP5244099 A JP 5244099A JP 2000252335 A JP2000252335 A JP 2000252335A
Authority
JP
Japan
Prior art keywords
wafer
chipping
processing
carry
cassette
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5244099A
Other languages
Japanese (ja)
Inventor
Hidetaka Kita
英高 北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5244099A priority Critical patent/JP2000252335A/en
Publication of JP2000252335A publication Critical patent/JP2000252335A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To prevent a chipping wafer from causing a process abnormality or a processing trouble by providing a wafer chipping detection means at a wafer carry-in/carry-out section adjacent to a processing chamber. SOLUTION: A cassette 1 is set at the carry-in/carry-out section 8 of a semiconductor production system 9 and a robot is provided at the carry-in/carry-out section 8. Wafers 2 in the cassette 1 are taken out sheet by sheet and carried in the direction of arrow A before being mounted on an aligner 3. A CCD camera 4 disposed above the aligner 3 picks up the image of the wafer 2. The image data is processed by an image processor 10 in order to discriminate whether a wafer 2 is chipping or not. When chipping is detected by the discrimination, the wafer 2 is removed as a defective wafer by means of the robot and next wafer 2 is taken out from the cassette 1 and mounted similarly on the aligner 3.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体製造装置に関
する。より詳しくは、ウェーハのチッピング検出に関す
るものである。
[0001] The present invention relates to a semiconductor manufacturing apparatus. More specifically, the present invention relates to chipping detection of a wafer.

【0002】[0002]

【従来の技術】半導体製造プロセスにおいて、半導体ウ
ェーハに対し、不純物の拡散処理や、薄膜形成のための
スパッタやCVD処理およびエッチング処理等の各種処
理が施される。ウェーハは1ロット(通常25枚)ごと
にカセットに収容されて持ち運ばれる。持ち運ばれたカ
セットはCVDやエッチング等の各処理装置の搬入/搬
出部にセットされる。搬入/搬出部ではロボット等の搬
送手段がカセットからウェーハを1枚ずつ取り出して処
理室に搬入し、処理が終了したウェーハをカセットに戻
す。このような半導体製造装置は、クリーンルーム内に
設置されてダスト等が排除された環境で充分な管理の元
に稼動され、ウェーハ処理の信頼性の向上を図ってい
る。
2. Description of the Related Art In a semiconductor manufacturing process, a semiconductor wafer is subjected to various processes such as impurity diffusion, sputtering, CVD, and etching for forming a thin film. Wafers are carried in cassettes for each lot (usually 25 wafers). The carried cassette is set in a carry-in / carry-out section of each processing apparatus such as CVD or etching. In the loading / unloading section, a transfer means such as a robot takes out the wafers one by one from the cassette, loads them into the processing chamber, and returns the processed wafers to the cassette. Such a semiconductor manufacturing apparatus is installed in a clean room and operated under sufficient control in an environment in which dust and the like are eliminated, thereby improving the reliability of wafer processing.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、ウェー
ハがチッピング等の欠陥を有する場合がある。このチッ
ピングは、図2に示すように、ウェーハ2の周縁部に生
じた欠け等の欠陥である。このようなチッピング7を有
するウェーハがカセット内に含まれていると以下のよう
な問題を生じる。
However, the wafer may have defects such as chipping. This chipping is a defect such as a chip generated on the peripheral portion of the wafer 2 as shown in FIG. If the wafer having such a chipping 7 is contained in the cassette, the following problem occurs.

【0004】(1) 各処理装置内でウェーハを高熱や
真空雰囲気で処理した際あるいは搬送の際、チッピング
部分からウェーハが割れる。
(1) When a wafer is processed in a high-temperature or vacuum atmosphere in each processing apparatus or when the wafer is transported, the wafer breaks from a chipping portion.

【0005】(2) 割れたウェーハの破片等がダスト
となって装置の汚染や破損の原因となり、また、後続の
ウェーハに対し割れ、傷、破片付着等の悪影響を及ぼし
プロセス異常の原因となる。
(2) Fragments of broken wafers become dust and cause contamination and damage of the apparatus, and also have an adverse effect on subsequent wafers, such as cracks, scratches, and adhesion of debris, resulting in process abnormalities. .

【0006】(3) 割れたウェーハを始末するために
装置を長時間停止させなければならず、装置のダウンタ
イムを生じて稼動率を低下させる。
(3) The apparatus must be stopped for a long time in order to clean up the broken wafer, which causes downtime of the apparatus and lowers the operation rate.

【0007】(4) チッピングウェーハがそのまま処
理されて後の工程に搬送されると、この後工程で上記
(1)〜(3)の障害を発生するおそれがある。
(4) If the chipping wafer is processed as it is and transported to a subsequent step, the above-mentioned failures (1) to (3) may occur in the subsequent step.

【0008】本発明は、上記従来技術の問題点を考慮し
たものであって、チッピングウェーハによるプロセス異
常や処理への障害を防止し、信頼性の高い半導体製品を
製造し歩留りを向上させた半導体製造装置の提供を目的
とする。
The present invention has been made in consideration of the above-mentioned problems of the prior art, and is intended to prevent a process abnormality or an obstacle to processing due to a chipping wafer, to manufacture a highly reliable semiconductor product and to improve a yield. The purpose is to provide a manufacturing apparatus.

【0009】[0009]

【課題を解決するための手段】前記目的を達成するた
め、本発明では、処理室に隣接するウェーハの搬入/搬
出部に、ウェーハのチッピング検出手段を設けたことを
特徴とする半導体製造装置を提供する。
In order to achieve the above object, according to the present invention, there is provided a semiconductor manufacturing apparatus wherein a wafer chipping detecting means is provided at a wafer loading / unloading section adjacent to a processing chamber. provide.

【0010】この構成によれば、ウェーハを処理室に搬
入する前にウェーハのチッピングが検出されるため、チ
ッピングが検出されたウェーハを排除する等の処置をと
ることができプロセス障害を未然に防止できる。また、
処理室から搬出されるウェーハのチッピングを検出する
ことにより、処理室でのチッピング発生原因に対処する
とともに次の工程におけるチッピングウェーハによるプ
ロセス障害を未然に防止できる。
[0010] According to this configuration, since chipping of the wafer is detected before the wafer is carried into the processing chamber, it is possible to take measures such as eliminating the wafer for which chipping has been detected, thereby preventing a process failure. it can. Also,
By detecting chipping of the wafer carried out of the processing chamber, it is possible to cope with the cause of chipping in the processing chamber and to prevent a process failure due to the chipping wafer in the next step.

【0011】好ましい構成例では、前記チッピング検出
手段は、CCDカメラを用いた画像処理装置からなるこ
とを特徴としている。
In a preferred embodiment, the chipping detecting means comprises an image processing device using a CCD camera.

【0012】この構成によれば、CCDカメラによりウ
ェーハを撮像し、その撮像データの画像処理によりチッ
ピングが検出される。
With this configuration, the wafer is imaged by the CCD camera, and chipping is detected by image processing of the imaged data.

【0013】別の好ましい構成例では、前記チッピング
検出手段は、光学的センサーからなることを特徴として
いる。
In another preferred embodiment, the chipping detecting means comprises an optical sensor.

【0014】この構成によれば、透過型あるいは反射型
等の光学的センサーにより、ウェーハのチッピングが検
出される。
According to this configuration, the chipping of the wafer is detected by the optical sensor such as the transmission type or the reflection type.

【0015】さらに好ましい構成例では、ウェーハ搬出
時にチッピングが検出された場合に、前記処理室でのウ
ェーハ処理を停止するように制御されることを特徴とし
ている。
In a further preferred configuration example, when chipping is detected during unloading of the wafer, the wafer processing in the processing chamber is controlled to be stopped.

【0016】この構成によれば、処理が終了して処理室
から搬出されるウェーハにチッピングが検出された場合
に、この処理室内にチッピングを発生させる要因あるい
はチッピングによる汚染等の弊害が生じていると判断し
てその処理室での処理を停止して対策を講じることがで
きる。
According to this configuration, when chipping is detected in the wafer carried out of the processing chamber after the processing is completed, there is caused a factor of causing chipping in the processing chamber or an adverse effect such as contamination due to chipping. Therefore, it is possible to stop the processing in the processing room and take measures.

【0017】[0017]

【発明の実施の形態】以下図面を参照して本発明の実施
の形態について説明する。図1は本発明の実施の形態に
係る半導体製造装置の構成図である。処理すべき1ロッ
ト分の25枚のウェーハ2が上下に間隔を隔てて水平に
重ねてカセット1内にスライド式に収容される。このカ
セット1は半導体製造装置9の搬入/搬出部8にセット
される。搬入/搬出部8にはロボット(図示しない)が
備わり、カセット1内のウェーハ2を1枚ずつ取り出し
て矢印A方向に移送して位置合わせ装置3上に搭載す
る。ウェーハ2は、この位置合わせ装置3上でウェーハ
2のオリエンテーションフラット2a(図2参照)を基
準として所定の位置にセットされる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a configuration diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention. Twenty-five wafers 2 for one lot to be processed are horizontally laid one above the other with a vertical interval and are slidably accommodated in the cassette 1. The cassette 1 is set in the loading / unloading section 8 of the semiconductor manufacturing apparatus 9. The loading / unloading unit 8 is provided with a robot (not shown), and takes out the wafers 2 in the cassette 1 one by one, transfers them in the direction of arrow A, and mounts them on the positioning device 3. The wafer 2 is set at a predetermined position on the alignment device 3 with reference to the orientation flat 2a (see FIG. 2) of the wafer 2.

【0018】本実施形態では、この位置合わせ装置3の
上方位置にCCDカメラ4が設置され、ウェーハ2を撮
像する。撮像データは画像処理装置10により画像処理
されウェーハ2のチッピングの有無を判別する。チッピ
ングが検出された場合には、このウェーハを欠陥ウェー
ハとしてロボットにより排除して次のウェーハをカセッ
ト1から取り出して同様に位置合せ装置3上に搭載す
る。
In the present embodiment, a CCD camera 4 is installed at a position above the alignment device 3 to image the wafer 2. The image data is subjected to image processing by the image processing device 10 to determine whether or not the wafer 2 has chipping. If chipping is detected, this wafer is removed as a defective wafer by a robot, and the next wafer is taken out of the cassette 1 and mounted on the alignment device 3 in the same manner.

【0019】画像処理によりチッピングがないものと判
別されたウェーハ2は、ロボットにより矢印Bのように
搬送され処理室6内に搬入される。処理室6内で所定の
処理を施されたウェーハ2は、ロボットにより処理室6
から矢印Cのように搬出され、再び位置合わせ装置3上
に搭載される。ここで再びCCDカメラ4により撮像さ
れチッピングの有無が判別される。この搬出時のチッピ
ング検出によりウェーハ2にチッピングが検出された場
合には、このチッピングは処理室6内でのウェーハ処理
中に発生したものであるため、この処理室6での処理を
一旦停止して発生原因を調べてこれに対処し、また、チ
ッピングの破片等による汚染を除去する。
The wafer 2 determined to have no chipping by the image processing is carried by the robot as shown by the arrow B and is carried into the processing chamber 6. The wafer 2 that has been subjected to the predetermined processing in the processing chamber 6 is transferred to the processing chamber 6 by a robot.
Is carried out as shown by arrow C, and is mounted on the positioning device 3 again. Here, the image is picked up again by the CCD camera 4 and the presence or absence of chipping is determined. When chipping is detected in the wafer 2 by the chipping detection at the time of unloading, the processing in the processing chamber 6 is temporarily stopped because the chipping occurred during wafer processing in the processing chamber 6. Investigate the cause and deal with it, and remove the contamination due to chipping debris.

【0020】搬出時に位置合わせ装置3上に搭載されチ
ッピングが検出されなかったウェーハ2は、ロボットに
より矢印Dのように搬送されカセット1内に戻される
(または新たなカセット内に収納される)。
The wafer 2 mounted on the positioning device 3 at the time of unloading and for which no chipping has been detected is transported by the robot as shown by the arrow D and returned into the cassette 1 (or stored in a new cassette).

【0021】処理室6におけるウェーハ処理は、例えば
CVD処理、ドライエッチング処理、スパッタ処理、不
純物拡散処理、イオン注入処理等の各種半導体製造プロ
セスでの処理であり、処理室6は真空チャンバーとして
構成される。処理室6は、ウェーハの出し入れ時にこの
処理室6内の真空度を保持するために真空予備室を備え
ていてもよい。この場合、位置合わせ装置はこの真空予
備室内またはその外に設けられる。
The wafer processing in the processing chamber 6 is processing in various semiconductor manufacturing processes such as CVD processing, dry etching processing, sputtering processing, impurity diffusion processing, ion implantation processing, and the processing chamber 6 is configured as a vacuum chamber. You. The processing chamber 6 may include a pre-vacuum chamber for maintaining the degree of vacuum in the processing chamber 6 when a wafer is taken in and out. In this case, the positioning device is provided in or outside the pre-vacuum chamber.

【0022】ウェーハのチッピング検出手段として、上
記CCDカメラ4と画像処理装置10による構成に代え
て、発光素子からのレーザ光および光電変換用の受光素
子の組合せによる反射型センサーあるいは透過型センサ
ー等の光学的センサーを用いてもよい。
As a means for detecting chipping of the wafer, a reflection type sensor or a transmission type sensor using a combination of a laser beam from a light emitting element and a light receiving element for photoelectric conversion is used instead of the configuration of the CCD camera 4 and the image processing apparatus 10. An optical sensor may be used.

【0023】[0023]

【発明の効果】以上説明したように、本発明では、ウェ
ーハを処理室に搬入する前にウェーハのチッピングが検
出されるため、チッピングが検出されたウェーハを排除
する等の処置をとることができ処理室内でのプロセス障
害を未然に防止できる。また、処理室から搬出されるウ
ェーハのチッピングを検出することにより、この処理室
でのチッピング発生原因に対処するとともに次の工程に
おけるチッピングウェーハによるプロセス障害を未然に
防止できる。これにより、各プロセスでのウェーハ処理
の信頼性を高め、ダウンタイムを減少させて生産性を高
め、歩留りの向上を図るとともに信頼性の高い半導体装
置を製造することができる。
As described above, in the present invention, since chipping of a wafer is detected before the wafer is carried into the processing chamber, it is possible to take measures such as removing the wafer for which chipping has been detected. A process failure in the processing chamber can be prevented. Further, by detecting chipping of the wafer carried out of the processing chamber, it is possible to cope with the cause of chipping in the processing chamber and to prevent a process failure due to the chipping wafer in the next step. As a result, the reliability of wafer processing in each process can be increased, downtime can be reduced, productivity can be improved, and the yield can be improved, and a highly reliable semiconductor device can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施の形態に係る半導体製造装置の
構成図。
FIG. 1 is a configuration diagram of a semiconductor manufacturing apparatus according to an embodiment of the present invention.

【図2】 チッピングウェーハの説明図。FIG. 2 is an explanatory view of a chipping wafer.

【符号の説明】[Explanation of symbols]

1:カセット、2:ウェーハ、3:位置合わせ装置、
4:CCDカメラ、6:処理室、7:チッピング、8:
搬入/搬出部、9:半導体製造装置、10:画像処理装
置。
1: cassette, 2: wafer, 3: alignment device,
4: CCD camera, 6: processing room, 7: chipping, 8:
Loading / unloading unit, 9: semiconductor manufacturing device, 10: image processing device.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】処理室に隣接するウェーハの搬入/搬出部
に、ウェーハのチッピング検出手段を設けたことを特徴
とする半導体製造装置。
1. A semiconductor manufacturing apparatus, wherein a wafer chipping detecting means is provided at a wafer loading / unloading section adjacent to a processing chamber.
【請求項2】前記チッピング検出手段は、CCDカメラ
を用いた画像処理装置からなることを特徴とする請求項
1に記載の半導体製造装置。
2. The semiconductor manufacturing apparatus according to claim 1, wherein said chipping detecting means comprises an image processing device using a CCD camera.
【請求項3】前記チッピング検出手段は、光学的センサ
ーからなることを特徴とする請求項1に記載の半導体製
造装置。
3. The semiconductor manufacturing apparatus according to claim 1, wherein said chipping detecting means comprises an optical sensor.
【請求項4】ウェーハ搬出時にチッピングが検出された
場合に、前記処理室でのウェーハ処理を停止するように
制御されることを特徴とする請求項1に記載の半導体製
造装置。
4. The semiconductor manufacturing apparatus according to claim 1, wherein when chipping is detected at the time of unloading the wafer, the semiconductor processing apparatus is controlled to stop wafer processing in the processing chamber.
JP5244099A 1999-03-01 1999-03-01 Production system of semiconductor Pending JP2000252335A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5244099A JP2000252335A (en) 1999-03-01 1999-03-01 Production system of semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5244099A JP2000252335A (en) 1999-03-01 1999-03-01 Production system of semiconductor

Publications (1)

Publication Number Publication Date
JP2000252335A true JP2000252335A (en) 2000-09-14

Family

ID=12914810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5244099A Pending JP2000252335A (en) 1999-03-01 1999-03-01 Production system of semiconductor

Country Status (1)

Country Link
JP (1) JP2000252335A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452503B1 (en) * 2001-03-15 2002-09-17 Pri Automation, Inc. Semiconductor wafer imaging system
KR100709563B1 (en) * 2005-10-31 2007-04-20 삼성전자주식회사 Transferring apparatus for wafer and transferring method for the same
KR100736749B1 (en) 2006-01-23 2007-07-09 삼성전자주식회사 Mapping method and apparatus
US8854614B2 (en) 2011-12-29 2014-10-07 Samsung Electronics Co., Ltd. Methods of thermally treating a semiconductor wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6452503B1 (en) * 2001-03-15 2002-09-17 Pri Automation, Inc. Semiconductor wafer imaging system
KR100709563B1 (en) * 2005-10-31 2007-04-20 삼성전자주식회사 Transferring apparatus for wafer and transferring method for the same
KR100736749B1 (en) 2006-01-23 2007-07-09 삼성전자주식회사 Mapping method and apparatus
US8854614B2 (en) 2011-12-29 2014-10-07 Samsung Electronics Co., Ltd. Methods of thermally treating a semiconductor wafer

Similar Documents

Publication Publication Date Title
TWI425590B (en) Substrate treating apparatus, and a substrate transporting method therefor
TW201436085A (en) Substrate processing device, method for the application of the substrate, and storage medium
TW201138007A (en) Substrate processing apparatus and method
JP3936030B2 (en) Recovery method of workpieces
JPH07153818A (en) Semiconductor wafer recognition equipment
KR20160124965A (en) Wafer Transferring Apparatus
JPH11195695A (en) Electronic device manufacturing apparatus
US20070002316A1 (en) Wafer aligner, semiconductor manufacturing equipment, and method for detecting particles on a wafer
JP2000252335A (en) Production system of semiconductor
CN113871329A (en) Substrate processing apparatus and substrate processing method
KR100855877B1 (en) Apparatus for treating substrate and method for aligning substrates in the apparatus
JP2023002023A (en) Inspection method and inspection system
KR20060011671A (en) Align apparatus of exposing equipment having particle sensing means
JP2006128440A (en) Semiconductor manufacturing equipment and method of manufacturing semiconductor device
JPH09260261A (en) Lithography equipment
KR102358687B1 (en) Wafer prcessing method and system
KR102543395B1 (en) Wafer prcessing method
KR102358688B1 (en) Wafer prcessing method
US11551955B2 (en) Substrate processing apparatus equipped with substrate scanner
TWI787785B (en) Wafer testing method
US20220367220A1 (en) Substrate inspection method and substrate inspection device
JP2000100904A (en) Substrate treating device
KR100495419B1 (en) Semiconductor manufacturing device
JP4184018B2 (en) Semiconductor manufacturing apparatus, semiconductor manufacturing system, and semiconductor manufacturing method
KR100652286B1 (en) System for carrying wafer cassette carrier