KR100642397B1 - Method for forming the isolation layer - Google Patents
Method for forming the isolation layer Download PDFInfo
- Publication number
- KR100642397B1 KR100642397B1 KR1020040117315A KR20040117315A KR100642397B1 KR 100642397 B1 KR100642397 B1 KR 100642397B1 KR 1020040117315 A KR1020040117315 A KR 1020040117315A KR 20040117315 A KR20040117315 A KR 20040117315A KR 100642397 B1 KR100642397 B1 KR 100642397B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- trench
- porous insulating
- aspect ratio
- pure porous
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 238000002955 isolation Methods 0.000 title claims abstract description 19
- 230000001681 protective effect Effects 0.000 claims abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000000463 material Substances 0.000 claims abstract description 4
- 239000012528 membrane Substances 0.000 claims abstract 4
- 238000000926 separation method Methods 0.000 claims abstract 3
- 238000009413 insulation Methods 0.000 claims abstract 2
- 230000008569 process Effects 0.000 claims description 43
- 239000010410 layer Substances 0.000 claims description 35
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 claims description 15
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 11
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 7
- 150000001875 compounds Chemical class 0.000 claims description 7
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 5
- 238000002161 passivation Methods 0.000 claims description 5
- 229910000077 silane Inorganic materials 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- -1 fluorine ions Chemical class 0.000 claims description 4
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 3
- 239000003513 alkali Substances 0.000 claims description 3
- LDDQLRUQCUTJBB-UHFFFAOYSA-N ammonium fluoride Chemical compound [NH4+].[F-] LDDQLRUQCUTJBB-UHFFFAOYSA-N 0.000 claims description 3
- 235000013399 edible fruits Nutrition 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- 229910052731 fluorine Inorganic materials 0.000 claims description 2
- 239000011737 fluorine Substances 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 239000011241 protective layer Substances 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 6
- 238000005429 filling process Methods 0.000 abstract description 4
- 239000011800 void material Substances 0.000 abstract description 2
- 238000004140 cleaning Methods 0.000 description 7
- 239000011810 insulating material Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 서로 다른 종횡비를 가지는 트렌치 매립 공정 시, 보이드와 같은 매립 불량 또는 트렌치를 표면을 보호하는 보호막의 손실 없이 서로 다른 종횡비를 가지는 트렌치를 안전하게 매립하여 소자의 특성을 향상시키도록 하는 소자 분리막 제조 방법에 관한 것이다.The present invention provides a device isolation layer to safely fill trenches having different aspect ratios without improving a buried defect such as voids or loss of a protective film protecting the surface during trench filling processes having different aspect ratios, thereby improving device characteristics. It is about a method.
이는 반도체 기판에 서로 다른 종횡비를 가지는 복수의 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 결과물 전면에 단차 피복성이 우수한 물질을 증착하여 보호막을 형성하는 단계와, 상기 보호막 위에 순수 다공성 절연막을 증착하되, 높은 종횡비를 가지는 트렌치는 전부 매립하는 동시에 낮은 종횡비를 가지는 트렌치는 일부분만 매립하는 단계와, 상기 순수 다공성 절연막 상부 표면에 일정 깊이만큼 불순물을 주입한 다음 열처리하여 비순수 다공성 절연막으로 변환시키는 단계와, 상기 변환된 비순수 다공성 절연막을 제거하는 단계 및 상기 비순수 다공성 절연막이 제거된 결과물 전면에 갭필 절연막을 증착하여 트렌치를 매립하는 단계를 포함한다.The method may include forming a plurality of trenches having different aspect ratios on a semiconductor substrate, depositing a material having excellent step coverage on the entire surface of the trench formed resultant, and forming a protective film, and depositing a pure porous insulating film on the protective film. Filling the trenches having a high aspect ratio with all of the trenches having a low aspect ratio, and filling a portion of the trench having a low aspect ratio, injecting impurities to the upper surface of the pure porous insulating film to a predetermined depth, and then converting the trenches into a non-pure porous insulating film; Removing the converted non-pure porous insulating film and depositing a gapfill insulating film on the entire surface of the resultant from which the non-pure porous insulating film is removed.
소자분리막, 종횡비, 매립불량, 보이드, 다공성절연막Device Separation Membrane, Aspect Ratio, Poor Landfill, Void, Porous Insulation Membrane
Description
도 1a 내지 도 1c는 종래 기술에 따른 소자 분리막 제조 방법을 순차적으로 나타낸 공정 단면도이다.1A to 1C are cross-sectional views sequentially illustrating a method of manufacturing a device isolation layer according to the prior art.
도 2a 내지 도 2g는 본 발명의 일 실시예에 따른 소자 분리막 제조 방법을 순차적으로 나타낸 공정 단면도이다.2A to 2G are cross-sectional views sequentially illustrating a method of manufacturing a device isolation layer according to an embodiment of the present invention.
- 도면의 주요부분에 대한 부호의 설명 - -Explanation of symbols for the main parts of the drawings-
100 : 반도체 기판 110 : 트렌치100
120 : 보호막 130 : 갭필 절연막120: protective film 130: gap fill insulating film
140 : 순수 다공성 절연막 150 : 비순수 다공성 절연막
140: pure porous insulating film 150: non-pure porous insulating film
본 발명은 소자 분리막 제조 방법에 관한 것으로, 보다 상세하게는 서로 다른 종횡비를 가지는 트렌치를 매립 불량 및 트렌치 표면을 보호하기 위한 보호막 손상 없이 안전하게 매립하도록 하여 소자의 특성 및 신뢰성을 향상시키는 소자 분 리막 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a device isolation layer, and more particularly, to manufacture a device isolation layer to improve the characteristics and reliability of the device by allowing the buried trenches having different aspect ratios to be safely buried without damaging the buried defect and damage to the protective film for protecting the trench surface It is about a method.
일반적으로, 반도체 기판 상에 트랜지스터와 커패시터 등을 형성하는 공정에 있어서는, 실리콘기판에 전기적으로 통전이 가능한 활성영역과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자 분리막을 형성하게 된다.In general, in the process of forming a transistor, a capacitor, and the like on a semiconductor substrate, an isolation layer for forming a device isolation film for preventing a device from being electrically connected to an active region that is electrically conductive to the silicon substrate and separating the devices from each other.
상기 소자 분리막은 최근 반도체 기판에 일정한 깊이를 갖는 트렌치를 형성하고 나서, 이 트렌치에 갭필 산화막을 증착시킨 후, 화학기계적 연마공정으로 이 갭필 산화막의 불필요한 부분을 연마하는 STI(shallow trench isolation) 공정을 통해 주로 형성하고 있다. 이때, 갭필 산화막으로는 막질이 치밀하여 후속 세정 공정에 대한 안정성이 우수한 HDP(고밀도 플라즈마) 산화막을 주로 사용한다.The device isolation film has recently formed a trench having a constant depth in a semiconductor substrate, and then deposited a gapfill oxide film in the trench, followed by a shallow trench isolation (STI) process in which an unnecessary portion of the gapfill oxide film is polished by a chemical mechanical polishing process. Mainly formed through. At this time, as the gap fill oxide film, an HDP (high density plasma) oxide film having high film quality and excellent stability to a subsequent cleaning process is mainly used.
한편, 이와 같은 소자 분리막을 형성하기 위한 트렌치는 하나의 반도체 기판 내에서 패턴의 밀도가 높은 영역뿐만 아니라 패턴의 밀도가 낮은 영역에 동시에 공존하고 있다. 즉, 소자가 고집적화됨에 따라 패턴의 밀도가 높은 영역에 위치하는 트렌치는 높은 종횡비를 가지는 반면에 패턴의 밀도가 낮은 영역에 위치하는 트렌치는 낮은 종횡비를 가진다.On the other hand, the trench for forming such a device isolation film coexists not only in the high density region of the pattern but also in the low density region of the pattern in one semiconductor substrate. That is, as the device is highly integrated, trenches located in areas where the density of the pattern is high have a high aspect ratio, while trenches located in areas where the pattern is low density have a low aspect ratio.
이에 따라, 종래 기술에 따른 소자 분리막 제조 방법을 이용하게 되면, 상기 트렌치의 서로 다른 종횡비에 의해 트렌치 매립 공정 시, 패턴의 밀도가 높은 영역에 위치하는 트렌치의 경우에는 종횡비가 높기 때문에 보이드(void)와 같은 매립 불량이 발생하고, 패턴의 밀도가 낮은 영역에 위치하는 트렌치의 경우에는 종횡비가 낮기 때문에 트렌치의 표면을 보호하고 있는 보호막의 일부분이 손실되는 문제가 있다. Accordingly, when the device isolation layer manufacturing method according to the related art is used, the trenches located in regions where the pattern density is high during the trench filling process due to the different aspect ratios of the trenches have high aspect ratios, and thus voids. Such a buried defect occurs, and in the case of a trench located in a region having a low density of patterns, a portion of the protective film protecting the surface of the trench is lost because the aspect ratio is low.
이하, 첨부한 도면을 참고로 하여, 상기와 같은 종래 기술의 문제점을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the problems of the prior art as described above.
도 1a 내지 도 1c는 종래 기술에 따른 소자 분리막 제조 방법을 순차적으로 나타낸 공정 단면도이다.1A to 1C are cross-sectional views sequentially illustrating a method of manufacturing a device isolation layer according to the prior art.
우선, 도 1a에 도시한 바와 같이, 패턴의 밀도가 높은 영역(A)과 낮은 영역(B)으로 구분되어 있는 반도체 기판(100)에 통상의 트렌치 형성 공정을 진행하여 복수의 트렌치(110)를 형성한다. 이때, 상기 트렌치(110)는 패턴의 밀도가 높은 영역(A)에서 높은 종횡비(세로/가로 비)를 가지게 형성되는 반면 패턴의 밀도가 낮은 영역(B)에서는 낮은 종횡비를 가지게 형성된다.First, as shown in FIG. 1A, a conventional trench forming process is performed on a
그 다음, 도시하지는 않았지만, 상기 트렌치(110)가 형성된 결과물에 소자 성능을 향상시키기 위한 산화 공정, 세정 공정 및 라이너 산화막 및 라이너 질화막 형성 공정 등을 진행할 수 있다.Next, although not shown, an oxidation process, a cleaning process, and a liner oxide film and a liner nitride film forming process may be performed to improve device performance on the resultant formed
이어서, 도 1b에 도시한 바와 같이, 상기 트렌치(110)가 형성된 결과물 전면에 단차 피복성이 우수한 절연물을 이용하여 보호막(120)을 형성한다. 이때, 단차 피복성이 우수한 절연물은 저압 TEOS 공정과, 오존/TEOS 공정 및 ALD(단원자 증착) 공정 등을 이용하여 형성하는 것이 바람직하다. 이때, 상기 보호막(120)은 패턴 밀도가 높은 영역(A)에 위치하는 트렌치(100)를 매립하기 위해 최대한 얇은 두께를 가지도록 형성해야 한다.Subsequently, as shown in FIG. 1B, the
그리고 나서, 도 1c에 도시한 바와 같이, 상기 보호막(120)이 형성된 결과물 전면에 갭필 절연물로 HDP 산화막(130)을 증착하여 트렌치(110)를 매립한다.
Then, as shown in FIG. 1C, the
그러나, 이때 상기 HDP 산화막은 막질이 치밀하여 후속 세정 공정에 대한 안정성은 가지는 장점이 있는 반면에, 매립 특성이 우수하지 않기 때문에 높은 종횡비를 가지는 즉, 패턴 밀도가 높은 영역(A)에 위치하는 트렌치(110) 내부에 매립 시, 보이드와 같은 매립 불량이 발생하는 문제가 있다.However, at this time, the HDP oxide film has the advantage that the film quality is dense and stability for the subsequent cleaning process, while the buried characteristics are not excellent, so the trench having a high aspect ratio, that is, a region having a high pattern density (A) When buried inside 110, there is a problem that a buried defect such as a void occurs.
또한, 화학기상증착법을 이용하여 트렌치(110)를 HDP 산화막으로 매립 공정 시, 패턴 밀도가 낮은 영역(B)에 위치하는 종횡비가 낮은 트렌치(110)의 경우에는 트렌치(110)의 표면을 보호하고 있던 보호막이 손실되는 문제가 있다.
In addition, when the
본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 서로 다른 종횡비를 가지는 트렌치 매립 공정 시, 우선, 다공성 절연막으로 서로 다른 종횡비를 가지는 트렌치의 종횡비를 매립 공정에 유리하도록 낮추는 동시에 측벽을 보호한 다음, 막질이 우수한 절연막을 매립함으로써, 보이드와 같은 매립 불량 또는 트렌치를 표면을 보호하는 보호막의 손실을 방지하여 소자의 신뢰성을 향상시키도록 하는 소자 분리막 제조 방법에 관한 것이다.
SUMMARY OF THE INVENTION In order to solve the problems described above, an object of the present invention is to protect the sidewalls while lowering the aspect ratio of trenches having different aspect ratios to the buried process in a trench filling process having different aspect ratios. By embedding an insulating film having excellent film quality, the present invention relates to a device isolation film manufacturing method for improving the reliability of devices by preventing buried defects such as voids or loss of a protective film protecting the surface of the trench.
상기한 목적을 달성하기 위해 본 발명은 반도체 기판에 서로 다른 종횡비를 가지는 복수의 트렌치를 형성하는 단계와, 상기 트렌치가 형성된 결과물 전면에 단차 피복성이 우수한 물질을 증착하여 보호막을 형성하는 단계와, 상기 보호막 위에 순수 다공성 절연막을 증착하되, 높은 종횡비를 가지는 트렌치는 전부 매립하는 동시에 낮은 종횡비를 가지는 트렌치는 일부분만 매립하는 단계와, 상기 순수 다공성 절연막 상부 표면에 일정 깊이만큼 불순물을 주입한 다음 열처리하여 비순수 다공성 절연막으로 변환시키는 단계와, 상기 변환된 비순수 다공성 절연막을 제거하는 단계 및 상기 비순수 다공성 절연막이 제거된 결과물 전면에 갭필 절연막을 증착하여 트렌치를 매립하는 단계를 포함하는 소자 분리막 제조 방법을 제공한다.In order to achieve the above object, the present invention comprises the steps of forming a plurality of trenches having different aspect ratios on the semiconductor substrate, and forming a protective film by depositing a material having excellent step coverage on the entire surface of the trench formed result; Depositing a pure porous insulating film on the passivation layer, but filling all trenches having a high aspect ratio and filling a portion of the trench having a low aspect ratio; Converting the non-pure porous insulating film, removing the converted non-pure porous insulating film, and depositing a gapfill insulating film on the entire surface of the product from which the non-pure porous insulating film is removed to fill a trench. To provide.
여기서, 상기 보호막은 저압 TEOS 공정과 오존/TEOS 공정 및 ALD 공정 중 적어도 어느 하나를 선택하여 3㎚~30㎚의 두께로 형성하는 것이 바람직하다.Here, the protective film is preferably formed to a thickness of 3nm ~ 30nm by selecting at least one of the low-pressure TEOS process, ozone / TEOS process and ALD process.
또한, 상기 다공성 절연막은 규산염 유리로 SOG 공정, 과수/Silane 공정, 오존/TEOS 공정 및 ALD 공정 중 적어도 어느 하나의 공정을 선택하여 형성하는 것이 바람직하다.In addition, the porous insulating film may be formed by selecting at least one of SOG process, fruit tree / Silane process, ozone / TEOS process, and ALD process as silicate glass.
또한, 상기 불순물은 3족 이온, 5족 이온, 불소 이온 및 수소 이온의 각각이나 이들 중 둘 이상의 혼합물 또는 화합물을 사용하고, 농도는 0.1~50mol%로 사용하는 것이 바람직하다. In addition, it is preferable to use each impurity of a Group 3 ion, a Group 5 ion, a fluorine ion, and a hydrogen ion, or a mixture or a compound of two or more thereof, and the concentration is 0.1-50 mol%.
또한, 상기 비순수 다공성 절연막은 상기 높은 종횡비를 가지는 트렌치의 깊이를 기준으로 트렌치 상부에서 하부로 5%~70%의 두께를 가지도록 형성하며, 종횡비가 낮은 곳은 측벽을 제외한 모든 부분에 형성하는 것이 바람직하다.In addition, the non-pure porous insulating layer is formed to have a thickness of 5% to 70% from the upper portion of the trench to the lower portion of the trench based on the depth of the trench having a high aspect ratio, and the low aspect ratio is formed on all portions except the sidewalls. It is preferable.
상기 비순수 다공성 절연막을 제거하는 단계는 식각 화합물로 플루오르화수소산(HF), 플루오르화암모늄(NH4F), 질산(HNO3), 염산(HCl), 초산(CH3COOH) 및 강알칼리 용액의 각각이나 이들 중 둘 이상의 화합물을 사용하는 것이 바람직하다. The removing of the non-pure porous insulating film may be performed by etching each of or two of hydrofluoric acid (HF), ammonium fluoride (NH4F), nitric acid (HNO3), hydrochloric acid (HCl), acetic acid (CH3COOH), and a strong alkali solution. It is preferable to use the above compound.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification.
이제 본 발명의 실시예에 따른 소자 분리막 제조 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.Now, a device isolation method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 소자 분리막 제조 방법을 설명하기 위해 순차적으로 나타낸 공정 단면도이다.2A to 2G are cross-sectional views sequentially illustrating a method of manufacturing a device isolation layer according to an exemplary embodiment of the present invention.
우선, 도 2a에 도시한 바와 같이, 패턴의 밀도가 높은 영역(A)과 낮은 영역(B)으로 구분되어 있는 반도체 기판(100)에 통상의 트렌치 형성 공정을 진행하여 복수의 트렌치(110)를 형성한다. 이때, 상기 트렌치(110)는 패턴의 밀도가 높은 영역(A)에서 높은 종횡비(세로/가로 비)를 가지게 형성되는 반면 패턴의 밀도가 낮은 영역(B)에서는 낮은 종횡비를 가지게 형성된다.First, as shown in FIG. 2A, a conventional trench forming process is performed on a
그 다음, 도시하지는 않았지만, 상기 트렌치(110)가 형성된 결과물에 소자 성능을 향상시키기 위한 산화 공정, 세정 공정 및 라이너 산화막 및 라이너 질화막 형성 공정 등을 진행할 수 있다.Next, although not shown, an oxidation process, a cleaning process, and a liner oxide film and a liner nitride film forming process may be performed to improve device performance on the resultant formed
이어서, 도 2b에 도시한 바와 같이, 상기 트렌치(110)가 형성된 결과물 전면에 단차 피복성이 우수한 절연물을 이용하여 보호막(120)을 형성한다. 이때, 상기 보호막(120)은 패턴 밀도가 높은 영역(A)에 위치하는 트렌치(100)를 매립하기 위해 최대한 얇은 두께를 가지도록 형성하는 것이 바람직하기 때문에, 본 발명에서는 이때, 단차 피복성이 우수한 절연물로 저압 TEOS 공정과, 오존/TEOS 공정 및 ALD(단원자 증착) 공정 등을 이용하여 3㎚~30㎚의 두께로 형성한다.Subsequently, as shown in FIG. 2B, the
그리고, 도 2c에 도시한 바와 같이, 상기 보호막(120)이 형성된 결과물 전면에 순수 다공성 절연막(140)을 형성하되, 패턴 밀도가 높은 영역(A)의 높은 종횡비를 가지는 트렌치(110)는 전부 매립하는 동시에 패턴 밀도가 낮은 영역(B)의 낮은 종횡비를 가지는 트렌치(110)는 일부분만 매립한다. 이때, 순수 다공성 절연막(140)은 규산염 유리로 SOG 공정, 과수/Silane 공정, 오존/TEOS 공정 및 ALD 공정 중 적어도 어느 하나의 공정을 선택하여 형성한다.As shown in FIG. 2C, the pure porous
이어서, 도 2d에 도시한 바와 같이, 상기 순수 다공성 절연막(140) 상부 표면에 일정 깊이만큼 불순물을 주입한다. 이때, 상기 불순물은 3족 이온, 5족 이온, 불소 이온 및 수소 이온의 각각이나 이들 중 둘 이상의 혼합물 또는 화합물을 사용한다. 또한, 상기 불순물의 농도는 0.1~50mol%로 사용하는 것이 바람직하며, 불순물의 주입 깊이는 상기 패턴 밀도가 높은 영역(A)에 위치하는 높은 종횡비를 가지는 트렌치(110)의 깊이를 기준으로 트렌치(110) 상부에서 하부로 5%~70%의 깊이를 가지도록 주입한다.Subsequently, as illustrated in FIG. 2D, impurities are implanted to a predetermined depth into the upper surface of the pure
여기서, 미설명한 도면 부호 140a는 불순물이 주입된 순수 다공성 절연막을 가리킨다.Here,
그 다음, 도 2e에 도시한 바와 같이, 상기 불순물이 주입된 순수 다공성 절연막(140)에 열처리 공정을 진행하여 불순물이 주입된 순수 다공성 절연막을 비순 수 다공성 절연막(150)으로 변화시킨다.Next, as shown in FIG. 2E, the pure porous
그리고, 상기 비순수 다공성 절연막(150)을 제거하게 되면, 도 2f에 도시한 바와 같이, 패턴 밀도가 높은 영역(A)의 높은 종횡비를 갖는 트렌치(110) 내부에는 트렌치 전체 높이에 대해 30%~95% 만큼 순수 다공성 절연막(140)이 잔류되어 있으며, 패턴 밀도가 낮은 영역(B)의 낮은 종횡비를 갖는 트렌치(110) 내부에는 트렌치 측벽 부분에만 순수 다공성 절연막(140)이 잔류되어 있다. When the non-pure porous insulating
한편, 상기 비순수 다공성 절연막 제거 공정 시, 식각 화합물로는 플루오르화수소산(HF), 플루오르화암모늄(NH4F), 질산(HNO3), 염산(HCl), 초산(CH3COOH) 및 강알칼리 용액의 각각이나 이들 중 둘 이상의 화합물을 사용하는 것이 바람직하며, 이때, 화합물의 경우에는 순수 다공성 절연막의 경우, 플루오르화수소산에 대한 식각 속도가 매우 빠르기 때문에 비순수 다공성 절연막 하부에 위치하는 순수 다공성 절연막과의 비순수 다공성 절연막과의 선택비를 고려하여야 한다.Meanwhile, in the removal process of the non-pure porous insulating film, as an etching compound, each of hydrofluoric acid (HF), ammonium fluoride (NH4F), nitric acid (HNO3), hydrochloric acid (HCl), acetic acid (CH3COOH), and a strong alkali solution It is preferable to use two or more compounds, and in this case, in the case of the pure porous insulating film, since the etching rate for hydrofluoric acid is very fast, the non-porous porosity with the pure porous insulating film located under the non-pure porous insulating film Consideration should be given to the selectivity of the insulating film.
또한, 상기 순수 다공성 절연막과 비순수 다공성 절연막의 선택비는 불순물의 화학종 및 농도로 조절이 가능하며, 비순수 다공성 절연막의 제거 두께 또한 불술물의 주입 에너지 변화에 의해 조절 가능하다.In addition, the selection ratio of the pure porous insulating film and the non-pure porous insulating film can be controlled by the species and concentration of the impurity, the removal thickness of the non-pure porous insulating film can also be adjusted by the change in the injection energy of the impurities.
이와 같이, 본 발명은 높은 종횡비를 갖는 트렌치(110)의 경우에는 하부 일부분에 순수 다공성 절연막(140)을 잔류시켜 종횡비를 낮게 만드는 동시에, 낮은 종횡비를 갖는 트렌치(110)의 경우에는 트렌치(110) 측벽에 순수 다공성 절연막(140)을 잔류 시켜 보호막(120)을 보호한다.As described above, the present invention maintains the pure porous
그런 다음, 도 2g에 도시한 바와 같이, 상기 비순수 다공성 절연막이 제거된 결과물 전면에 갭필 산화막(150)을 증착하여 패턴 밀도가 높은 영역(A)과 패턴 밀도가 낮은 영역(B)에 위치하는 트렌치(110)를 모두 매립한다.Then, as shown in FIG. 2G, the
이때, 상기 갭필 절연막(150)은 막질이 치밀하여 후속 세정 공정에 대한 안정성은 가지는 HDP 절연막, PE-TEOS 절연막, 플라즈마 Silane 절연막, 저압 TEOS 절연막 중 적어도 어느 하나를 이용하여 형성하는 것이 바람직하다.In this case, the gap fill insulating
앞서 설명한 바와 같이, 본 발명은 높은 종횡비를 가지는 트렌치와 낮은 종횡비를 가지는 트렌치 모두 낮은 종횡비를 가지게 되어 갭필 절연막의 매립이 용이하다. 또한, 트렌치의 하부에만 순수 다공성 절연막이 존재하고, 상부에는 막질이 치밀한 갭필 산화막이 위치하고 있기 때문에, 트렌치의 응력을 감소시키는 동시에 후속의 평탄화 공정 및 세정 공정으로부터 갭필 절연막이 손실되는 것을 방지한다. As described above, in the present invention, both the trench having a high aspect ratio and the trench having a low aspect ratio have a low aspect ratio, so that the gap fill insulating film is easily embedded. In addition, since the pure porous insulating film exists only in the lower portion of the trench, and the gap fill oxide film having a high film quality is located on the upper portion of the trench, the stress of the trench is reduced and the gap fill insulating film is prevented from being lost from subsequent planarization and cleaning processes.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of right.
상기한 바와 같이 본 발명은 서로 다른 종횡비를 가지는 트렌치 매립 공정 시, 동시에 같이 진행하더라도 보이드와 같은 매립 불량 및 보호막의 손실을 최소화 할 수 있다. As described above, the present invention can minimize the defects of embedding such as voids and the loss of the protective film even when the same process is performed at the same time during the trench filling process having different aspect ratios.
또한, 본 발명은 트렌치의 하부는 다공성 절연막으로 매립하고 상부는 막질 이 치밀한 갭필 절연막으로 매립하기 때문에 트렌치에 가해지는 응력을 감소시킬 있는 동시에 후속 평탄화 공정 및 세정 공정에서 매립막이 손실되는 것을 방지하고, 그에 따라 반도체 소자의 문턱 전압, 누설 전류 등과 같은 특성을 안정화시킬 수 있다.In addition, the present invention reduces the stress applied to the trench since the lower portion of the trench is filled with a porous insulating film and the upper portion is filled with a dense gap fill insulating film, and at the same time, the loss of the buried film is prevented in subsequent planarization and cleaning processes. As a result, characteristics such as a threshold voltage and a leakage current of the semiconductor device can be stabilized.
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117315A KR100642397B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming the isolation layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117315A KR100642397B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming the isolation layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077782A KR20060077782A (en) | 2006-07-05 |
| KR100642397B1 true KR100642397B1 (en) | 2006-11-08 |
Family
ID=37169790
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117315A KR100642397B1 (en) | 2004-12-30 | 2004-12-30 | Method for forming the isolation layer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100642397B1 (en) |
-
2004
- 2004-12-30 KR KR1020040117315A patent/KR100642397B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060077782A (en) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101426483B1 (en) | Method for fabricating semiconductor device | |
| KR101689885B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6214698B1 (en) | Shallow trench isolation methods employing gap filling doped silicon oxide dielectric layer | |
| CN101950730B (en) | STI structure and method of forming bottom void in same | |
| US20110003468A1 (en) | Method for fabricating semiconductor device with buried gates | |
| KR100678645B1 (en) | Semiconductor device and fabrication method for the same | |
| US20120104539A1 (en) | Trenches with reduced silicon loss | |
| US8691661B2 (en) | Trench with reduced silicon loss | |
| US6653204B1 (en) | Method of forming a shallow trench isolation structure | |
| KR100642397B1 (en) | Method for forming the isolation layer | |
| KR20060046020A (en) | Semiconductor device and manufacturing method thereof | |
| US6583020B2 (en) | Method for fabricating a trench isolation for electrically active components | |
| KR100568259B1 (en) | Trench isolation type semiconductor device and fabrication method for the same | |
| US20120220130A1 (en) | Method for fabricating semiconductor device | |
| US6855617B1 (en) | Method of filling intervals and fabricating shallow trench isolation structures | |
| JP4899365B2 (en) | Manufacturing method of semiconductor device | |
| KR100912988B1 (en) | Method of manufacturing a semiconductor device | |
| KR100545137B1 (en) | Device Separator Formation Method of Semiconductor Device | |
| KR20110024513A (en) | Method for fabricating semiconductor device | |
| KR101077014B1 (en) | Method for forming the isolation layer of semiconductor device | |
| JP4549039B2 (en) | Manufacturing method of semiconductor integrated circuit | |
| KR100787762B1 (en) | Semiconductor device producing method to prevent divot | |
| KR100514530B1 (en) | Method For Shallow Trench Isolation Of Semiconductor Devices | |
| CN1237602C (en) | Method for forming groove isolation structure | |
| KR100430582B1 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |