KR100640947B1 - Method for Forming Line In Semiconductor Device - Google Patents

Method for Forming Line In Semiconductor Device Download PDF

Info

Publication number
KR100640947B1
KR100640947B1 KR1020040114663A KR20040114663A KR100640947B1 KR 100640947 B1 KR100640947 B1 KR 100640947B1 KR 1020040114663 A KR1020040114663 A KR 1020040114663A KR 20040114663 A KR20040114663 A KR 20040114663A KR 100640947 B1 KR100640947 B1 KR 100640947B1
Authority
KR
South Korea
Prior art keywords
wiring
copper
forming
insulating film
semiconductor device
Prior art date
Application number
KR1020040114663A
Other languages
Korean (ko)
Other versions
KR20060075769A (en
Inventor
정석원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114663A priority Critical patent/KR100640947B1/en
Publication of KR20060075769A publication Critical patent/KR20060075769A/en
Application granted granted Critical
Publication of KR100640947B1 publication Critical patent/KR100640947B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Abstract

본 발명은 구리배선 상부의 절연막을 제거한 이후, 알루미늄 패드를 콘택시키기 이전에 구리배선 표면에 대해 플라즈마 트리트먼트 처리를 수행함으로써 구리산화막에 의한 소자 성능 저하를 극복하고자 하는 반도체 소자의 배선 형성방법에 관한 것으로서, 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 반도체 기판에 있어서, 상기 반도체 기판 상에 배선을 형성하는 단계와, 상기 배선을 포함한 전면에 제 1 ,제 2 절연막을 형성하는 단계와, 상기 배선 상부의 제 2 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀 사이로 노출된 제 1 절연막을 식각하는 단계와, 상기 콘택홀 사이로 노출된 배선 표면에 대해 플라즈마 트리트먼트 처리를 수행하는 단계와, 상기 콘택홀을 포함한 전면에 금속을 증착하여 상기 배선에 콘택되는 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. The present invention relates to a method for forming a semiconductor device wiring to overcome the device performance degradation caused by the copper oxide film by performing a plasma treatment treatment on the copper wiring surface after removing the insulating film on the upper copper wiring, and before contacting the aluminum pad. A semiconductor substrate having a transistor and various elements for forming a semiconductor device, the method comprising: forming a wiring on the semiconductor substrate, forming a first and a second insulating film on the entire surface including the wiring; Etching a second insulating film over the wiring to form a contact hole, etching the first insulating film exposed between the contact holes, and performing a plasma treatment process on the wiring surface exposed between the contact holes. And depositing a metal on the entire surface including the contact hole to contact the wiring. It is characterized in that it comprises a step of forming a pad.

Cu 배선, 구리산화막, 플라즈마 트리트먼트Cu wiring, copper oxide film, plasma treatment

Description

반도체 소자의 배선 형성방법{Method for Forming Line In Semiconductor Device}Method for forming wiring of semiconductor device {Method for Forming Line In Semiconductor Device}

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도. 1A and 1B are cross-sectional views illustrating a method of forming a wiring of a semiconductor device according to the prior art.

도 2a 내지 2d는 본 발명에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도.2A to 2D are cross-sectional views illustrating a method of forming wirings in a semiconductor device according to the present invention.

*도면의 주요 부분에 대한 부호설명* Explanation of symbols on the main parts of the drawings

10 : 반도체 기판 12 : 산화막10 semiconductor substrate 12 oxide film

13 : 제 1 구리배선 14 : 절연막 13 first copper wiring 14 insulating film

15 : 제 2 구리배선 16 : 실리콘 질화막 15: second copper wiring 16: silicon nitride film

17 : 실리콘 산화막 19 : 콘택홀 17 silicon oxide film 19 contact hole

23 : 알루미늄 패드 60 : 구리산화막23: aluminum pad 60: copper oxide film

본 발명은 구리배선을 이용한 반도체 소자의 제조방법에 관한 것으로, 특히 알루미늄으로 패드전극을 형성하는 반도체 소자의 배선 형성방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device using copper wiring, and more particularly to a method of forming a semiconductor device for forming a pad electrode from aluminum.

최근, 반도체 집적회로에 있어서, 종래에 이용되어 왔던 알루미늄계 배선을 대신하는 배선재료가 요구되어 왔다. 특히, 반도체 집적회로의 미세화와 관련하여 배선에 기인하는 RC 딜레이가 트랜지스터 소자에 의한 RC 딜레이에 비해 상대적으로 커지고, 또한 배선폭의 미세화와 관련하여 배선저항이 증대함에 따라서 알루미늄계 배선을 대체하고자 하는 연구가 계속되었다. In recent years, in semiconductor integrated circuits, wiring materials have been required to replace aluminum-based wirings that have conventionally been used. In particular, in connection with the miniaturization of semiconductor integrated circuits, the RC delay caused by wiring becomes relatively larger than the RC delay caused by transistor elements, and the wiring resistance is increased in connection with the miniaturization of wiring width. The study continued.

이러한 배선저항의 증대는 전원선의 전압강하를 유발하고 배선에 흐르는 전류밀도를 증가시켜 소자의 전기적 신뢰성을 떨어뜨리는 문제를 유발한다. 따라서, 알루미늄계 배선을 구리계 배선으로 대체하고 있는 추세이다. 구리는 전도성이 뛰어나고 저항이 낮아 반도체 집적회로의 배선으로 적합한 재료가 된다. This increase in wiring resistance causes a voltage drop in the power supply line and increases a current density flowing in the wiring, causing a problem of deteriorating the electrical reliability of the device. Therefore, there is a trend of replacing aluminum wiring with copper wiring. Copper has excellent conductivity and low resistance, making it a suitable material for wiring of semiconductor integrated circuits.

구리배선은 알루미늄 배선과 달리, 다마신(damascene) 공정을 이용하여 패터닝하는데, 콘택홀 매립과 배선의 형성을 동시에 수행하는 듀얼 다마신 공정을 주로 수행한다. Unlike aluminum wiring, copper wiring is patterned using a damascene process, and mainly performs a dual damascene process for simultaneously filling contact holes and forming wiring.

듀얼 다마신 공정은 깊이 4000∼5000Å의 트렌치를 에칭하는 공정과, ECP(Electro Chemical Plating) 방식에 의한 구리배선 공정과, CMP(Chemical Mechanical Polising) 방식에 의한 구리 오버필(overfill) 제거 공정 등으로 이루어진다. The dual damascene process is a process of etching trenches with a depth of 4000 to 5000 배, a copper wiring process by ECP (Electro Chemical Plating), a copper overfill removal process by CMP (Chemical Mechanical Polising) Is done.

그러나, 배선재료로 구리를 이용하는 경우에도 패드용 재료로는 알루미늄을 사용하고 있는데, 구리로 형성된 패드는 외부에 노출되어 쉽게 산화되기 때문이다. 특히, 구리는 산화되기 쉬운 재료로서 대기에 포함된 수분에 의해 표면 산화가 가속화되고, 표면층에 형성된 구리산화층은 구리 내부까지 침투하여 패드 전체를 부 식시키는 문제점을 유발한다. However, even when copper is used as the wiring material, aluminum is used as the pad material, because the pad formed of copper is exposed to the outside and easily oxidized. In particular, copper is a material that is susceptible to oxidation, and surface oxidation is accelerated by moisture contained in the atmosphere, and the copper oxide layer formed on the surface layer penetrates into the copper to cause corrosion of the entire pad.

즉, 상기 듀얼 다마신 공정에 의해 구리배선을 형성한 이후, 상기 구리배선 상부의 절연막을 제거하여 알루미늄 패드와 콘택시켜 반도체 소자의 패드를 완성하는데, 이 과정에서 구리 배선 표면이 산화되고 보이드(void)가 발생하는 등 공정 에러가 발생한다. That is, after the copper wiring is formed by the dual damascene process, the insulating film on the upper copper wiring is removed to contact the aluminum pad to complete the pad of the semiconductor device. In this process, the copper wiring surface is oxidized and voids are produced. Process error occurs.

이하, 첨부된 도면을 참조하여 종래 기술에 의한 반도체 소자의 배선 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, a wiring forming method of a semiconductor device according to the prior art will be described in detail with reference to the accompanying drawings.

도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도이다. 1A and 1B are cross-sectional views illustrating a method of forming a wiring of a semiconductor device according to the prior art.

종래기술에 의한 반도체 소자는, 먼저, 도 1a에 도시된 바와 같이, 트랜지스터(도시하지 않음)가 형성된 반도체 기판(601) 상에 구리를 증착한 후 패터닝하여 제 1 구리배선(603)을 형성한다. In the semiconductor device according to the related art, first, as illustrated in FIG. 1A, copper is deposited on a semiconductor substrate 601 on which a transistor (not shown) is formed, and then patterned to form a first copper wiring 603. .

그리고, 상기 제 1 구리배선(603)을 포함한 전면에 실리콘 질화막, 실리콘 산화막 또는 실리콘 산화막/실리콘 질화막을 형성하여 절연막(604)을 형성한 후, 소정 부위를 드라이 식각하여 제 1 콘택홀을 형성하고, 그 안에 구리를 매립하여 제 2 구리배선(605)을 형성한다. In addition, a silicon nitride film, a silicon oxide film, or a silicon oxide film / silicon nitride film is formed on the entire surface including the first copper wiring 603 to form an insulating film 604, and then a predetermined portion is dry-etched to form a first contact hole. The copper is embedded therein to form the second copper wiring 605.

이 때, 상기 제 1 콘택홀을 통하여 제 2 구리배선(605)은 상기 제 1 구리배선(603)과 콘택된다. In this case, the second copper wiring 605 is in contact with the first copper wiring 603 through the first contact hole.

다음, 상기 제 2 구리배선(605)을 포함한 전면에 실리콘 질화막(607) 및 실리콘 산화막(608)을 CVD법으로 순차적으로 적층하고, 상기 실리콘 산화막(608)을 포토식각공정 및 드라이 식각기술로 패터닝하여 상기 제 2 구리배선(605) 상부에 제 2 콘택홀(608a)을 형성한다. 이 때, 상기 실리콘 질화막(607)을 에치 스토퍼로 사용하여 실리콘 산화막만 식각한다. Next, a silicon nitride film 607 and a silicon oxide film 608 are sequentially stacked on the entire surface including the second copper wiring 605 by CVD, and the silicon oxide film 608 is patterned by a photo etching process and a dry etching technique. As a result, a second contact hole 608a is formed on the second copper wiring 605. At this time, only the silicon oxide film is etched using the silicon nitride film 607 as an etch stopper.

그리고, 반도체 기판에 대해 에싱(ashing) 공정과 세정 공정을 수행한 후, 상기 실리콘 질화막(607)을 플라즈마를 이용한 드라이 식각기술로 패터닝하여 상기 제 2 구리배선(605)을 노출시킨다. After the ashing process and the cleaning process are performed on the semiconductor substrate, the silicon nitride layer 607 is patterned by dry etching using plasma to expose the second copper wiring 605.

이 때, 상기 실리콘 질화막(607)의 드라이 식각시 제 2 구리배선(605)이 플라마즈에 노출되어 데미지를 받게 되거나 또는 제 2 구리배선(605)이 외부에 노출되어 그 표면에 구리산화막(650)이 형성된다. At this time, during the dry etching of the silicon nitride film 607, the second copper wiring 605 is exposed to the plasma to be damaged, or the second copper wiring 605 is exposed to the outside and the copper oxide film 650 is exposed on the surface thereof. ) Is formed.

그후, 도 1b에 도시된 바와 같이, 상기 제 2 콘택홀(608a)을 포함한 전면에 스퍼터링법으로 알루미늄막을 증착하고, 포토식각공정 및 식각기술로 패터닝하여 알루미늄 패드(614)를 형성한다. 상기 알루미늄 패드(614)는 제 2 콘택홀(608a)을 통해 제 2 구리배선(605)과 전기적으로 콘택된다. Thereafter, as illustrated in FIG. 1B, an aluminum film is deposited on the entire surface including the second contact hole 608a by sputtering, and patterned by a photo etching process and an etching technique to form an aluminum pad 614. The aluminum pad 614 is in electrical contact with the second copper wiring 605 through the second contact hole 608a.

그러나, 제 2 구리배선(605) 표면에 형성된 구리산화막(650)은 제 2 구리배선(605)과 알루미늄 패드(614)와의 접촉 특성을 방해할 뿐만 아니라, 배선의 저항을 증가시켜 소자의 성능을 저하시킨다. However, the copper oxide film 650 formed on the surface of the second copper wiring 605 not only interferes with the contact characteristics between the second copper wiring 605 and the aluminum pad 614, but also increases the resistance of the wiring to improve the performance of the device. Lowers.

즉, 상기와 같은 종래의 반도체 소자의 배선 형성방법은 다음과 같은 문제점이 있다.That is, the conventional wiring forming method of the semiconductor device has the following problems.

전술한 바와 같이, 구리배선 상부의 절연막을 제거하여 알루미늄 패드와 콘 택시켜 반도체 소자의 패드를 완성함에 있어서, 구리배선 상부의 절연막 식각시 플라즈마에 의해 구리배선에 데미지가 가해지게 되고, 구리배선 상부의 절연막 완전제거시 그 표면이 외부에 노출되어 산화되게 된다. As described above, in completing the pad of the semiconductor device by removing the insulating film on the upper copper wiring and contact with the aluminum pad, damage is applied to the copper wiring by plasma during etching the insulating film on the upper copper wiring, and the upper copper wiring When the insulating film is completely removed, its surface is exposed to the outside and oxidized.

이러한 구리산화막은 알루미늄 패드와의 접촉 특성을 방해할 뿐만 아니라, 배선의 저항을 증가시켜 소자의 성능을 저하시킨다. Such a copper oxide film not only interferes with the contact characteristics with the aluminum pad, but also increases the resistance of the wiring, thereby degrading the performance of the device.

따라서, 본 발명은 상기 문제점을 해결하기 위해 안출한 것으로, 구리배선 상부의 절연막을 제거한 이후, 알루미늄 패드를 콘택시키기 이전에 구리배선 표면에 대해 플라즈마 트리트먼트 처리를 수행함으로써 구리산화막에 의한 소자 성능 저하를 극복하고자 하는 반도체 소자의 배선 형성방법을 제공하는데 그 목적이 있다.Therefore, the present invention has been made to solve the above problems, and after removing the insulating film on the upper copper wiring, before performing contact with the aluminum pad, plasma treatment treatment on the surface of the copper wiring to reduce the device performance by the copper oxide film It is an object of the present invention to provide a method for forming a wiring of a semiconductor device to overcome the problem.

상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 배선 형성방법은 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 반도체 기판에 있어서, 상기 반도체 기판 상에 배선을 형성하는 단계와, 상기 배선을 포함한 전면에 제 1 ,제 2 절연막을 형성하는 단계와, 상기 배선 상부의 제 2 절연막을 식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀 사이로 노출된 제 1 절연막을 식각하는 단계와, 상기 콘택홀 사이로 노출된 배선 표면에 대해 플라즈마 트리트먼트 처리를 수행하는 단계와, 상기 콘택홀을 포함한 전면에 금속을 증착하여 상기 배선에 콘택되는 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다. In order to achieve the above object, a method of forming a wiring of a semiconductor device according to the present invention may include forming a wiring on the semiconductor substrate in a semiconductor substrate including a transistor and various elements for forming the semiconductor device; Forming a first and a second insulating film on the entire surface of the semiconductor substrate; forming a contact hole by etching the second insulating film on the wiring; etching the first insulating film exposed between the contact holes; And performing a plasma treatment process on the wiring surface exposed between the holes, and forming a pad contacting the wiring by depositing a metal on the entire surface including the contact hole.

상기에서와 같이 본 발명은 구리배선 상부의 절연막을 제거한 이후, 알루미늄 패드를 콘택시키 이전에 구리배선 표면에 대해 플라즈마 트리트먼트 처리를 수행하는 것을 특징으로 하는바, 상기 플라즈마 트리트먼트 처리시 N2 가스를 사용하여 구리배선 표면의 구리산화막을 제거하고 절연막 건식식각시 발생한 데미지층을 큐어한다. As described above, the present invention is characterized in that after the removal of the insulating film on the upper copper wiring, the plasma treatment treatment is performed on the surface of the copper wiring before contacting the aluminum pad, the N 2 gas during the plasma treatment treatment Remove the copper oxide film on the surface of the copper wiring by using and cure the damage layer generated during the dry etching of the insulating film.

이하, 첨부된 도면을 참조하여 본 발명에 의한 반도체 소자의 배선 형성방법을 상세히 설명하면 다음과 같다.Hereinafter, a wiring forming method of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 2d는 본 발명에 따른 반도체 소자의 배선 형성방법을 설명하기 위한 공정단면도이다.2A to 2D are cross-sectional views illustrating a method of forming wirings in a semiconductor device according to the present invention.

이하의 반도체 기판은 반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 기판으로서, 배선 및 패드가 형성될 기판에 관한 것이다.The following semiconductor substrate is a substrate on which transistors and various elements are formed to form a semiconductor element, and relates to a substrate on which wiring and pads are to be formed.

본 발명의 실시예에 따른 반도체 소자의 배선은 우선, 도 2a에 도시된 바와 같이, 반도체 기판(10) 상에 스퍼터링법에 의해 구리를 증착하고 포토식각공정 및 식각 기술로 패터닝하여 제 1 구리배선(13)을 형성한다.First, as shown in FIG. 2A, the wiring of the semiconductor device according to the embodiment of the present invention deposits copper on the semiconductor substrate 10 by sputtering and is patterned by a photolithography process and an etching technique. (13) is formed.

그리고, 상기 제 1 구리배선(13)을 포함한 전면에 실리콘 질화물 및 실리콘 산화물을 순차적으로 적층하여 절연막(14)을 형성한 후, 소정 부위를 포토식각공정 및 드라이 식각기술로 패터닝하여 콘택홀을 형성한다. After the silicon nitride and the silicon oxide are sequentially stacked on the entire surface including the first copper wiring 13 to form an insulating film 14, a predetermined portion is patterned by a photo etching process and a dry etching technique to form a contact hole. do.

이어서, 상기 콘택홀 내부에 구리를 증착하고 절연막(14) 표면을 엔드 포인트로 하여 전면을 화학적 기계적 연마 방법으로 평탄하게 함으로써 상기 제 1 구리배선(13)에 콘택되는 제 2 구리배선(15)을 형성한다. Subsequently, copper is deposited inside the contact hole, and the second copper wiring 15 contacted to the first copper wiring 13 is formed by flattening the entire surface by chemical mechanical polishing using the surface of the insulating film 14 as an end point. Form.

다음, 상기 제 2 구리배선(15)을 포함한 전면에 실리콘 질화막(16) 및 실리콘 산화막(17)을 CVD법으로 순차적으로 적층한다. Next, the silicon nitride film 16 and the silicon oxide film 17 are sequentially stacked on the entire surface including the second copper wiring 15 by CVD.

계속하여, 도 2b에 도시된 바와 같이, 상기 실리콘 질화막(16)을 에치 스토퍼로 하여 실리콘 산화막(17)의 소정 부위를 드라이 식각함으로써, 제 2 구리배선(15) 상부에 콘택홀(19)을 형성한다. 이 때, 실리콘 질화막과 실리콘 산화막의 식각선택비를 이용하여 실리콘 질화막은 식각되지 않도록 한다. Subsequently, as shown in FIG. 2B, the contact hole 19 is formed on the second copper wiring 15 by dry etching a predetermined portion of the silicon oxide film 17 using the silicon nitride film 16 as an etch stopper. Form. At this time, the silicon nitride film is not etched by using the etching selectivity of the silicon nitride film and the silicon oxide film.

다음, 기판 전면에 대해 에싱 공정과 세정공정을 수행한 후, 상기 콘택홀(19) 사이로 노출된 실리콘 질화막(16)을 플라즈마로써 드라이 식각하여 제 2 구리배선(15)을 외부로 노출시킨다. Next, after the ashing process and the cleaning process are performed on the entire surface of the substrate, the second copper interconnection 15 is exposed to the outside by dry etching the silicon nitride film 16 exposed between the contact holes 19 by plasma.

이후, 도 2c에 도시된 바와 같이, 상기 실리콘 질화막 식각시 플라즈마에 의해 생긴 데미지층과, 제 2 구리배선(15) 표면이 산화되어 형성된 구리산화막(60)을 제거하기 위해 플라즈마 트리트먼트 처리를 수행한다. Thereafter, as shown in FIG. 2C, a plasma treatment process is performed to remove the damage layer caused by the plasma during etching the silicon nitride film and the copper oxide film 60 formed by oxidizing the surface of the second copper wiring 15. do.

상기 플라즈마 트리트먼트 처리는 N2 가스를 사용하여 수행하는데, N2 가스로 외부로 노출된 제 2 구리 배선 표면을 큐어한다. The plasma treatment process and curing a second copper wiring exposed to the surface, N 2 gas to carry out by using N 2 gas to the outside.

이후, 도 2d에 도시된 바와 같이, 구리산화막(60)이 제거된 콘택홀(19)을 포함한 패드용 메탈인 알루미늄을 스퍼터링 방법으로 두텁게 증착한 후 이를 패터닝하여 제 2 구리배선(15)과 전기적으로 연결되는 알루미늄 패드(23)를 완성한다.Subsequently, as shown in FIG. 2D, aluminum, which is a pad metal including the contact hole 19 from which the copper oxide layer 60 has been removed, is thickly deposited by a sputtering method, and then patterned to be electrically connected to the second copper wiring 15. Complete the aluminum pad 23 is connected to.

이 때, 제 2 구리 배선(15)과 알루미늄 패드(23) 사이에 구리산화막(60)이 제거되고 플라즈마에 의한 데미지층도 큐어됨으로써, 구리배선과 알루미늄 패드와 의 접촉 특성이 향상된다. At this time, the copper oxide film 60 is removed between the second copper wiring 15 and the aluminum pad 23, and the damage layer by the plasma is also cured, thereby improving the contact characteristics between the copper wiring and the aluminum pad.

한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.  On the other hand, the present invention described above is not limited to the above-described embodiment and the accompanying drawings, it is possible that various substitutions, modifications and changes within the scope without departing from the technical spirit of the present invention. It will be apparent to those of ordinary skill in Esau.

상기와 같은 본 발명의 반도체 소자의 배선 형성방법은 다음과 같은 효과가 있다.The wiring forming method of the semiconductor device of the present invention as described above has the following effects.

즉, 구리배선 상부의 절연막을 제거한 이후, 알루미늄 패드를 콘택시키 이전에 구리배선 표면에 대해 플라즈마 트리트먼트 처리를 수행하는데, 이로써 구리 배선과 알루미늄 패드 사이에 구리산화막이 제거되고 플라즈마에 의한 데미지층도 큐어된다. That is, after removing the insulating film on the upper copper wiring, the plasma treatment treatment is performed on the surface of the copper wiring before contacting the aluminum pad, thereby removing the copper oxide film between the copper wiring and the aluminum pad, and also damage layer caused by plasma. Cure.

따라서, 구리배선과 알루미늄 패드와의 접촉 특성이 향상되고 구리산화막에 의한 저항증가가 방지되므로 소자의 성능이 우수해진다. Therefore, the contact characteristics between the copper wiring and the aluminum pad are improved, and the resistance increase by the copper oxide film is prevented, so that the device performance is excellent.

Claims (7)

반도체 소자를 형성하기 위한 트랜지스터 및 여러 요소들이 형성된 반도체 기판에 있어서, In the semiconductor substrate formed with a transistor and various elements for forming a semiconductor device, 상기 반도체 기판 상에 구리배선을 형성하는 단계;Forming copper wiring on the semiconductor substrate; 상기 구리배선을 포함한 전면에 제 1 ,제 2 절연막을 형성하는 단계;Forming a first and a second insulating film on the entire surface including the copper wiring; 상기 배선 상부의 제 2 절연막을 식각하여 콘택홀을 형성하는 단계;Etching a second insulating layer on the wiring to form a contact hole; 상기 콘택홀 사이로 노출된 제 1 절연막을 식각하는 단계;Etching the first insulating layer exposed between the contact holes; 상기 콘택홀 사이로 노출된 구리배선 표면에 대해 N2 플라즈마 트리트먼트 처리를 수행하는 단계;Performing an N 2 plasma treatment process on the copper interconnect surface exposed between the contact holes; 상기 콘택홀을 포함한 전면에 금속을 증착하여 상기 배선에 콘택되는 패드를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 배선 형성방법.And depositing a metal on the entire surface including the contact hole to form a pad contacting the wiring. 삭제delete 제 1 항에 있어서, The method of claim 1, 상기 배선용 물질로 구리를 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.And using copper as the wiring material. 제 1 항에 있어서, The method of claim 1, 상기 패드용 물질로 알루미늄을 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.And forming aluminum as the pad material. 제 1 항에 있어서, The method of claim 1, 상기 제 1 절연막은 실리콘 질화물질로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.And the first insulating film is formed of a silicon nitride material. 제 1 항에 있어서, The method of claim 1, 상기 제 2 절연막은 실리콘 산화물질로 형성하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.And the second insulating film is formed of silicon oxide. 제 1 항에 있어서, The method of claim 1, 상기 제 2 절연막 식각시 상기 제 1 절연막을 에치스토퍼로 사용하는 것을 특징으로 하는 반도체 소자의 배선 형성방법.The first insulating film is used as an etch stopper for etching the second insulating film.
KR1020040114663A 2004-12-29 2004-12-29 Method for Forming Line In Semiconductor Device KR100640947B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114663A KR100640947B1 (en) 2004-12-29 2004-12-29 Method for Forming Line In Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114663A KR100640947B1 (en) 2004-12-29 2004-12-29 Method for Forming Line In Semiconductor Device

Publications (2)

Publication Number Publication Date
KR20060075769A KR20060075769A (en) 2006-07-04
KR100640947B1 true KR100640947B1 (en) 2006-11-02

Family

ID=37168265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114663A KR100640947B1 (en) 2004-12-29 2004-12-29 Method for Forming Line In Semiconductor Device

Country Status (1)

Country Link
KR (1) KR100640947B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012994B2 (en) 2013-05-08 2015-04-21 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US11804459B2 (en) 2020-01-31 2023-10-31 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012994B2 (en) 2013-05-08 2015-04-21 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US9281322B2 (en) 2013-05-08 2016-03-08 Samsung Display Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US11804459B2 (en) 2020-01-31 2023-10-31 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same

Also Published As

Publication number Publication date
KR20060075769A (en) 2006-07-04

Similar Documents

Publication Publication Date Title
JP5067039B2 (en) Manufacturing method of semiconductor device
US7871923B2 (en) Self-aligned air-gap in interconnect structures
TWI473233B (en) Semiconductor device having a copper plug
US20060194426A1 (en) Method for manufacturing dual damascene structure with a trench formed first
JP2005129902A (en) Semiconductor device and method of manufacturing the same
CN106409751B (en) Method for forming semiconductor structure
CN115116938A (en) Semiconductor structure and forming method thereof
KR100640947B1 (en) Method for Forming Line In Semiconductor Device
KR101275373B1 (en) Method of cleaning and process for producing semiconductor device
JP2004235256A (en) Semiconductor device and its fabricating process
KR100701375B1 (en) Method for fabricating metal line in a semiconductor
JP4525534B2 (en) Manufacturing method of semiconductor device
KR20050068889A (en) Method for fabricating copper interconnect of semiconductor device
US7452802B2 (en) Method of forming metal wiring for high voltage element
KR100628227B1 (en) Method for Forming Line In Semiconductor Device
KR100950760B1 (en) Method for forming wiring of semiconductor device
CN111081630B (en) Semiconductor structure and forming method thereof
KR100431086B1 (en) Method of forming a copper wiring in a semiconductor device
JP2008041783A (en) Manufacturing method of semiconductor device
KR100657756B1 (en) A method for forming dual damascene structure of semiconductor device
KR100640948B1 (en) Method for Forming Pad In Semiconductor Device
KR100652300B1 (en) Method for manufacturing metal line of semiconductor device by using damascene
KR20050064668A (en) Method of forming a dual damascene pattern
KR100628240B1 (en) Method for Forming Line In Semiconductor Device
KR100789612B1 (en) Semiconductor device and the fabricating method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee