KR100640337B1 - Aparatus for pn despreading in the cdma system - Google Patents

Aparatus for pn despreading in the cdma system Download PDF

Info

Publication number
KR100640337B1
KR100640337B1 KR1019990014742A KR19990014742A KR100640337B1 KR 100640337 B1 KR100640337 B1 KR 100640337B1 KR 1019990014742 A KR1019990014742 A KR 1019990014742A KR 19990014742 A KR19990014742 A KR 19990014742A KR 100640337 B1 KR100640337 B1 KR 100640337B1
Authority
KR
South Korea
Prior art keywords
signal
chip
signals
mobile station
sequentially
Prior art date
Application number
KR1019990014742A
Other languages
Korean (ko)
Other versions
KR20000067173A (en
Inventor
이흥직
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990014742A priority Critical patent/KR100640337B1/en
Publication of KR20000067173A publication Critical patent/KR20000067173A/en
Application granted granted Critical
Publication of KR100640337B1 publication Critical patent/KR100640337B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7073Synchronisation aspects
    • H04B1/7075Synchronisation aspects with code phase acquisition
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/24Radio transmission systems, i.e. using radiation field for communication between two or more posts
    • H04B7/26Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
    • H04B7/2628Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using code-division multiple access [CDMA] or spread spectrum multiple access [SSMA]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/0022PN, e.g. Kronecker

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

역확산장치가 기지국 PN 신호에 대하여 PN 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 PN 신호로 역확산하여 생성된 N 개수의 PN 역확산 신호를 상기 PN 칩 구간 단위의 N 배수의 레이트로 순차적으로 출력한다. 그리고 상기 역확산장치의 출력단에서 검출에너지 계산 및 임계값과의 비교동작을 수행하는 구성이 상기 PN 칩 구간 단위의 N 배수의 레이트로 동작함으로 인하여, 본 발명에 따른 포착장치는 효율적인 하드웨어 구성으로서 소정 PN 칩 구간동안에 해당 가설에 대한 N 번의 포착동작을 수행할 수가 있다.The despreading apparatus sequentially spreads the N number of PN despread signals generated by despreading the N number of mobile station PN signals sequentially delayed in units of PN chip sections with respect to the base station PN signal at a rate of N multiples of the PN chip sections. Output In addition, since the configuration of performing the detection energy calculation and the comparison operation with the threshold value at the output terminal of the despreading device operates at a rate of N multiples of the PN chip interval unit, the capture device according to the present invention is determined as an efficient hardware configuration. N acquisitions can be performed for the hypothesis during the PN chip period.

역확산장치, 직렬포착장치, 병렬포착장치, PN 고속탐색장치.Despreader, serial capture device, parallel capture device, PN high speed search device.

Description

부호분할 다중접속 방식을 사용하는 이동통신 시스템의 역확산 장치{APARATUS FOR PN DESPREADING IN THE CDMA SYSTEM} Despreading device of mobile communication system using code division multiple access method {APARATUS FOR PN DESPREADING IN THE CDMA SYSTEM}             

도 1은 CDMA방식의 이동통신 시스템에서 이동국에 구비되는 종래의 포착회로의 일예를 도시한 도면.1 is a diagram showing an example of a conventional acquisition circuit provided in a mobile station in a CDMA mobile communication system.

도 2는 CDMA방식의 이동통신 시스템에서 이동국에 구비되는 종래의 포착회로의 일예를 도시한 도면.2 is a diagram showing an example of a conventional acquisition circuit provided in a mobile station in a CDMA mobile communication system.

도 3은 본 발명의 실시예에 따른 역확산장치를 도시한 도면.3 illustrates a despreading apparatus according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 역확산장치를 실제 구현하여 실험한 동작 파형도.Figure 4 is an operation waveform diagram of the actual implementation of the despreading apparatus according to an embodiment of the present invention.

도 5는 본 발명이 적용되는 CDMA 방식의 포착회로의 일예를 도시한 도면.Fig. 5 is a diagram showing an example of a CDMA acquisition circuit to which the present invention is applied.

본 발명은 이동통신 시스템의 수신기에 관한 것으로, 특히 수신기의 포착장치에 관한 것이다.The present invention relates to a receiver of a mobile communication system, and more particularly to a capture device of the receiver.

부호분할다중접속(Code Division Multiple Access:이하 CDMA라 칭한다)방식을 사용하는 이동통신 시스템에서 이동국에 구비되는 포착회로의 동작은 초기동기 획득동작과 핸드오프를 위한 일정전력레벨 이상의 다중경로를 검출하는 동작으로 나뉘어 질 수가 있다.In a mobile communication system using a code division multiple access (hereinafter referred to as CDMA) scheme, an operation of an acquisition circuit provided in a mobile station detects a multipath above a predetermined power level for initial synchronization acquisition and handoff. Can be divided into actions.

이동국은 전원이 켜지면 제일 먼저 파일롯(Pilot)채널의 동기를 획득 (Acquision)하는 초기동기 획득동작을 수행한다. 즉, 이동국은 인근 기지국(Base Station)들로부터 수신되는 복수개의 파일롯(Pilot)신호들중에서 가장 큰 에너지를 가지는 것의 경로위상(Phase) 즉, 피엔-오프셋(PN-Offset)에 자신의 피엔 코드를 동기시킨다. 그리고 이동국은 상기 초기동기획득동작을 수행한 후, 수신신호에 대하여 심볼복조(Symbol Demodulating) 및 채널복호(Channel Decoding)등의 동작을 수행하여 송신단에서의 원래 데이터를 복원한다.When the power is turned on, the mobile station first performs an initial synchronization acquisition operation that acquires synchronization of a pilot channel. That is, the mobile station transmits its PN code to the phase of the one having the largest energy among the plurality of pilot signals received from neighboring base stations, that is, PN-Offset. Motivate After performing the initial synchronous acquisition operation, the mobile station performs symbol demodulating and channel decoding operations on the received signal to restore the original data at the transmitting end.

한편, CDMA 방식의 이동통신 시스템에서 이동국의 초기동기획득동작은 크게 두 가지로 구분될 수가 있다. 상기의 경우에 첫번째로 이동국은 임의의 시점에서 수신되는 기지국발생 PN(Pseudo-Niose) 시퀀스와 이동국발생 PN 시퀀스와의 상관관계(Correlation)에 따른 검출 에너지를 계산한다. 그리고 이동국은 상기 계산결과를 임계값과 비교한다. 이때, 만약 상기 계산결과가 임계값보다 작으면 이동국은 상기 이동국발생 PN 시퀀스의 위상을 한 PN 칩 구간동안 이동한 후, 새로운 가설 (Hypothesis)에 대한 계산 및 비교동작을 다시 수행한다. 그러나 만약 상기 계산결과가 임계값보다 크면, 이동국발생 PN 시퀀스가 기설정된 한계오차내에 있으므로, 이동국은 상기 검출 에너지의 계산과 임계값 비교의 동작을 더 세밀하게 하여 정확한 동기를 찾는다. 즉, 이동국은 추적동작을 수행한다. 그리고 포착동작은 적분구간 또는 가설횟수의 조절 또는 윈도우 칩 사이즈의 조절 등의 여러 가지 방식이 제안되어 있다. 그리고 상기 이동국의 초기동기 획득 동작은 직렬탐지(Serial Search)방식과 병렬탐지(Parallel Search)방식으로 구분될 수가 있다.On the other hand, in the CDMA mobile communication system, the initial synchronization acquisition operation of the mobile station can be classified into two types. In this case, the mobile station first calculates the detection energy according to the correlation between the base station generated pseudo-niose (PN) sequence and the mobile station generated PN sequence received at an arbitrary time point. The mobile station then compares the result with the threshold. At this time, if the calculation result is less than the threshold value, the mobile station shifts the phase of the mobile station generation PN sequence for one PN chip period, and then performs calculation and comparison operation for a new hypothesis. However, if the calculation result is larger than the threshold value, since the mobile station generation PN sequence is within a predetermined limit error, the mobile station further refines the operation of calculating the detection energy and comparing the threshold value to find the correct synchronization. That is, the mobile station performs a tracking operation. In addition, various capturing operations have been proposed, such as adjusting the integration section or the number of hypotheses or adjusting the window chip size. The initial synchronization acquisition operation of the mobile station may be classified into a serial search method and a parallel search method.

도 1은 CDMA방식의 이동통신 시스템에서 이동국에 구비되는 종래의 포착회로의 일예를 도시한 도면이다.1 is a diagram showing an example of a conventional acquisition circuit provided in a mobile station in a CDMA mobile communication system.

역확산기(110)는 임의의 시점에서 입력되는 기지국 PN 시퀀스와 이동국 PN 시퀀스 발생기(120)로부터 발생되는 이동국 PN 시퀀스를 설정된 적분구간내에서 곱하는 동작을 수행한다. 그리고 역확산기(110)는 상기 곱셈동작의 결과를 상관기 (Correlator)(130)로 출력한다. 상관기(130)는 상기 두 개의 PN 시퀀스들의 상관 (Correlation)관계에 따른 검출 에너지를 계산한다. 그리고 제어기(140)는 상기 검출 에너지와 임계값과의 비교를 수행한다. 만약 상기 검출 에너지가 임계값보다 작으면, 제어기(140)는 위상 이동 제어신호를 이동국 PN 시퀀스 발생기(120)로 출력하여 상기 이동국 PN 시퀀스를 PN 칩 구간 단위로 위상 이동시킨다. 이로 인해 포착회로는 1 PN 칩 구간 동안 위상 이동된 새로운 가설에 대한 상기 검출에너지의 계산동작과 임계값과의 비교 동작을 다시 수행한다. 그러나 만약 상기 검출에너지가 임계값보다 크면, 제어기(140)는 포착동작을 성공으로 판단한다.The despreader 110 performs an operation of multiplying a base station PN sequence input at an arbitrary time point and a mobile station PN sequence generated from the mobile station PN sequence generator 120 within a predetermined integration period. The despreader 110 outputs the result of the multiplication operation to the correlator 130. The correlator 130 calculates the detection energy according to the correlation between the two PN sequences. The controller 140 compares the detected energy with a threshold. If the detected energy is less than the threshold value, the controller 140 outputs a phase shift control signal to the mobile station PN sequence generator 120 to phase shift the mobile station PN sequence in units of PN chip intervals. As a result, the acquisition circuit performs a comparison operation between the calculation operation of the detection energy and the threshold for the new hypothesis phase shifted during the 1 PN chip period. However, if the detection energy is greater than the threshold value, the controller 140 determines that the capture operation is successful.

그런데 상기 도 1의 포착회로는 단일의 역확산기 구성으로 인하여, 동작의 단순함과 하드웨어 구현이 간단한 잇점이 있다. 그러나 상기한 바와 같이, 상기 도 2의 포착회로는 입력되는 기지국 PN 시퀀스에 대한 처리동작이 직렬적으로 이루어 지며, PN 칩 구간동안에 해당 가설에 대한 단일의 계산동작 및 비교동작을 수행하기 때문에 포착시간이 느리다는 문제점이 있다.However, the acquisition circuit of FIG. 1 has the advantages of simplicity of operation and hardware implementation due to a single despreader configuration. However, as described above, the acquisition circuit of FIG. 2 performs a processing operation on an input base station PN sequence in series, and performs an acquisition time because a single calculation operation and a comparison operation on the hypothesis are performed during the PN chip period. There is a problem that this is slow.

도 2는 CDMA방식의 이동통신 시스템에서 이동국에 구비되는 종래의 포착회로의 일예를 도시한 도면이다. 이하 상기 도 1을 참조하여 설명한다.2 is a diagram showing an example of a conventional acquisition circuit provided in a mobile station in a CDMA mobile communication system. A description with reference to FIG. 1 is as follows.

도시된 바와 같이, 상기 도 2의 포착회로는 제1직렬포착회로(210) 내지 제N직렬포착회로(2N0)로 구성된다. 그리고 상기 각 직렬포착회로들은 서로 동일한 구성을 가진다.As shown in FIG. 2, the capture circuit of FIG. 2 includes the first series capture circuit 210 to the N-th series capture circuit 2N0. Each of the series acquisition circuits has the same configuration.

제1직렬포착회로(210)에 구비되는 역확산기(212)는 임의의 시점에서 입력되는 기지국 PN 시퀀스(211)와 제1이동국 PN 시퀀스 발생기(214)로부터 발생되는 이동국 PN 시퀀스를 설정된 적분구간내에서 곱하는 동작을 수행한다. 그리고 역확산기(212)는 상기 곱셈동작의 결과를 상관기 (Correlator)(216)로 출력한다. 그리고 상관기(216)는 상기 두 개의 PN 시퀀스들의 상관 (Correlation)관계에 따른 검출 에너지를 계산한다. 그리고 제어기(218)는 상기 검출 에너지와 임계값과의 비교를 수행한다. 만약 상기 검출 에너지가 임계값보다 작으면, 제어기(218)는 위상 이동 제어신호를 제1이동국 PN 시퀀스 발생기(214)로 출력하여 상기 이동국 PN 시퀀스를 PN 칩 구간단위로 위상 이동시킨다. 이로 인해 제1직렬포착회로(210)는 상기 검출에너지의 계산동작과 임계값과의 비교 동작을 다시 수행한다. 그러나 만약 상기 검출에너지가 임계값보다 크면, 제어기(218)는 포착동작을 성공으로 판단한다. 그리고 제2직렬포착회로(220) 내지 제N직렬포착회로(2N0)의 동작은 상기한 제1직렬포착회 로(210)의 동작과 동일하다.The despreader 212 provided in the first serial acquisition circuit 210 stores the mobile station PN sequence generated from the base station PN sequence 211 and the first mobile station PN sequence generator 214 input at an arbitrary time point within the set integral period. Multiply by. The despreader 212 then outputs the result of the multiplication operation to the correlator 216. The correlator 216 calculates the detection energy according to the correlation between the two PN sequences. The controller 218 then compares the detected energy with a threshold. If the detected energy is less than the threshold value, the controller 218 outputs a phase shift control signal to the first mobile station PN sequence generator 214 to phase shift the mobile station PN sequence by PN chip intervals. As a result, the first serial capture circuit 210 performs a comparison operation between the calculation operation of the detection energy and the threshold value again. However, if the detected energy is greater than the threshold, the controller 218 determines the capture operation as successful. The operation of the second series capture circuit 220 to the N-th series capture circuit 2N0 is the same as that of the first series capture circuit 210.

한편, 기지국 PN 시퀀스(211) 내지 기지국 PN 시퀀스(22N)는 단일의 캐리어 (Carrier)에 의해 전송된 신호가 될 수가 있으며, 또한 복수개의 캐리어에 의해 전송된 신호가 될 수가 있다. 또한 제1이동국 PN 시퀀스 발생기(214) 내지 제N이동국 PN 시퀀스 발생기(2N4)로부터 각각 출력되는 이동국 PN 시퀀스는 서로 다른 위상차를 가질 수가 있다. 즉, 제1직렬포착회로(210) 내지 제N직렬포착회로(2N0)는 각각입력되는 기지국 PN 시퀀스에 대하여 서로 다른 이동국 PN 시퀀스 시작점부터의 탐색을 시도할 수가 있다.On the other hand, the base station PN sequence 211 to base station PN sequence 22N may be a signal transmitted by a single carrier, and may also be a signal transmitted by a plurality of carriers. Further, the mobile station PN sequences respectively output from the first mobile station PN sequence generator 214 to the Nth mobile station PN sequence generator 2N4 may have different phase differences. That is, the first serial acquisition circuit 210 to the N-th serial acquisition circuit 2N0 may attempt to search from different mobile station PN sequence start points with respect to the base station PN sequence to be inputted, respectively.

상기 도 2의 설명에서, 병렬포착회로는 복수개의 직렬포착회로가 병렬로 구성될 수가 있으며 입력되는 기지국 PN 시퀀스를 동시에 처리할 수가 있다. 따라서 병렬포착회로는 구비되는 직렬포착회로의 개수만큼의 빠른 평균포착시간 또는 단일의 PN 칩 구간동안에 해당 가설에 대한 복수개의 계산동작 및 비교동작을 수행할 수가 있다. 그러나 병렬포착회로는 동작이 복잡하며, 직렬포착회로에 비하여 하드웨어 구성의 증가등과 같은 하드웨어 구현이 어려운 문제점을 가지고 있다.In the description of FIG. 2, the parallel acquisition circuit can be configured with a plurality of series acquisition circuits in parallel and can simultaneously process the inputted base station PN sequence. Therefore, the parallel acquisition circuit can perform a plurality of calculation and comparison operations for the hypothesis during the average acquisition time or the single PN chip period as fast as the number of series acquisition circuits provided. However, the parallel acquisition circuit has a complicated operation, and it is difficult to implement hardware, such as an increase in hardware configuration, compared to the serial acquisition circuit.

상기한 바와 같이 종래의 CDMA 방식의 수신기에서의 포착회로는 한 PN 칩 구간단위의 포착방식을 사용하였기 때문에, 그 포착시간이 늦어지거나 또는 하드웨어의 부담이 많아지게 되는 문제점이 발생하였다는 것을 알 수가 있다.As described above, since the acquisition circuit of the conventional CDMA receiver uses the acquisition method of one PN chip interval unit, it can be seen that a problem occurs that the acquisition time becomes slow or the burden of hardware increases. have.

따라서 본 발명의 목적은 부호분할 다중접속 방식의 이동통신 시스템에서 입력되는 기지국 PN 신호에 대하여 PN 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 PN 신호로 역확산하여 생성된 N 개수의 PN 역확산 신호를 상기 PN 칩 구간 단위의 N 배수의 레이트로 순차적으로 출력하는 역확산장치를 제공함에 있다.Accordingly, an object of the present invention is to despread an N number of PN despread signals generated by despreading an N number of mobile station PN signals sequentially delayed in units of PN chip intervals with respect to a base station PN signal input in a code division multiple access type mobile communication system. To provide a despreading device for sequentially outputting at a rate of N multiples of the PN chip interval unit.

본 발명의 다른 목적은 부호분할 다중접속 방식의 이동통신 시스템에서 효율적인 하드웨어 구성으로서 소정 PN 칩 구간 동안에 해당 가설에 대한 복수개의 포착동작을 수행하는 포착장치를 제공함에 있다.Another object of the present invention is to provide a capturing apparatus for performing a plurality of capturing operations on a hypothesis during a predetermined PN chip period as an efficient hardware configuration in a code division multiple access mobile communication system.

이러한 목적을 달성하기 위한 본 발명은 부호분할 다중접속 방식을 사용하는 이동통신시스템의 역확산장치가, 입력되는 이동국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연하여 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와, 입력되는 기지국 피-엔 신호에 대하여 상기 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 N 개수의 피-엔 역확산 신호를 출력하는 피-엔 역확산기와, 피-엔 칩의 N배수의 레이트의 클럭으로 동작하는 카운터와, 상기 카운터의 클럭을 통해 피-엔 칩 구간의 N 배수의 레이트로 상기 N 개수의 피-엔 역확산 신호를 순차적으로 출력하는 다중화기로 이루어짐을 특징으로 한다.In order to achieve the above object, according to the present invention, a despreading apparatus of a mobile communication system using a code division multiple access scheme sequentially delays N number of signals by sequentially delaying the input P-N signal in units of P-N chip intervals. A P-N signal delayer for outputting a mobile station P-N signal, and a N-number of mobile station P-N signals which are sequentially delayed in units of the P-N chip intervals with respect to the input base station P-N signal, A P-en despreader for outputting a P-en despread signal, a counter operating at a clock of N times the rate of the P-en chip, and a clock of the counter at a rate of N multiples of the P-en chip interval. And a multiplexer for sequentially outputting the N number of P-n despread signals.

그리고 본 발명은 부호분할 다중접속 방식을 사용하는 이동통신시스템의 포착장치가, 이동국 피-엔 신호를 발생하는 이동국 피-엔 발생기와, 입력되는 이동국피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연하여 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와, 피-엔 칩의 N배수의 레이트의 클럭으로 동작하는 카운터와, 입력되는 기지국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 생성된 N 개수의 피-엔 역확산 신호를 상기 카운터의 클럭을 통해 상기 피-엔 칩 구간 단위의 N 배수의 레이트로 순차적으로 출력하는 역확산 장치와, 상기 역확산 장치의 출력을 설정된 적분구간 동안 누적하는 누적기와, 상기 누적기의 출력에 대한 검출에너지를 계산하는 에너지 계산기와, 상기 검출에너지가 임계값보다 작으면 상기 피-엔 발생기의 피-엔 칩 구간 단위의 위상 이동을 명령하는 제어기로 이루어짐을 특징으로 한다.In addition, the present invention provides an apparatus for acquiring a mobile communication system using a code division multiple access method, comprising: a mobile station P-en generator for generating a mobile station P-en signal, and a unit of P-en chip interval with respect to the inputted mobile station-en-signal. A P-N signal delayer which sequentially outputs N number of delayed mobile station P-N signals, a counter operating at a clock of N times the rate of the P-N chip, and an input base station P-N signal N multiples of the P-en despread signal generated by despreading the N number of mobile station P-en signals sequentially delayed in units of the P-en chip intervals, N times the unit of the P-en chip intervals through the clock of the counter A despreader that sequentially outputs the rate at a rate of; Characterized by a controller for instructing the phase made of an yen movement of chip interval units - group, and the detected energy is less than the threshold, the P-P of the circle generator.

그리고 본 발명은 부호분할 다중접속 방식을 사용하는 이동통신시스템의 포착장치가, 이동국 피-엔 신호를 발생하는 이동국 피-엔 발생기와, 입력되는 이동국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연하여 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와, 입력되는 기지국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 생성된 N 개수의 피-엔 역확산 신호를 상기 피-엔 칩 구간 단위의 N 배수의 레이트로 순차적으로 출력하는 역확산 장치와, 상기 역확산 장치의 출력을 설정된 적분구간 동안 누적하는 누적기와, 상기 누적기의 출력에 대한 검출에너지를 계산하는 에너지 계산기와, 상기 검출에너지가 임계값보다 작으면 상기 피-엔 발생기의 피-엔 칩 구간 단위의 위상 이동을 명령하는 제어기로 구성되는 복수개의 직렬포착장치가 병렬로 이루어짐을 특징으로 한다.In addition, the present invention provides an apparatus for acquiring a mobile communication system using a code division multiple access method, comprising: a mobile station P-en generator for generating a mobile station P-en signal, and a unit of pie-en chip interval with respect to an inputted mobile station P-en signal. A P-N signal delayer that sequentially outputs the N number of delayed P-N signals by sequentially delaying the P-N signal, and the N number of P-Ns which are sequentially delayed in units of P-N chip intervals with respect to the input base station P-N signal. A despreader for sequentially outputting the N number of P-n despread signals generated by despreading the signal at a rate of N multiples of the P-en chip interval unit, and outputting the despreading device during a predetermined integration period An accumulator that accumulates, an energy calculator that calculates a detected energy for the output of the accumulator, and a P-en chip section stage of the P-en generator if the detected energy is less than a threshold value. It is characterized in that a plurality of serial capturing device consisting of a controller for commanding the above phase shift is made in parallel.

이하 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의하여야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지 기능 도는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 3은 본 발명의 실시예에 따른 역확산장치를 도시한 도면이다. 이하 상기 도 1 내지 도 2를 참조하여 설명한다.3 is a diagram illustrating a despreading apparatus according to an exemplary embodiment of the present invention. Hereinafter, a description will be given with reference to FIGS. 1 and 2.

PN 발생기(310)는 이동국 PN_I 신호 및 이동국 PN_Q 신호를 발생한다. 그리고 PN_I 신호지연기(320) 및 PN_Q 신호지연기(330)는 각각 상기 이동국 PN_I 신호 및 이동국 PN_Q 신호를 입력하여 PN 칩 구간 단위로 해당 횟수(N횟수)의 지연을 시키며, 각 N개수의 지연된 이동국 PN_I 신호 및 이동국 PN_Q 신호를 역확산기(330)로 출력한다. PN_I 신호지연기(320)는 제1지연소자(321) 내지 제N지연소자(32N)로 구성될 수가 있다. 또한 각 지연소자는 쉬프트 레지스터(Shift Register)가 될 수가 있다.그리고 PN_I 신호지연기(320)는 각각의 지연소자들(N개수)로부터 각각 출력되어 PN 칩 구간 단위로 순차적으로 지연된 N개수의 이동국 PN_I 신호를 역확산기(330)로 출력한다. 마찬가지로 PN_Q 신호지연기(330)는 제1지연소자(331) 내지 제N지연소자(33N)로 구성될 수가 있다. 또한 각 지연소자는 쉬프트 레지스터 (Shift Register)가 될 수가 있다. 그리고 PN_Q 신호지연기(330)는 각각의 지연소자들(N개수)로부터 각각 출력되어 PN 칩 구간 단위로 순차적으로 지연된 N개수의 이동국 PN_Q신호를 역확산기(330)로 출력한다.PN generator 310 generates a mobile station PN_I signal and a mobile station PN_Q signal. The PN_I signal delay unit 320 and the PN_Q signal delay unit 330 input the mobile station PN_I signal and the mobile station PN_Q signal, respectively, to delay the corresponding number (N times) in units of PN chip sections, and delay each N number. The mobile station PN_I signal and the mobile station PN_Q signal are output to the despreader 330. The PN_I signal delay 320 may be configured of the first delay elements 321 to the Nth delay elements 32N. In addition, each delay element may be a shift register, and the PN_I signal delay units 320 are output from respective delay elements (N number), and the N number of mobile stations sequentially delayed in units of PN chip intervals. The PN_I signal is output to the despreader 330. Likewise, the PN_Q signal delay unit 330 may be configured of the first delay element 331 to the Nth delay element 33N. Each delay element can also be a shift register. The PN_Q signal delay unit 330 outputs the N number of mobile station PN_Q signals sequentially output from each delay element (N number) and sequentially delayed in units of PN chip sections to the despreader 330.

역확산기(330)는 입력되는 기지국 PN_I신호 및 기지국 PN_Q신호에다 상기한 PN 칩 구간 단위로 순차적으로 지연된 각 N개수의 이동국 PN_I신호 및 이동국 PN_Q신호를 곱하거나 또는 XOR하여, 상기 기지국 PN_I신호 및 기지국 PN_Q신호를 PN 역확산 시킨다. 이로 인해 역확산기(330)는 제1 PN_I 역확산신호 및 제1 PN_Q 역확산신호 내지 제N PN_I 역확산신호 및 제N PN_Q 역확산신호를 출력한다. 그런데 이때, 상기 각 역확산된 신호는 PN 칩의 레이트(Rate)를 가지게 된다.The despreader 330 multiplies or XORs the input base station PN_I signal and the base station PN_Q signal with each of the N number of mobile station PN_I signals and the mobile station PN_Q signals which are sequentially delayed in units of the PN chip interval, or the base station PN_I signal and the base station PN_I signal. Despread the PN_Q signal. As a result, the despreader 330 outputs the first PN_I despread signal and the first PN_Q despread signal to the Nth PN_I despread signal and the Nth PN_Q despread signal. However, at this time, each despread signal has a rate of the PN chip.

그리고 다중화기(Multiplexer)(340)는 PN 칩

Figure 112006034833933-pat00009
N 레이트의 클럭으로 동작하는 카운터(350)의 제어신호를 입력하여 상기 제1 PN_I 역확산신호 및 제1 PN_Q 역확산신호 내지 제N PN_I 역확산신호 및 제N PN_Q 역확산신호를 순차적으로 출력한다. 그런데 이때, 상기한 각 PN_I 역확산신호 및 PN_Q 역확산신호는 PN 칩
Figure 112006034833933-pat00010
N 레이트가 된다.The multiplexer 340 is a PN chip.
Figure 112006034833933-pat00009
The first PN_I despread signal, the first PN_Q despread signal, the Nth PN_I despread signal, and the Nth PN_Q despread signal are sequentially outputted by inputting a control signal of the counter 350 that operates at a N-rate clock. . In this case, each of the PN_I despread signal and the PN_Q despread signal are PN chips.
Figure 112006034833933-pat00010
N rate.

도 4는 본 발명의 실시예에 따른 역확산장치를 실제 구현하여 실험한 동작 파형도이다. 이하 상기 도 1 내지 도 3을 참조하여 설명한다.4 is an operation waveform diagram of an actual implementation and experiment of the despreading apparatus according to the embodiment of the present invention. Hereinafter, a description will be given with reference to FIGS. 1 to 3.

참조부호(410)는 PN 칩 동작 클럭을 의미한다. 그리고 참조부호(420)는 각각 기지국 PN_I 신호 및 기지국 PN_Q 신호를 의미한다. PN_I 신호지연기(320) 및 PN_Q 신호지연기(330)는 각각 상기 이동국 PN_I 신호 및 이동국 PN_Q 신호를 입력하여 PN 칩 구간 단위로 해당 횟수(8횟수)의 지연을 시켜, 참조부호 (430)인 이동국 PN_I 신호 내지 제7지연 이동국 PN_I신호를 출력하고 또한, 참조부호 (440)인 이동국 PN_Q 신호 내지 제7지연 이동국 PN_Q신호를 역확산기(330)로 출력한다.Reference numeral 410 denotes a PN chip operating clock. Reference numeral 420 denotes a base station PN_I signal and a base station PN_Q signal, respectively. The PN_I signal delay unit 320 and the PN_Q signal delay unit 330 input the mobile station PN_I signal and the mobile station PN_Q signal, respectively, and delay the corresponding number (8 times) in units of PN chip intervals, and are denoted by reference numeral 430. The mobile station PN_I signal to the seventh delayed mobile station PN_I signal are output, and the mobile station PN_Q signal to the seventh delayed mobile station PN_Q signal, which are indicated by reference numeral 440, are outputted to the despreader 330.

그리고 역확산기(330)는 기지국 PN_I신호 및 기지국 PN_Q신호(420)에다 상기한 PN 칩 구간 단위로 순차적으로 지연된 각 8개수의 이동국 PN_I신호(430) 및 이동국 PN_Q신호(440)를 XOR하여, 상기한 기지국 PN_I신호 및 기지국 PN_Q신호(420)를 PN 역확산 시킨다. 이로인해 역확산기(330)는 제1 PN_I 역확산신호 내지 제8 PN_I 역확산신호(450)를 출력한다. 그리고 역확산기(330)는 제1 PN_Q 역확산신호 내지 제8 PN_Q 역확산신호(460)를 출력한다. 이때, 상기 각 역확산된 신호는 PN 칩의 레이트(Rate)를 가지게 된다.The despreader 330 XORs each of the eight mobile station PN_I signals 430 and the mobile station PN_Q signals 440 which are sequentially delayed in units of the PN chip intervals to the base station PN_I signal and the base station PN_Q signal 420. A base station PN_I signal and a base station PN_Q signal 420 are despread for PN. As a result, the despreader 330 outputs the first PN_I despread signal to the eighth PN_I despread signal 450. The despreader 330 outputs the first PN_Q despread signal to the eighth PN_Q despread signal 460. At this time, each despread signal has a rate of the PN chip.

그리고 다중화기(340)는 PN 칩

Figure 112006034833933-pat00011
N 레이트의 클럭으로 동작하는 카운터 제어신호(470)에 따라, 입력되는 상기 제1 PN_I 역확산신호 내지 제8 PN_I 역확산신호 (450) 와 제1 PN_Q 역확산신호 내지 제8 PN_Q 역확산신호(460)를 순차적으로 출력한다.The multiplexer 340 is a PN chip
Figure 112006034833933-pat00011
The first PN_I despread signal to the eighth PN_I despread signal 450 and the first PN_Q despread signal to the eighth PN_Q despread signal according to the counter control signal 470 operating at a clock of the N rate. 460 is sequentially output.

상기 도 3 내지 도 4의 설명에서 본 발명의 실시예에 따른 CDMA 방식의 역확산장치는 신호지연기(320)(330)가 PN 발생기로(310)부터 출력되는 이동국 PN_I 신호 및 이동국 PN_Q 신호를 PN 칩 구간 단위로 순차적으로 지연하여 각각 N개수의 지연된 이동국 PN_I 신호 및 이동국 PN_Q 신호를 출력한다. 그리고 역확산기(330)는 입력되는 기지국 PN_I신호 및 기지국 PN_Q신호에다 상기한 PN 칩 구간 단위로 순차적으로 지연된 각 N개수의 이동국 PN_I신호 및 이동국 PN_Q신호를 곱하거나 또는 XOR하여, 제1 PN_I 역확산신호 및 제1 PN_Q 역확산신호 내지 제N PN_I 역확산신호 및 제N PN_Q 역확산신호를 출력한다. 그런데 이때, 상기 각 역확산된 신호는 PN 칩의 레이트(Rate)를 가진다. 그리고 다중화기(340)는 PN 칩

Figure 112006034833933-pat00012
N 레이트의 클럭으로 상기한 제1 PN_I 역확산신호 및 제1 PN_Q 역확산신호 내지 제N PN_I 역확산신호 및 제N PN_Q 역확산신호(상기 도 4의 PN_I 역확산신호 및 PN_Q 역확산신호 참조)를 출력한다는 것을 알 수가 있다.In the description of FIGS. 3 to 4, the CDMA despreading apparatus according to an embodiment of the present invention uses the signal delay units 320 and 330 to output the mobile station PN_I signal and the mobile station PN_Q signal output from the PN generator 310. The N-delayed mobile station PN_I signals and the mobile station PN_Q signals are respectively outputted by sequentially delaying the PN chip sections. The despreader 330 multiplies or XORs each of the N number of mobile station PN_I signals and the mobile station PN_Q signals sequentially delayed in units of the PN chip interval to the input base station PN_I signal and the base station PN_Q signal, thereby demultiplexing the first PN_I despreader. A signal and a first PN_Q despread signal to an Nth PN_I despread signal and an Nth PN_Q despread signal. However, at this time, each despread signal has a rate (Rate) of the PN chip. The multiplexer 340 is a PN chip
Figure 112006034833933-pat00012
The first PN_I despread signal and the first PN_Q despread signal to the Nth PN_I despread signal and the Nth PN_Q despread signal using the N-rate clock (see the PN_I despread signal and the PN_Q despread signal of FIG. 4). You can see that it outputs

도 5는 본 발명이 적용되는 CDMA 방식의 포착회로의 일예를 도시한 도면이다. 이하 상기 도 1 내지 도 4를 참조하여 설명한다.5 is a diagram showing an example of a CDMA acquisition circuit to which the present invention is applied. Hereinafter, a description will be given with reference to FIGS. 1 to 4.

입력제어부(510)는 수신 및 기저대역으로 변환되고 양자화된 기지국 PN_I 신호와 기지국 PN_Q 신호를 입력하여 이를 ON 역확산장치(520) 및 LATE 역확산장치 (530)로 출력한다.The input controller 510 receives the base station PN_I signal and the base station PN_Q signal, which are converted into the received and baseband, and outputs them to the ON despreader 520 and the LATE despreader 530.

PN 발생기(505)는 서로 반 칩 위상차를 가지는 이동국 PN_I_ON 신호 및 이동국 PN_Q_ON 신호 그리고 이동국 PN_I_LATE 신호 및 이동국 PN_Q_LATE 신호를 발생한다. 그리고 ON 역확산장치(520)는 상기한 기지국 PN_I신호 및 기지국 PN_Q신호에 대하여 PN 칩 구간 단위로 순차적으로 지연된 N개수의 이동국 PN_I_ON 신호 및 이동국 PN_Q 신호로 PN 역확산하여 상기 각 지연에 해당하는 N개수의 PN_I_ON 역확산신호 및 PN_Q_ON 역확산신호를 생성한다. 그런데 이때, 상기 N개수의 PN_I_ON 역확산신호 및 PN_Q_ON 역확산신호는 PN 칩 구간의 레이트를 가진다. 그리고 ON 역확산장치 (520)는 다시 상기 N개수의 PN_I_ON 역확산신호 및 PN_Q_ON 역확산신호를 상기 PN 칩 구간의 N 배수의 레이트로 출력한다. 마찬가지로 LATE 역확산장치(530)는 상기한 기지국 PN_I신호 및 기지국 PN_Q신호에 대하여 PN 칩 구간 단위로 순차적으로 지연된 N개수의 이동국 PN_I_LATE 신호 및 이동국 PN_Q_LATE 신호로 PN 역확산하여 상기 각 지연에 해당하는 N개수의 PN_I_LATE 역확산신호 및 PN_Q_LATE 역확산신호를 생성한다. 그런데 이때, 상기 N개수의 PN_I_ON 역확산신호 및 PN_Q_ON 역확산신호는 PN 칩 구간의 레이트를 가진다. 그리고 LATE 역확산장치(530)는 다시 상기 N개수의 PN_I_LATE 역확산신호 및 PN_Q_LATE 역확산신호를 상기 PN 칩 구간의 N 배수의 레이트로 출력한다. 즉, 상기 ON 역확산장치 (520) 및 LATE 역확산장치 (530)는 각각 소정 PN 칩 구간동안에 N개수의 PN 역확산 신호를 출력한다는 것을 알 수가 있다. 상기 ON 역확산장치(520) 및 LATE 역확산장치(530)는 상기 도 3의 역확산 장치로 구성될 수가 있다.The PN generator 505 generates a mobile station PN_I_ON signal, a mobile station PN_Q_ON signal, a mobile station PN_I_LATE signal, and a mobile station PN_Q_LATE signal having half chip phase differences from each other. The ON despreading device 520 despreads the PNs by the N number of mobile station PN_I_ON signals and the mobile station PN_Q signals which are sequentially delayed in units of PN chip intervals with respect to the base station PN_I signal and the base station PN_Q signal. Generate a number of PN_I_ON despread signals and PN_Q_ON despread signals. In this case, the N number of PN_I_ON despread signals and the PN_Q_ON despread signals have a rate of PN chip intervals. The ON despreader 520 again outputs the N number of PN_I_ON despread signals and the PN_Q_ON despread signals at a rate of N multiples of the PN chip period. Similarly, the LATE despreading apparatus 530 despreads the PNs with N mobile station PN_I_LATE signals and mobile station PN_Q_LATE signals sequentially delayed in units of PN chip intervals with respect to the base station PN_I signal and the base station PN_Q signal. Generate a number of PN_I_LATE despread signals and PN_Q_LATE despread signals. In this case, the N number of PN_I_ON despread signals and the PN_Q_ON despread signals have a rate of PN chip intervals. The LATE despreader 530 again outputs the N number of PN_I_LATE despread signals and the PN_Q_LATE despread signal at a rate of N multiples of the PN chip period. That is, it can be seen that the ON despreader 520 and the LATE despreader 530 respectively output N number of PN despread signals during a predetermined PN chip period. The ON despreader 520 and the LATE despreader 530 may be configured as the despreader of FIG. 3.

그리고 이득제어기(542)와 이득제어기(544)는 각각 상기한 PN_I_ON 역확산 신호 및 PN_Q_ON 역확산 신호를 입력하여 그 신호세기의 이득을 제어한다. 마찬가지로 이득제어기(546)와 이득제어기(548)는 각각 상기한 PN_I_LATE 역확산 신호 및 PN_Q_LATE 역확산 신호를 입력하여 그 신호세기의 이득을 제어한다.The gain controller 542 and the gain controller 544 input the PN_I_ON despread signal and the PN_Q_ON despread signal, respectively, to control the gain of the signal strength. Similarly, the gain controller 546 and the gain controller 548 input the PN_I_LATE despread signal and the PN_Q_LATE despread signal, respectively, to control the gain of the signal strength.

그리고 제1누적기(552) 내지 제1누적기(558)는 각각 상기한 이득제어기(542) 내지 이득제어기(548)의 출력을 해당 적분구간동안 누적한다. 그리고 ON 에너지계산기 (562) 및 LATE 에너지계산기(564)는 각각 상기한 누적기들의 누적적분값에 대하여, 상관관계에 따른 검출 에너지를 계산한다. 그리고 제2누적기 (566) 및 제2누적기(570)는 상기한 ON 에너지계산기 (562) 및 LATE 에너지계산기(564)의 출력에 대하여 설정된 횟수만큼 누적하여 저장한다. 그리고 최고피크치검출기(568)는 상기 제2누적기(566) 및 제2누적기(570)에 저장된 에너지값중에서 가장 큰 에너지값을 검출하여 제어부(580)로 출력한다. 그리고 제어부(580)는 해당 가설에 대한 상기 가장 큰 상관에너지값이 임계값보다 작으면, PN 발생기(505)로 신호를 출력한다. 이로 인해 PN 발생기(505)는 한 PN 칩 구간동안의 PN 시퀀스발생 동작 정지등과 같은 이동국 PN_I 신호 및 이동국 PN_Q 신호를 한 개의 PN칩 구간 동안의 위상 이동을 수행하여 새로운 가설에 대한 이동국 PN_I 신호 및 이동국 PN_Q 신호를 출력한다.The first accumulator 552 to the first accumulator 558 respectively accumulate the outputs of the gain controller 542 to the gain controller 548 for the corresponding integration period. The ON energy calculator 562 and the LATE energy calculator 564 calculate the detected energy according to the correlation with respect to the cumulative integral values of the accumulators, respectively. The second accumulator 566 and the second accumulator 570 accumulate and store the number of times set for the outputs of the ON energy calculator 562 and the LATE energy calculator 564. The peak peak detector 568 detects the largest energy value among the energy values stored in the second accumulator 566 and the second accumulator 570 and outputs the highest energy value to the controller 580. The controller 580 outputs a signal to the PN generator 505 when the largest correlation energy value for the hypothesis is smaller than a threshold value. As a result, the PN generator 505 performs a phase shift of the mobile station PN_I signal and the mobile station PN_Q signal for one PN chip period such as a PN sequence generation stop light during one PN chip period, and performs a mobile station PN_I signal for a new hypothesis. Outputs the mobile station PN_Q signal.

상기 도 5의 설명에서 상기 두 개의 역확산장치(520)(530)는 소정 PN 칩 구간 동안에 N개수의 PN 역확산신호를 출력한다. 그리고 상기 두 개의 역확산장치 (520)(530)의 출력단에 구비되는 이득제어기(542) 내지 이득제어기(548)과 제1누적기(552) 내지 제1누적기(558)과 ON 에너지계산기 (562)와 LATE 에너지계산기(564) 와 제2누적기(566) 및 제2누적기(570)와 최고피크치검출기(568)는 상기한 PN 칩 구간의 N배수의 클럭으로 동작 한다.In the description of FIG. 5, the two despreaders 520 and 530 output N number of PN despread signals during a predetermined PN chip period. In addition, the gain controller 542 to the gain controller 548 and the first accumulator 552 to the first accumulator 558 and the ON energy calculator provided at the output terminals of the two despreaders 520 and 530. 562, the LATE energy calculator 564, the second accumulator 566, the second accumulator 570, and the peak peak detector 568 operate as N multiples of the PN chip section.

즉, 상기 도 5의 본 발명의 실시예에 따른 포착회로는 소정 PN 칩 구간 동안에 N번의 검출에너지 계산 및 임계값과의 비교동작등과 같은 포착동작을 수행할 수가 있다. 이로인해, 본 발명의 실시예에 따르면 상기 도 2에서와 같이 각 역확산기의 출력단에 구비되어 이동국과 기지국의 PN 시퀀스에 대한 상관관계에 따른 검출에너지 계산하는 N개수의 상관기 또는 상기 N개수의 상관기 및 N개수의 제어기가 불필요하다는 것을 알 수가 있다.That is, the capturing circuit according to the embodiment of the present invention of FIG. 5 may perform capturing operations such as calculation of detection energy of N times and comparison with a threshold value during a predetermined PN chip period. As a result, according to the embodiment of the present invention, N correlators or N correlators, which are provided at the output terminal of each despreader and calculate the detection energy according to the correlation of the PN sequence of the mobile station and the base station, as shown in FIG. And N controllers are unnecessary.

또한 본 발명의 실시예에 따른 포착회로는 소정 PN 칩 구간 동안에 N개수의 PN 역확산신호를 생성하기 때문에, 소정 PN 칩 구간동안에 해당 가설에 대한 단일의 포착동작을 수행하는 상기 도 1의 포착회로에 비하여 소정 PN 칩 구간동안에 해당 가설에 대하여 복수개의 포착동작을 수행할 수가 있어서 포착시간이 빨라지는 이점이 있다. 물론 소정 PN 칩 구간 동안에 N개수의 PN 역확산신호를 출력하는 본 발명의 실시예에 따른 역확산장치는 상기 도 1 및 도 2에 모두 적용될 수가 있다.Also, since the acquisition circuit according to the embodiment of the present invention generates N PN despread signals during a predetermined PN chip period, the acquisition circuit of FIG. 1 performs a single acquisition operation for the hypothesis during the predetermined PN chip period. Compared with this, a plurality of capturing operations can be performed on the hypothesis during a predetermined PN chip period, so that the capturing time is improved. Of course, the despreading apparatus according to the embodiment of the present invention outputting N number of PN despread signals during a predetermined PN chip period may be applied to both FIGS. 1 and 2.

상술한 바와 같이 본 발명의 실시예에 따른 역확산장치는 소정 PN 칩 구간동안에 N 개수의 PN 역확산신호를 출력하며, 상기 역확산장치의 출력단의 적분기,에너지 계산기 그리고 제어기등이 상기 PN 칩 구간의 N 배수의 레이트로 동작하여 소정 PN 칩 구간동안에 N 번의 검출에너지 계산 및 임계값과의 비교동작을 수행한다. 이로 인해 상기 검출에너지 계산 및 임계값과의 비교동작을 수행하는 하드웨어를 줄일 수가 있는 잇점이 있으며, 또한 소정 PN 칩 구간동안에 해당 가설에 대하여 복수개의 포착동작을 수행할 수가 있어서 포착시간이 빨라지는 이점이 있다.As described above, the despreader according to the embodiment of the present invention outputs N number of PN despread signals during a predetermined PN chip period, and an integrator, an energy calculator, a controller, and the like of the output terminal of the despreader are used for the PN chip period. It operates at a rate of N multiples of to calculate N detected energies and compare with a threshold value during a predetermined PN chip period. As a result, it is possible to reduce hardware for performing the operation of calculating the detection energy and comparing the threshold with the threshold value, and also, it is possible to perform a plurality of capturing operations on the hypothesis during a predetermined PN chip period, thereby increasing the capturing time. There is this.

Claims (13)

부호분할 다중접속 방식을 사용하는 이동통신시스템의 역확산장치에 있어서,In the despreading device of a mobile communication system using a code division multiple access method, 입력되는 이동국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연하여 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와,A P-N signal delayer for sequentially delaying the input P-N signal in units of P-N chip intervals to output N number of delayed P-N signals; 입력되는 기지국 피-엔 신호에 대하여 상기 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 N 개수의 피-엔 역확산 신호를 출력하는 피-엔 역확산기와,A P-DNA despreader that despreads the N-PN signals which are sequentially delayed in units of the P-N chip intervals and outputs N N-P-N signals, , 피-엔 칩의 N배수의 레이트의 클럭으로 동작하는 카운터와,A counter operating at a clock rate of N multiples of the P-en chip; 상기 카운터의 클럭을 통해 피-엔 칩 구간의 N 배수의 레이트로 상기 N 개수의 피-엔 역확산 신호를 순차적으로 출력하는 다중화기로 이루어짐을 특징으로 하는 역확산 장치.And a multiplexer for sequentially outputting the N number of P-N-despread signals at a rate of N multiples of the P-N chip period through the clock of the counter. 제 1항에 있어서, 상기 피-엔 신호 지연기가,The method of claim 1, wherein the P-en signal delay unit, N 개수의 지연 소자로 구성되며 각 지연소자의 출력단으로부터 상기 N개수의 지연된 이동국 피-엔 신호를 출력함을 특징으로 하는 역확산 장치.And a N number of delay elements, and outputting the N number of delayed mobile station P-N signals from an output terminal of each delay element. 제 2항에 있어서, 상기 피-엔 역확산기로부터 출력되는 상기 N 개수의 피-엔 역확산 신호가,The N-number de-spread signal output from the P-en despreader, 상기 피-엔 칩 구간의 레이트를 가짐을 특징으로 하는 역확산 장치.And a rate of the P-en chip intervals. 부호분할 다중접속 방식을 사용하는 이동통신시스템의 포착장치에 있어서,In the capture device of a mobile communication system using a code division multiple access method, 이동국 피-엔 신호를 발생하는 이동국 피-엔 발생기와,A mobile station P-en generator for generating a mobile station P-en signal; 입력되는 이동국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연하여 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와,A P-N signal delayer for sequentially delaying the input P-N signal in units of P-N chip intervals to output N number of delayed P-N signals; 피-엔 칩의 N배수의 레이트의 클럭으로 동작하는 카운터와,A counter operating at a clock rate of N multiples of the P-en chip; 입력되는 기지국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 생성된 N 개수의 피-엔 역확산 신호를 상기 카운터의 클럭을 통해 상기 피-엔 칩 구간 단위의 N 배수의 레이트로 순차적으로 출력하는 역확산 장치와,The N number of P-N despread signals generated by de-spreading the N number of mobile station P-N signals sequentially delayed in units of P-N chip sections with respect to the inputted base station P-N signal through the clock of the counter A despreading device that sequentially outputs at a rate of N multiples of the unit of the P-en chip; 상기 역확산 장치의 출력을 설정된 적분구간 동안 누적하는 누적기와,An accumulator for accumulating the output of the despreading device for a set integral period; 상기 누적기의 출력에 대한 검출에너지를 계산하는 에너지 계산기와,An energy calculator for calculating the detected energy for the output of the accumulator; 상기 검출에너지가 임계값보다 작으면 상기 피-엔 발생기의 피-엔 칩 구간 단위의 위상 이동을 명령하는 제어기로 이루어짐을 특징으로 하는 포착장치.And a controller for instructing a phase shift of the P-en chip section of the P-en generator when the detected energy is less than a threshold value. 제 4항에 있어서, 상기 역확산장치가,The apparatus of claim 4, wherein the despreader is 입력되는 상기 이동국 피-엔 신호에 대하여 상기 피-엔 칩 구간 단위로 순차적으로 지연하여 상기 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와,A P-N signal delay unit configured to sequentially delay the input P-N signal in units of the P-C chip intervals to output the N number of delayed P-N signals; 입력되는 상기 기지국 피-엔 신호에 대하여 상기 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 상기 N 개수의 피-엔 역확산 신호를 출력하는 피-엔 역확산기와,A P-N inverse that despreads the N number of P-N signals sequentially delayed in units of the P-N chip intervals with respect to the inputted base station P-N signal, and outputs the N number of P-N despread signals. Diffuser, 상기 피-엔 칩 구간의 N 배수의 레이트로 상기 N 개수의 피-엔 역확산 신호를 순차적으로 출력하는 다중화기로 이루어짐을 특징으로 하는 포착장치.And a multiplexer for sequentially outputting the N number of P-en despread signals at a rate of N multiples of the P-en chip interval. 제 5항에 있어서, 상기 피-엔 신호 지연기가,The method of claim 5, wherein the P-en signal delay unit, N 개수의 지연 소자로 구성되며 각 지연소자의 출력단으로부터 상기 N개수의 지연된 이동국 피-엔 신호를 출력함을 특징으로 하는 포착 장치.And an N number of delay elements, and outputting the N number of delayed mobile station P-N signals from an output terminal of each delay element. 제 6항에 있어서, 상기 피-엔 역확산기로부터 출력되는 상기 N 개수의 피-엔 역확산 신호가,7. The method of claim 6, wherein the N number of P-en despread signals output from the P-en despreader is: 상기 피-엔 칩 구간의 레이트를 가짐을 특징으로 하는 포착 장치.And a rate of the P-en chip intervals. 제 7항에 있어서, 상기 누적기, 에너지 계산기 및 제어기가,The method of claim 7, wherein the accumulator, energy calculator and controller, 상기 피-엔 칩 구간의 N 배수의 레이트로 동작하여 소정 피-엔 칩 구간동안에 N 번의 검출에너지 계산 및 임계값과의 비교동작을 수행함을 특징으로 하는 포착장치.And operating at a rate of N multiples of the P-en chip interval to perform N-times calculation of the detected energy and a comparison with a threshold value during a predetermined P-en chip interval. 부호분할 다중접속 방식을 사용하는 이동통신시스템의 포착장치에 있어서,In the capture device of a mobile communication system using a code division multiple access method, 이동국 피-엔 신호를 발생하는 이동국 피-엔 발생기와,A mobile station P-en generator for generating a mobile station P-en signal; 입력되는 이동국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연하여 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와,A P-N signal delayer for sequentially delaying the input P-N signal in units of P-N chip intervals to output N number of delayed P-N signals; 입력되는 기지국 피-엔 신호에 대하여 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 생성된 N 개수의 피-엔 역확산 신호를 상기 피-엔 칩 구간 단위의 N 배수의 레이트로 순차적으로 출력하는 역확산 장치와,The N number of P-en despread signals generated by despreading the N number of mobile station P-en signals sequentially delayed in units of P-en chip intervals with respect to the inputted base station P-en signal, unit of the P-en chip intervals A despreading device that sequentially outputs at a rate of N multiples of 상기 역확산 장치의 출력을 설정된 적분구간 동안 누적하는 누적기와,An accumulator for accumulating the output of the despreading device for a set integral period; 상기 누적기의 출력에 대한 검출에너지를 계산하는 에너지 계산기와,An energy calculator for calculating the detected energy for the output of the accumulator; 상기 검출에너지가 임계값보다 작으면 상기 피-엔 발생기의 피-엔 칩 구간 단위의 위상 이동을 명령하는 제어기로 구성되는 복수개의 직렬포착장치가 병렬로 이루어짐을 특징으로 하는 포착장치.And a plurality of serial capturing devices comprising a controller for instructing a phase shift in units of the P-en chip section of the P-en generator when the detected energy is less than a threshold value. 제 9항에 있어서, 상기 각 직렬포착장치에 구비되는 역확산장치가,10. The apparatus of claim 9, wherein the despreading apparatus provided in each serial capture device, 입력되는 상기 이동국 피-엔 신호에 대하여 상기 피-엔 칩 구간 단위로 순차적으로 지연하여 상기 N개수의 지연된 이동국 피-엔 신호를 출력하는 피-엔 신호 지연기와,A P-N signal delay unit configured to sequentially delay the input P-N signal in units of the P-C chip intervals to output the N number of delayed P-N signals; 입력되는 상기 기지국 피-엔 신호에 대하여 상기 피-엔 칩 구간 단위로 순차적으로 지연된 N 개수의 이동국 피-엔 신호로 역확산하여 상기 N 개수의 피-엔 역확산 신호를 출력하는 피-엔 역확산기와,A P-N inverse that despreads the N number of P-N signals sequentially delayed in units of the P-N chip intervals with respect to the inputted base station P-N signal, and outputs the N number of P-N despread signals. Diffuser, 피-엔 칩의 N배수의 레이트의 클럭으로 동작하는 카운터와,A counter operating at a clock rate of N multiples of the P-en chip; 상기 카운터의 클럭을 통해 피-엔 칩 구간의 N 배수의 레이트로 통해 상기 N 개수의 피-엔 역확산 신호를 순차적으로 출력하는 다중화기로 이루어짐을 특징으로 하는 포착장치.And a multiplexer for sequentially outputting the N number of P-en despread signals at a rate of N multiples of the P-N chip interval through the clock of the counter. 제 10항에 있어서, 상기 피-엔 신호 지연기가,The method of claim 10, wherein the P-en signal delay unit, N 개수의 지연 소자로 구성되며 각 지연소자의 출력단으로부터 상기 N개수의 지연된 이동국 피-엔 신호를 출력함을 특징으로 하는 포착 장치.And an N number of delay elements, and outputting the N number of delayed mobile station P-N signals from an output terminal of each delay element. 제 11항에 있어서, 상기 피-엔 역확산기로부터 출력되는 상기 N 개수의 피-엔 역확산 신호가,12. The apparatus of claim 11, wherein the N number of P-en despread signals output from the P-en despreader is: 상기 피-엔 칩 구간의 레이트를 가짐을 특징으로 하는 포착 장치.And a rate of the P-en chip intervals. 제 12항에 있어서, 상기 누적기, 에너지 계산기 및 제어기가,13. The system of claim 12, wherein the accumulator, energy calculator and controller, 상기 피-엔 칩 구간의 N 배수의 레이트로 동작하여 소정 피-엔 칩 구간동안에 N 번의 검출에너지 계산 및 임계값과의 비교동작을 수행함을 특징으로 하는 포착장치.And operating at a rate of N multiples of the P-en chip interval to perform N-times calculation of the detected energy and a comparison with a threshold value during a predetermined P-en chip interval.
KR1019990014742A 1999-04-24 1999-04-24 Aparatus for pn despreading in the cdma system KR100640337B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990014742A KR100640337B1 (en) 1999-04-24 1999-04-24 Aparatus for pn despreading in the cdma system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990014742A KR100640337B1 (en) 1999-04-24 1999-04-24 Aparatus for pn despreading in the cdma system

Publications (2)

Publication Number Publication Date
KR20000067173A KR20000067173A (en) 2000-11-15
KR100640337B1 true KR100640337B1 (en) 2006-10-31

Family

ID=19582051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990014742A KR100640337B1 (en) 1999-04-24 1999-04-24 Aparatus for pn despreading in the cdma system

Country Status (1)

Country Link
KR (1) KR100640337B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08154083A (en) * 1994-11-28 1996-06-11 Oki Electric Ind Co Ltd Code division multiple connection receiver
JPH1032523A (en) * 1996-07-15 1998-02-03 Nec Corp Receiving timing detection circuit for cdma receiver
KR19980084786A (en) * 1997-05-26 1998-12-05 곽치영 Initial synchronization method and apparatus thereof for code division multiple access receiving system
EP0892528A2 (en) * 1997-07-17 1999-01-20 Nokia Mobile Phones Ltd. Carrier recovery for DSSS signals
KR19990074141A (en) * 1998-03-06 1999-10-05 서평원 How to allocate PN offset and capture PN code in CDMA mobile communication network
KR20000040468A (en) * 1998-12-18 2000-07-05 서평원 Method for searching multipath in mobile communication system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08154083A (en) * 1994-11-28 1996-06-11 Oki Electric Ind Co Ltd Code division multiple connection receiver
JPH1032523A (en) * 1996-07-15 1998-02-03 Nec Corp Receiving timing detection circuit for cdma receiver
KR19980084786A (en) * 1997-05-26 1998-12-05 곽치영 Initial synchronization method and apparatus thereof for code division multiple access receiving system
EP0892528A2 (en) * 1997-07-17 1999-01-20 Nokia Mobile Phones Ltd. Carrier recovery for DSSS signals
KR19990074141A (en) * 1998-03-06 1999-10-05 서평원 How to allocate PN offset and capture PN code in CDMA mobile communication network
KR20000040468A (en) * 1998-12-18 2000-07-05 서평원 Method for searching multipath in mobile communication system

Also Published As

Publication number Publication date
KR20000067173A (en) 2000-11-15

Similar Documents

Publication Publication Date Title
EP1184993B1 (en) A method and circuit for cell search in W-CDMA systems
JP3028800B2 (en) CDMA cellular system and spreading code detection method in CDMA cellular system
KR101512334B1 (en) Method and Apparatus of cell search in an asynchronous mobile communication system
KR100361408B1 (en) Synchronous capture circuit for code division multiple access communication
KR100584337B1 (en) Apparatus and method for cell search and multi-path search in mobile communication
JP2007525101A (en) Method and apparatus for performing frequency robust detection of secondary synchronization channel for wideband code division multiple access
KR100640337B1 (en) Aparatus for pn despreading in the cdma system
KR100250451B1 (en) H/w structure of parallel search method for code acquisition
JP3479059B2 (en) Apparatus and method for changing PN hypothesis in fast searcher
KR100676918B1 (en) Code acquisition device using two-step search processes in ds-cdma uwb modem and method thereof
KR100332064B1 (en) Apparatus and method for pilot/traffic channel signal transmission and for base station specific code acquision using cyclic code
US6850507B1 (en) Apparatus and method for acquiring PN sequence in multicarrier CDMA mobile communication system
KR100291019B1 (en) Apparatus and method for pn acquisition in cdma system
KR100273047B1 (en) Apparatus for parallel pn acquisition in the multi-carrier cdma system
KR20000075292A (en) Apparatus for fast Code Searcher
KR100313924B1 (en) Apparatus and Method for searching Signal in Mobile Communication System
KR100359924B1 (en) Method and apparatus for searching multipaths in IMT-2000
KR100291020B1 (en) Apparatus and method for pn acquisition of mobile station in cdma system
KR100362558B1 (en) Apparatus and method for pn acquisition in the cdma mobile communication system
KR100346827B1 (en) Device for Parallel code acquisition in CDMA system
KR100618331B1 (en) Apparatus and method for initial search in mobile communication system
KR100327417B1 (en) Apparatus and method for power estimation of reverse link pilot channel
KR100369659B1 (en) Correlation apparatus and method for code acquisition in cdma system
KR20010054453A (en) apparatus for despreading gold code sequence, using double delay mask
JP2002158614A (en) Cdma receiver

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150925

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee