KR100639183B1 - Semiconductor chip package for high frequency - Google Patents
Semiconductor chip package for high frequency Download PDFInfo
- Publication number
- KR100639183B1 KR100639183B1 KR1020040093131A KR20040093131A KR100639183B1 KR 100639183 B1 KR100639183 B1 KR 100639183B1 KR 1020040093131 A KR1020040093131 A KR 1020040093131A KR 20040093131 A KR20040093131 A KR 20040093131A KR 100639183 B1 KR100639183 B1 KR 100639183B1
- Authority
- KR
- South Korea
- Prior art keywords
- high frequency
- bonding pad
- substrate
- circuit board
- frequency circuit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
Abstract
본 발명은 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 직접적인 상호결함을 차단시켜 기판 내에서 흐르는 누설전류를 최소화하고 본딩패드의 양호도를 향상시킬 수 있는 고주파용 반도체 패키지에 관해 개시한다. The present invention discloses a high frequency semiconductor package capable of minimizing the leakage current flowing in the substrate and improving the goodness of the bonding pad by blocking direct mutual defects of the electric line of force formed of the high frequency circuit board from the bonding pad.
개시된 본 발명에 따른 고주파용 반도체 패키지는 고주파 회로기판과 본딩패드 사이에 형성되어 고주파로 인해 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 상호결합을 차폐시키기 위한 차폐막이 구비된다.The high frequency semiconductor package according to the present invention is provided between a high frequency circuit board and a bonding pad, and is provided with a shielding film for shielding mutual coupling of electric force lines formed from the bonding pad to the high frequency circuit board due to the high frequency.
따라서, 본 발명은 고주파 회로기판과 본딩패드 사이에 차폐막이 형성됨으로써, 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 직접적인 상호결함을 차단시켜 기판 내에서 흐르는 누설전류를 최소화하고, 이로써 본딩패드의 양호도가 향상된 이점이 있다.Therefore, in the present invention, a shielding film is formed between the high frequency circuit board and the bonding pad, thereby blocking direct mutual defects of the electric line of force formed by the high frequency circuit board from the bonding pad, thereby minimizing the leakage current flowing in the substrate, thereby improving the goodness of the bonding pad. There is an improved advantage.
Description
도 1 및 도 2는 종래기술에 따른 문제점을 설명하기 위한 도면.1 and 2 are views for explaining a problem according to the prior art.
도 3은 본 발명에 따른 고주파용 반도체 패키지에 있어서, 고주파 회로기판의 단면구조도.3 is a cross-sectional structure diagram of a high frequency circuit board in the high frequency semiconductor package according to the present invention.
도 4는 본 발명에 따른 차폐막의 다른 실시예를 보인 단면도.Figure 4 is a cross-sectional view showing another embodiment of a shielding film according to the present invention.
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 직접적인 상호결함을 차단시켜 기판 내에서 흐르는 누설전류를 최소화하고 본딩패드의 양호도를 향상시킬 수 있는 고주파용 반도체 패키지에 관한 것이다. The present invention relates to a semiconductor package, and more specifically, to a high frequency circuit capable of minimizing leakage current flowing in a substrate and improving the goodness of the bonding pad by blocking direct mutual defects of electric force lines formed from the bonding pad to the high frequency circuit board. A semiconductor package.
최근 컴퓨터 및 통신 시스템의 고속화, 광대역화 추세는 고속, 고밀도 반도체 소자의 개발을 전제로 하고 있고, 또한 상기 반도체 소자의 실용화를 위한 실장 기술의 개발을 필수적으로 요구하고 있다. 이러한 고속, 고밀도 반도체 소자로는 MMIC(micro/millimeter-wave IC)와 OEIC(optoelectronid IC) 등이 있다. 이중에서, 상기 MMIC란 MMIC는 단일 반도체 기판위에 마이크로파 회로 동작에 필요한 모든 능 동소자(트랜지스터 등)와 수동소자가 집적된 반도체 칩을 의미하는 것이다.The recent trend toward higher speeds and wider bandwidths in computers and communication systems presupposes the development of high speed, high density semiconductor devices, and also requires the development of mounting technologies for the practical use of the semiconductor devices. Such high-speed, high-density semiconductor devices include micro / millimeter-wave ICs (MMICs) and optoelectronid ICs (OEICs). Among them, the MMIC refers to a semiconductor chip in which all active elements (transistors, etc.) and passive elements required for microwave circuit operation are integrated on a single semiconductor substrate.
종래에는 고주파회로의 제작을 위해 세라믹 기판 등에 개별 부품인 능동소자 및 수동소자를 장착한 고주파 회로기판을 사용하여 고주파용 반도체 패키지를 제작하였다. 또한, 와이어본딩(wire bonding) 방법 또는 플립칩 본딩(flip chip bonding)방법에 따라 고주파 회로기판에서 차지하는 본딩패드의 면적을 결정하고, 패키지 공정 마진을 고려하여 패드 구조를 결정하였다. Conventionally, a high-frequency semiconductor package is manufactured by using a high-frequency circuit board equipped with an active element and a passive element, which are individual components, for a high-frequency circuit. In addition, the area of the bonding pad occupied by the high frequency circuit board was determined by a wire bonding method or a flip chip bonding method, and the pad structure was determined in consideration of the packaging process margin.
도 1 및 도 2는 종래기술에 따른 문제점을 설명하기 위한 것으로서, 도 1은 고주파용 반도체패키지 제작을 위한 고주파 회로기판의 단면도이고, 도 2는 용량성 캐패시턴스 형성을 보인 등가회로도이다.1 and 2 are for explaining the problem according to the prior art, Figure 1 is a cross-sectional view of a high-frequency circuit board for manufacturing a high-frequency semiconductor package, Figure 2 is an equivalent circuit diagram showing the formation of capacitive capacitance.
종래기술에 따른 고주파용 반도체 패키지는, 도 1및 도 2에 도시된 바와 같이, 고주파 회로기판(1)을 이용하여 고주파 환경에서 제작되었다. 이런 경우, 주파수가 높으면, 본딩패드(3)는 전도성이 높은 고주파 회로기판(1)에 대해 전기력선(a)을 이루며, 이러한 전기력선(a)으로 인해 본딩패드(3)와 기판(1) 간의 직접적인 상호결합이 이루어져서 용량성 캐패시턴스 성분으로 나타난다. 따라서, 이러한 용량성 캐패시턴스에 의해 기판 내에서는 누설전류 형태로 저항적 손실이 발생되어 본딩패드의 양호도(quality factor)가 떨어지고, 본딩패드 사이의 고주파 기판의 절연이 매우 어려운 문제점이 있다.The high frequency semiconductor package according to the prior art is manufactured in a high frequency environment using the high
상기 문제점을 해결하고자, 본 발명의 목적은 본딩패드로부터 기판으로 이루어지는 전기력선의 직접적인 상호결함을 차단시킴으로써, 기판 내로의 고주파 누설 전류로 인한 기판 손실을 최소화하여 본딩패드의 양호도를 향상시킬 수 있는 고주파용 반도체 패키지를 제공하려는 것이다.In order to solve the above problems, an object of the present invention is to cut the direct mutual defects of the electric line of the force made of the substrate from the bonding pad, to minimize the substrate loss caused by the high frequency leakage current into the substrate to improve the goodness of the bonding pad To provide a semiconductor package for.
상기 목적을 해결하기 위해, 본 발명에 따른 고주파용 반도체 패키지는 고주파 회로기판과 본딩패드 사이에 형성되어 고주파로 인해 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 상호결합을 차폐시키기 위한 차폐막이 구비된 것을 특징으로 한다.In order to solve the above object, the high frequency semiconductor package according to the present invention is provided between the high frequency circuit board and the bonding pad is provided with a shielding film for shielding the mutual coupling of the electric line of force consisting of the high frequency circuit board from the bonding pad due to the high frequency It features.
상기 기판은 적어도 상기 본딩패드와 대응된 부위가 차폐성질을 가진다.At least a portion of the substrate corresponding to the bonding pad has a shielding property.
이때, 상기 기판은 SOI기판 또는 깊은 N웰이 형성된 기판을 이용하는 것이 바람직하다.In this case, it is preferable to use the SOI substrate or a substrate having a deep N well formed therein.
상기 차폐막은 상기 기판 상의 본딩패드와 대응된 부위 또는 기판 상의 본딩패드 및 그 가장자리와 대응된 부위를 덮도록 패터닝된다.The shielding layer is patterned to cover a portion corresponding to the bonding pad on the substrate or a portion corresponding to the bonding pad and an edge thereof on the substrate.
이때, 상기 차폐막은 적어도 상기 기판보다 전도성이 높은 재질을 이용하며, 재질로는 금속막, 실리사이드화된 실리콘층 및 도핑된 실리콘층 중 어느 하나를 이용하는 것이 바람직하다.In this case, the shielding film uses at least a material having a higher conductivity than the substrate, and the material may be any one of a metal film, a silicided silicon layer, and a doped silicon layer.
또한, 상기 차폐막은 슬릿 타입, 웨지타입 및 플레이트 타입 중 어느 하나의 형상을 이용하는 것이 바람직하다. In addition, it is preferable that the shielding film uses any one of a slit type, a wedge type, and a plate type.
(실시예)(Example)
이하, 첨부된 도면을 참고로 하여 본 발명에 따른 고주파용 반도체 패키지를 을 설명하기로 한다.Hereinafter, a high frequency semiconductor package according to the present invention will be described with reference to the accompanying drawings.
본 발명에서는, 고주파용 반도체 패키지 제작용 고주파 회로기판의 구조를 개선시켜 고주파 회로기판과 본딩패드 사이의 전기력선의 직접적인 상호결함을 차단시키어 기판 내의 누설전류를 최소화하고, 본딩패드의 양호도를 확보할 수 있으며, 또한 고주파 환경에서 본딩패드 사이의 기판 절연 파괴를 막을 수 있다. In the present invention, by improving the structure of the high-frequency circuit board for fabricating high-frequency semiconductor package to block the direct mutual defects of the electric line between the high-frequency circuit board and the bonding pad to minimize the leakage current in the substrate, to ensure the goodness of the bonding pad It is also possible to prevent substrate dielectric breakdown between the bonding pads in a high frequency environment.
도 3은 본 발명에 따른 고주파용 반도체 패키지에 있어서, 고주파 회로기판의 단면구조도이다. 3 is a cross-sectional structure diagram of a high frequency circuit board in the high frequency semiconductor package according to the present invention.
또한, 도 4는 본 발명에 따른 차폐막의 다른 실시예를 보인 단면도이다.4 is a cross-sectional view showing another embodiment of a shielding film according to the present invention.
본 발명에서는, 도 3에 도시된 바와 같이, 고주파 회로기판((11)과 본딩패드(13) 사이에 형성되어 고주파로 인해 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 상호결합을 차폐시키기 위한 차폐막(15)을 포함한다. 도 4에서, 기판과 본딩패드 사이의 구조에 대해서는 편의상 생략하였다.In the present invention, as shown in Figure 3, formed between the high
고주파 회로기판(11)과 본딩패드(13) 사이에는 고주파로 인한 전기력선(a1)이 발생되어 본딩패드(13)와 고주파 회로기판(11) 간의 직접적인 상호결합이 이루어져서 용량성 캐패시턴스가 발생된다. 그러나, 본 발명의 제 1실시예에서는 고주파 회로기판(11)과 본딩패드(13) 사이에, 정확하게, 기판 상의 본딩패드(13)와 대응된 부위에 차폐막(15)이 형성되어, 이러한 전기력선을 차단시키는 역할을 한다. 따라서, 차폐막(15)은 전기력선(a1)에 의한 고주파 회로기판과 본딩패드 간의 상호결합을 차단시켜 용량 캐패시턴스 발생을 방지하여 기판 내에서의 누설전류를 차단시키고, 이로써 본딩패드의 양호도를 개선시킨다. An electric force line a1 is generated between the high
상기 차폐막(15)은, 도 3에 도시된 바와 같이, 기판 상의 본딩패드(13)와 대응된 부위 만을 덮도록 패터닝되어, 기판(11)과 본딩패드(13) 사이의 전기력선(a1)을 차폐시킨다. 또는, 상기 차폐막(15)은, 도 4에 도시된 바와 같이, 기판 상의 본딩패드(13) 및 그 가장자리와 대응된 부위를 덮도록 패터닝되어, 기판(11)과 본딩패드(13) 사이의 전기력선(a1)뿐만 아니라 그 가장자리 부위의 전기력선(a2)까지도 차폐시킨다. As shown in FIG. 3, the
이때, 상기 차폐막(15)의 재질로는 적어도 상기 고주파 회로기판보다도 전도성이 높은 물질을 이용하며, 예를들면, 금속막, 실리사이드화된 실리콘층 및 도핑된 실리콘층 중 어느 하나를 이용한다. At this time, the
또한, 상기 차폐막(15)은 슬릿 타입, 웨지타입 및 플레이트 타입 중 어느 하나의 형태로 제작된다. In addition, the
한편, 상기 기판(11) 자체를 차폐성질을 가진 재질을 이용하여, 기판과 본딩패드 간에 발생될 전기력선 형성을 방지할 수도 있다. 여기서, 상기 기판(11)은 적어도 상기 본딩패드와 대응된 부위가 차폐성질을 가지도록 한다. 상기 기판으로는 SOI(Silicon-On-Insulator)기판을 이용하거나, 깊은 N웰이 형성된 기판을 이용한다. 이때, 상기 깊은 N웰 형성영역은 적어도 기판의 본딩패드와 대응된 부위를 포함하도록 한다.On the other hand, by using a material having a shielding property of the
도 5는 주파수에 대한 기판 저항값을 그래프로 보인 것으로서, 임의의 본딩패드에 대해 차폐층의 면적이 커짐에 따라 기판 내의 누설전류에 대한 저항성분이 포화됨을 알 수 있다.(도면부호 A 참조) 즉, 도 5에서, 차폐면적이 큰 차폐막은 그 렇지 않은 차폐막에 비해 기판 내의 누설전류에 대한 저항성분이 포화되는 결과치를 통해 차폐면적이 큰 차폐막은 본딩패드 가장자리 부위의 전기력선까지도 상호결합을 차단시킴을 알 수 있다. FIG. 5 is a graph of substrate resistance versus frequency, and it can be seen that the resistance component against leakage current in the substrate is saturated as the area of the shielding layer increases with respect to any bonding pad (see reference numeral A). In FIG. 5, it can be seen that the shielding film having a large shielding area blocks the mutual coupling even the electric line of the edge of the bonding pad through the result of saturation of the resistance component against leakage current in the substrate compared to the shielding film having a large shielding area. Can be.
도 6은 주파수에 대한 캐패시턴스값을 그래프로 보인 것으로서, 도 5에 대한 포화된 차폐면적에 대해 용량성 캐패시턴스에 대한 캐패시턴스 성분 또한 일정해짐을 알 수 있다. (도면부호 B 참조) FIG. 6 graphically shows capacitance values for frequency, and it can be seen that the capacitance component for capacitive capacitance is also constant with respect to the saturated shielding area for FIG. 5. (See drawing B)
본 발명에 따르면, 고주파 회로기판과 본딩패드 사이의 전기력선의 직접적인 상호결함을 차단시켜 기판 내에서 흐르는 누설전류를 최소화하고, 본딩패드의 양호도를 확보할 수 있으며, 또한 고주파 환경에서 본딩패드 사이의 기판 절연 파괴로 인한 문제점을 해결할 수 있다.According to the present invention, it is possible to minimize direct current defects between the high-frequency circuit boards and the bonding pads, thereby minimizing the leakage current flowing in the substrate, and to secure the goodness of the bonding pads. The problem caused by the breakdown of the substrate insulation can be solved.
상술한 바와 같이, 본 발명은 고주파 회로기판과 본딩패드 사이에 차폐막이 형성됨으로써, 본딩패드로부터 고주파 회로기판으로 이루어지는 전기력선의 직접적인 상호결합을 차단시켜 기판 내에서 흐르는 누설전류를 최소화할 수 있다. 이로써, 본딩패드의 양호도를 확보할 수 있으며, 고주파 환경에서 본딩패드 사이의 기판 절연 파괴로 인한 문제점을 해결할 수 있다. As described above, according to the present invention, a shielding film is formed between the high frequency circuit board and the bonding pad, thereby minimizing direct mutual coupling of electric force lines formed from the bonding pad to the high frequency circuit board, thereby minimizing leakage current flowing in the substrate. As a result, the goodness of the bonding pads can be ensured, and the problems caused by the substrate insulation breakdown between the bonding pads can be solved in a high frequency environment.
또한, 본 발명은 회로기판으로서 차폐성질을 가진 재질을 이용하여 기판과 본딩패드 간의 전기력선 발생을 방지함으로써, 기판 내에서 흐르는 누설전류를 최소화하며, 이로써 본딩패드의 양호도가 향상된 이점이 있다.In addition, the present invention by using a material having a shielding property as a circuit board to prevent the generation of electric line between the substrate and the bonding pad, thereby minimizing the leakage current flowing in the substrate, thereby improving the goodness of the bonding pad.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040093131A KR100639183B1 (en) | 2004-11-15 | 2004-11-15 | Semiconductor chip package for high frequency |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040093131A KR100639183B1 (en) | 2004-11-15 | 2004-11-15 | Semiconductor chip package for high frequency |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060053439A KR20060053439A (en) | 2006-05-22 |
KR100639183B1 true KR100639183B1 (en) | 2006-10-30 |
Family
ID=37150404
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040093131A KR100639183B1 (en) | 2004-11-15 | 2004-11-15 | Semiconductor chip package for high frequency |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100639183B1 (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259793A (en) * | 1992-03-09 | 1993-10-08 | Toyo Commun Equip Co Ltd | Structure of package for high frequency device |
KR19990067795A (en) * | 1998-01-08 | 1999-08-25 | 하라 세이지 | Semiconductor device and electronic device |
KR19990072298A (en) * | 1998-01-27 | 1999-09-27 | 하라 세이지 | Wiring board, semiconductor device, electronic device, and circuit board for electronic parts |
JP2002299564A (en) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | High frequency semiconductor device |
-
2004
- 2004-11-15 KR KR1020040093131A patent/KR100639183B1/en active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259793A (en) * | 1992-03-09 | 1993-10-08 | Toyo Commun Equip Co Ltd | Structure of package for high frequency device |
KR19990067795A (en) * | 1998-01-08 | 1999-08-25 | 하라 세이지 | Semiconductor device and electronic device |
KR19990072298A (en) * | 1998-01-27 | 1999-09-27 | 하라 세이지 | Wiring board, semiconductor device, electronic device, and circuit board for electronic parts |
JP2002299564A (en) * | 2001-03-30 | 2002-10-11 | Fujitsu Quantum Devices Ltd | High frequency semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR20060053439A (en) | 2006-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6730540B2 (en) | Clock distribution networks and conductive lines in semiconductor integrated circuits | |
KR101870153B1 (en) | Semiconductor Package of using Insulating Frame and Method of fabricating the same | |
CN101292348B (en) | Stackable wafer or die packaging with enhanced thermal and device performance | |
US6011299A (en) | Apparatus to minimize integrated circuit heatsink E.M.I. radiation | |
US20150084167A1 (en) | Ebg structure, semiconductor device, and circuit board | |
JP2001244338A (en) | Semiconductor integrated circuit device, semiconductor integrated circuit mounted substrate device and method for releasing input protection function of semiconductor integrated circuit device | |
DE102012207310B4 (en) | Semiconductor device | |
US20150123251A1 (en) | Semiconductor package | |
US20050258529A1 (en) | High-frequency chip packages | |
US7812265B2 (en) | Semiconductor package, printed circuit board, and electronic device | |
KR100639183B1 (en) | Semiconductor chip package for high frequency | |
US20210028121A1 (en) | Semiconductor structure | |
KR20030096055A (en) | Semiconductor module structure incorporating antenna | |
US10978432B2 (en) | Semiconductor package | |
WO2020170650A1 (en) | Semiconductor module, power semiconductor module, and power electronic equipment using either of same | |
US6759921B1 (en) | Characteristic impedance equalizer and an integrated circuit package employing the same | |
US7245027B2 (en) | Apparatus and method for signal bus line layout in semiconductor device | |
KR100339016B1 (en) | multi-chip package of millimeter wave band using quartz base | |
CN217468391U (en) | Semiconductor device with a plurality of semiconductor chips | |
CN218849479U (en) | Electronic device and electronic apparatus | |
CN100511660C (en) | Semiconductor device and method for designing the same | |
KR102386468B1 (en) | Semiconductor package using photodefinable laminate and method of manufacturing the same | |
La Meres et al. | Broadband impedance matching for inductive interconnect in VLSI packages | |
KR0134649B1 (en) | Package having capacitor and the manufacture method | |
KR101245847B1 (en) | Semiconductor substarte and semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140917 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150923 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160926 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170920 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180918 Year of fee payment: 13 |