KR100637870B1 - Metal substrate for semiconductor device and plating solution and plating method for the same - Google Patents

Metal substrate for semiconductor device and plating solution and plating method for the same Download PDF

Info

Publication number
KR100637870B1
KR100637870B1 KR20040089202A KR20040089202A KR100637870B1 KR 100637870 B1 KR100637870 B1 KR 100637870B1 KR 20040089202 A KR20040089202 A KR 20040089202A KR 20040089202 A KR20040089202 A KR 20040089202A KR 100637870 B1 KR100637870 B1 KR 100637870B1
Authority
KR
South Korea
Prior art keywords
nickel
metal substrate
plating
phosphorus
phosphorous acid
Prior art date
Application number
KR20040089202A
Other languages
Korean (ko)
Other versions
KR20060040022A (en
Inventor
전성원
박상준
우협성
Original Assignee
주식회사 티에스피
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 티에스피 filed Critical 주식회사 티에스피
Priority to KR20040089202A priority Critical patent/KR100637870B1/en
Publication of KR20060040022A publication Critical patent/KR20060040022A/en
Application granted granted Critical
Publication of KR100637870B1 publication Critical patent/KR100637870B1/en

Links

Images

Abstract

본 발명은 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법에 관한 것으로서, 해결하고자 하는 기술적 과제는 니켈-인 도금층을 이용하여 금속 기판의 경도, 내식성 및 내마모성을 향상시키는데 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a metal substrate for a semiconductor device, a plating solution and a plating method therefor, and a technical problem to be solved is to improve the hardness, corrosion resistance, and wear resistance of a metal substrate using a nickel-phosphorus plating layer.

이를 위해 본 발명에 의한 해결 방법의 요지는 금속 기재 및 금속 기재의 표면에 0.2~2.0㎛의 두께를 갖도록 니켈-인 합금으로 형성된 메인 도금층을 포함하여 이루어진 반도체 장치용 금속 기판이 개시된다.To this end, the gist of the solution according to the present invention discloses a metal substrate for a semiconductor device including a metal substrate and a main plating layer formed of nickel-phosphorus alloy to have a thickness of 0.2 to 2.0 μm on the surface of the metal substrate.

또한, 설파민산니켈 또는 황산니켈중 선택된 어느 하나가 니켈의 공급원으로 이용되고, 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2이며, 상기 인의 공석은 정인산과 아인산으로서, 상기 정인산 및 아인산의 비는 1 : 0.15 ~ 0.80이고, 상기 니켈, 정인산 및 아인산의 총 농도는 100 ~ 250g/ℓ이며, 첨가제로서 에틸렌옥사이드가 이용되고, 인과 첨가제의 비는 1 : 0.002 ~ 0.005인 도금액이 개시된다.In addition, any one selected from nickel sulfamate or nickel sulfate is used as a source of nickel, and the concentration weight ratio (wt%) of nickel and phosphorus is 1: 0.5 to 1.2, and the vacancy of phosphorus is phosphoric acid and phosphorous acid. The ratio of is 1: 0.15 ~ 0.80, the total concentration of the nickel, phosphate and phosphorous acid is 100 ~ 250g / l, ethylene oxide is used as an additive, the plating solution is started with a ratio of 1: 0.002 ~ 0.005 .

더불어, 상술한 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃이 되도록 하고, 산도(pH)는 0.5~3이 되도록 하는 도금 방법이 개시된다.In addition, a plating method is disclosed in which a metal substrate is plated using the above-described plating liquid, but the temperature of the plating liquid is 50 to 80 ° C., and the acidity (pH) is 0.5 to 3.

반도체, 금속 기판, 리드프레임, 도금, 니켈-인Semiconductor, Metal Substrate, Leadframe, Plating, Nickel-In

Description

반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법{Metal substrate for semiconductor device and plating solution and plating method for the same}Metal substrate for semiconductor device and plating solution and plating method therefor {Metal substrate for semiconductor device and plating solution and plating method for the same}

도 1a는 일반적인 반도체 장치용 금속 기판의 일례를 도시한 평면도이고, 도 1b는 그 단면도이다.FIG. 1A is a plan view showing an example of a metal substrate for a general semiconductor device, and FIG. 1B is a sectional view thereof.

도 2는 일반적인 반도체 장치용 금속 기판의 도금 상태를 도시한 단면도이다.2 is a cross-sectional view showing a plating state of a metal substrate for a general semiconductor device.

도 3은 본 발명의 한 실시예에 따른 반도체 장치용 금속 기판을 도시한 단면도이다.3 is a cross-sectional view illustrating a metal substrate for a semiconductor device according to an embodiment of the present invention.

도 4는 본 발명의 다른 실시예에 따른 반도체 장치용 금속 기판을 도시한 단면도이다.4 is a cross-sectional view illustrating a metal substrate for a semiconductor device according to another embodiment of the present invention.

도 5a는 표면이 균일한 도금층의 SEM(Scanning Electron Microscope) 영상 및 EDS(Energy Dispersive Spectroscopy) 분석 결과이고, 도 5b는 표면에 굴곡이 있는 불량 도금층의 SEM 영상 및 EDS 분석 결과이다.FIG. 5A illustrates SEM (Scanning Electron Microscope) images and EDS (Energy Dispersive Spectroscopy) analysis results of a uniform plating layer, and FIG. 5B illustrates SEM images and EDS analysis results of a defective plating layer having curved surfaces.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

100,101; 본 발명에 의한 금속 기판100,101; Metal substrate according to the present invention

31; 금속 기재31; Metal substrate

32; 서브 도금층32; Sub-plating layer

33; 메인 도금층33; Main plating layer

본 발명은 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법에 관한 것으로서, 보다 상세하게는 경도, 내식성 및 내마모성을 향상시킬 수 있는 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법에 관한 것이다.The present invention relates to a metal substrate for a semiconductor device and a plating solution and plating method therefor, and more particularly, to a metal substrate for a semiconductor device and a plating solution and plating method therefor that can improve hardness, corrosion resistance and wear resistance.

일반적으로 반도체 장치용 금속 기판(예를 들면, 리드프레임)은 반도체 칩과 함께 반도체 장치를 이루는 핵심 재료로서, 반도체 장치의 내부와 외부를 연결시켜주는 도선의 역할과 반도체 칩을 지지해 주는 지지체의 역할을 수행한다.Generally, a metal substrate for a semiconductor device (for example, a lead frame) is a core material of a semiconductor device together with a semiconductor chip, and serves as a conductor for connecting the inside and the outside of the semiconductor device and the support for supporting the semiconductor chip. Play a role.

상기한 작용을 하는 금속 기판은 통상 기계적인 방법과 화학적인 방법을 이용하여 제조하고 있다. 상기 기계적인 방법은 순차적으로 이송되는 프레스 금형 장치를 이용하여 얇은 금속 기재를 원하는 형상으로 성형하는 것으로서, 이 방법은 주로 금속 기판을 대량 생산하는 경우에 적용하는 제조 방법이며, 반면에 화학적인 방법은 화학 약품을 이용하여 금속 기재의 국소 부위를 부식시킴으로서 원하는 제품을 형성하는 화학적 식각 방법으로, 이 방법은 다품종, 소량 생산 위주로 적용되는 제조 방법이다.Metal substrates having the above functions are usually manufactured using mechanical methods and chemical methods. The mechanical method is to mold a thin metal substrate into a desired shape by using a press mold apparatus which is sequentially transferred. This method is a manufacturing method mainly applied to mass production of a metal substrate, whereas a chemical method A chemical etching method that uses chemicals to corrode topical portions of metal substrates to form the desired product. This method is a manufacturing method that is applied mainly for production of small quantities and small quantities.

상기 두 가지 제조방법 중 어떤 방법으로 제조되든 간에 제조된 금속 기판은 그 금속 기판에 실장 되는 형태 등에 따라 다양한 구조를 가질 수 있는데, 예를 들 면 도 1a 및 도 1b에 일반적인 디스크리트류 금속 기판의 구조가 도시되어 있다.Regardless of the two manufacturing methods described above, the manufactured metal substrate may have various structures depending on the form of the metal substrate, for example, the structure of the discrete metal substrate common to FIGS. 1A and 1B. Is shown.

도시된 바와 같이, 금속 기판(1)은 반도체 제조 공정중 각종 구조물을 지지하는 프레임(2)과, 상기 프레임(2)에 연결된 채 기억소자인 반도체 칩을 장착하는 다이 패드(3)와, 와이어 본딩에 의해 반도체 칩과 연결되는 다수의 리드(4)로 이루어져 있다. As shown, the metal substrate 1 includes a frame 2 for supporting various structures during the semiconductor manufacturing process, a die pad 3 for mounting a semiconductor chip as a memory device connected to the frame 2, and a wire; It consists of a plurality of leads 4 connected to the semiconductor chip by bonding.

또한, 도 2에 도시된 바와 같이 종래 금속 기판(1)의 도금 구조는 일반적으로 금속 기재(21)(프레임, 다이패드, 리드 등등)와, 상기 금속 기재(21)의 표면에 형성된 일정 두께의 니켈 도금층(22)으로 이루어져 있다.In addition, as shown in FIG. 2, the plating structure of the conventional metal substrate 1 generally has a predetermined thickness formed on the surface of the metal substrate 21 (frame, die pad, lead, etc.) and the metal substrate 21. The nickel plating layer 22 is comprised.

한편, 종래 일반적으로 많이 사용되어지고 있는 니켈 도금 방법에서는 니켈 이온의 주공급원인 황산니켈 또는 설파민산 니켈, 양극의 용해를 돕고 전해액의 전도도를 높이기 위한 브롬화 니켈 또는 염화니켈, 용액내의 산도(pH) 완충제로 입자가 고르고 연성이 좋은 전착물의 생성을 돕기 위한 붕산 등으로 구성되어 있으며, 이들을 용해하는데 사용되는 물은 기본적으로 불순물이 없으며, 니켈의 전착 특성을 가질 수 있도록 광택제나 습윤제 같은 첨가제를 미량 포함시켜 도금액을 구성하고 있다.On the other hand, in the nickel plating method that is commonly used in the prior art, nickel sulfate or nickel sulfamate, the main source of nickel ions, nickel bromide or nickel chloride to help dissolution of the positive electrode and increase the conductivity of the electrolyte, and the acidity (pH) in the solution It is composed of boric acid, etc., which helps to produce evenly ductile and soft particles as a buffer, and the water used to dissolve them is basically free from impurities and contains a small amount of additives such as polishes or wetting agents to have nickel electrodeposition characteristics. To form a plating liquid.

그러나 이러한 종래 방법은 외부 환경에 노출된 금속 기판의 경우 장시간 사용시 화학 반응에 의한 도금층의 내식성, 내마모성 감소가 발생되어 반도체 칩의 기능 약화와 신뢰성이 저하되는 문제가 있다.However, the conventional method has a problem in that the metal substrate exposed to the external environment has a corrosion resistance and abrasion resistance decrease of the plating layer due to a chemical reaction when used for a long time, thereby deteriorating the function and reliability of the semiconductor chip.

본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적 은 니켈-인 도금층을 이용하여 경도, 내식성 및 내마모성을 향상시킬 수 있는 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 제공하는데 있다.The present invention is to overcome the above-mentioned conventional problems, an object of the present invention to provide a metal substrate for a semiconductor device that can improve the hardness, corrosion resistance and abrasion resistance using a nickel-phosphorus plating layer, and a plating solution and plating method therefor. It is.

상기한 목적을 달성하기 위해 본 발명은 금속 기재와, 금속 기재의 표면에 0.2~2.0㎛의 두께를 갖도록 니켈-인 합금으로 형성된 메인 도금층을 포함하여 이루어진 반도체 장치용 금속 기판이 개시된다.In order to achieve the above object, the present invention discloses a metal substrate for a semiconductor device comprising a metal substrate and a main plating layer formed of a nickel-phosphorus alloy to have a thickness of 0.2 to 2.0 μm on the surface of the metal substrate.

여기서, 상기 금속 기재는 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나일 수 있다.Here, the metal substrate may be any one selected from copper, copper alloy or nickel-iron alloy.

또한, 상기 금속 기재와 메인 도금층 사이에는 0.5~4.0㎛의 두께를 갖도록 니켈로 형성된 서브 도금층이 더 형성될 수 있다.In addition, a sub plating layer formed of nickel may be further formed between the metal substrate and the main plating layer to have a thickness of 0.5 to 4.0 μm.

또한, 상기 메인 도금층의 인 함량은 3.5~15wt%일 수 있다.In addition, the phosphorus content of the main plating layer may be 3.5 ~ 15wt%.

더불어, 상기한 목적을 달성하기 위해 본 발명은 니켈과 인이 함께 존재하는 반도체 장치용 금속 기판을 위한 도금액이 개시된다.Furthermore, in order to achieve the above object, the present invention discloses a plating solution for a metal substrate for a semiconductor device in which nickel and phosphorus are present together.

여기서, 상기 니켈은 공급원이 설파민산니켈 또는 황산니켈중 선택된 어느 하나이고, 상기 인은 정인산과 아인산의 공석(共析)일 수 있다.Here, the nickel is a source selected from any one of nickel sulfamate or nickel sulfate, and the phosphorus may be vacancies of phosphorous acid and phosphorous acid.

또한, 상기 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2이고, 상기 정인산 및 아인산의 비는 1 : 0.15 ~ 0.80이며, 상기 니켈, 정인산 및 아인산의 총 농도는 150 ~ 220g/ℓ일 수 있다.In addition, the concentration weight ratio (wt%) of the nickel and phosphorus is 1: 0.5 to 1.2, the ratio of the phosphorous acid and phosphorous acid is 1: 0.15 to 0.80, the total concentration of the nickel, phosphorous acid and phosphorous acid is 150 ~ 220g / ℓ Can be.

또한, 상기 도금액에는 에틸렌옥사이드가 첨가되고, 상기 인과 에틸렌옥사이드의 비는 1 : 0.002 ~ 0.005일 수 있다.In addition, ethylene oxide is added to the plating solution, and the ratio of phosphorus and ethylene oxide may be 1: 0.002 to 0.005.

더욱이, 상기한 목적을 달성하기 위해 본 발명은 상술한 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃가 되도록 하고, 산도(pH)는 0.5~3이 되도록 하는 반도체 장치용 금속 기판을 위한 도금 방법이 개시된다.Furthermore, in order to achieve the above object, the present invention is to plate the metal substrate using the above-described plating solution, the temperature of the plating solution is 50 ~ 80 ℃, the acidity (pH) for the semiconductor device for A plating method for a metal substrate is disclosed.

여기서, 상기 금속 기재는 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나일 수 있다.Here, the metal substrate may be any one selected from copper, copper alloy or nickel-iron alloy.

또한, 상기 금속 기재에는 니켈이 미리 도금될 수 있다.In addition, nickel may be plated in advance on the metal substrate.

상기와 같이 하여 본 발명은 금속 기재 위에 정인산 및 아인산 농도 변화 및 에틸렌옥사이드의 사용에 따라 원하는 인 함량을 유지시켜 내마모성이 우수하고, 제품 품질이 우수한 새로운 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 제공하게 된다.As described above, the present invention maintains the desired phosphorus content according to the change of the concentration of phosphorous and phosphorous acid on the metal substrate and the use of ethylene oxide, thereby providing excellent wear resistance and excellent product quality. Will be provided.

또한, 본 발명에 의한 니켈-인 도금층은 니켈 도금층에서 부족한 경도 및 내마모성 부족을 보완하며, 공석된 인에 의하여 금속 기재의 도금층의 결함인 기공 (Porosity)이 많은 표면을 비정질 (Amorphous) 구조로 변화시켜 내식성이 향상된다. 따라서 이러한 특성으로 인하여 도금층의 두께를 줄일 수 있으며, 도금층의 두께의 하향 관리로 인한 제조 원가를 절감할 수 있다.In addition, the nickel-phosphorus plating layer according to the present invention compensates for the lack of hardness and abrasion resistance lacking in the nickel plating layer, and changes the surface having a large porosity, which is a defect of the plating layer of the metal substrate, into an amorphous structure by the vacant phosphorus. Corrosion resistance is improved. Therefore, due to these characteristics, the thickness of the plating layer can be reduced, and manufacturing cost can be reduced due to the downward management of the thickness of the plating layer.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명하면 다음과 같다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings such that those skilled in the art may easily implement the present invention.

도 3은 본 발명의 한 실시예에 따른 반도체 장치용 금속 기판(100)을 도시한 단면도이다.3 is a cross-sectional view illustrating a metal substrate 100 for a semiconductor device according to an embodiment of the present invention.

도시된 바와 같이 본 발명에 의한 반도체 장치용 금속 기판(100)은 대략 판상의 금속 기재(31)와, 상기 금속 기재(31)의 표면에 니켈-인 합금으로 형성된 메인 도금층(33)을 포함한다.As shown, the metal substrate 100 for semiconductor devices according to the present invention includes a substantially plate-shaped metal substrate 31 and a main plating layer 33 formed of nickel-phosphorus alloy on the surface of the metal substrate 31. .

먼저 상기 금속 기재(31)는 구리, 구리 합금, 니켈-철 합금 또는 그 등가물중 선택된 어느 하나가 가능하지만, 여기서 그 재질을 한정하는 것은 아니다.First, the metal substrate 31 may be any one selected from copper, a copper alloy, a nickel-iron alloy, or an equivalent thereof, but the material is not limited thereto.

또한, 상기 메인 도금층(33)은 상기 금속 기재(31)의 일측 표면에만 형성되거나 또는 양측 표면에 모두 형성될 수 있으며, 두께는 0.2~2.0㎛로서 주로 니켈-인 합금에 의해 형성된다.In addition, the main plating layer 33 may be formed only on one surface of the metal substrate 31 or on both surfaces, and the thickness is 0.2 to 2.0 μm and is mainly formed of a nickel-phosphorus alloy.

여기서, 상기 니켈-인 합금으로 형성된 메인 도금층(33)은 인 함량이 3.5~15wt%가 되도록 조절함이 바람직하다. 이와 같은 수치로 인 함량을 한정하는 이유는 상기 함량에서 니켈과 인의 공석에 의해서 니켈의 조대한 결정상이 아주 미세하여지거나 결정이 없어지는 비정질상으로 변하기 때문이다. 즉, 비정질상의 구조는 이미 주지된 바와 같이 내식성, 내마모성이 우수한 작용을 하기 때문에, 상기와 같은 인 함량을 가질 경우 금속 기판의 내식성 및 내마모성이 가장 커진다. 예를 들어, 인 함량이 3.5wt% 이하의 메인 도금층(33)을 형성할 경우 니켈 도금층의 입자를 미세화시키지 못하여 내식성, 내마모성이 저하된다. 또한 인 함량이 15wt% 이상의 메인 도금층(33)을 형성할 경우 인의 표면 공석시 내부 응력에 의하여 표면 크랙이 형성된다.Here, the main plating layer 33 formed of the nickel-phosphorus alloy is preferably adjusted to have a phosphorus content of 3.5 ~ 15wt%. The reason for limiting the phosphorus content to such a value is that the coarse crystal phase of the nickel is changed to an amorphous phase in which the coarse crystal phase becomes very fine or disappears due to the vacancy between nickel and phosphorus at the above content. That is, the amorphous phase structure has excellent corrosion resistance and abrasion resistance as already known, and therefore, when the phosphorous content is as described above, the corrosion resistance and wear resistance of the metal substrate are greatest. For example, when the main plating layer 33 having a phosphorus content of 3.5 wt% or less cannot be made finer in the nickel plating layer, corrosion resistance and wear resistance are lowered. In addition, when the main plating layer 33 having a phosphorus content of 15 wt% or more is formed, surface cracks are formed due to internal stress during surface vacancy of phosphorus.

도 4는 본 발명의 다른 실시예에 따른 반도체 장치용 금속 기판(101)을 도시 한 단면도이다.4 is a cross-sectional view illustrating a metal substrate 101 for a semiconductor device according to another embodiment of the present invention.

도시된 바와 같이 본 발명은 금속 기재(31)와 메인 도금층(33) 사이에 0.5~4.0㎛의 두께를 갖도록 니켈로 서브 도금층(32)이 더 형성될 수 있다. 그러나, 본 발명에서 상기 서브 도금층(32)의 재질을 한정하는 것은 아니다. 즉, 상기 서브 도금층(32)으로서 니켈 외에 구리 또는 그 등가물 등이 이용될 수 있기 때문이다.As shown in the present invention, the sub plating layer 32 may be further formed of nickel to have a thickness of 0.5 μm to 4.0 μm between the metal substrate 31 and the main plating layer 33. However, the material of the sub plating layer 32 is not limited in the present invention. That is, in addition to nickel, copper or equivalents thereof may be used as the sub plating layer 32.

계속해서, 본 발명에 의한 반도체 장치용 금속 기판을 위한 도금액의 조성을 설명하면 다음과 같다.Next, the composition of the plating liquid for the metal substrate for semiconductor devices by this invention is demonstrated.

본 발명에 의한 도금액은 크게 니켈과 인으로 이루어져 있다.The plating liquid according to the present invention largely consists of nickel and phosphorus.

상기 니켈은 공급원으로서 설파민산니켈, 황산니켈 또는 그 등가물중 선택된 어느 하나일 수 있으나 여기서 그 재질을 한정하는 것은 아니다.The nickel may be any one selected from nickel sulfamate, nickel sulfate, or equivalents thereof as a source, but the material is not limited thereto.

또한, 상기 인은 정인산과 아인산의 공석(共析, eutectoid)일 수 있다.In addition, the phosphorus may be vacancy (eu, eutectoid) of phosphate and phosphorous acid.

더불어, 상기 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2일 수 있으며, 상기 정인산과 아인산의 비는 1 : 0.15 ~ 0.80일 수 있다. 또한, 상기 니켈, 정인산 및 아인산의 총 농도는 150 ~ 220g/ℓ일 수 있다. 또한, 에틸렌옥사이드가 첨가제로 사용될 수 있으며, 상기 인과 에틸렌옥사이드의 비는 1 : 0.002 ~ 0.006일 수 있다.In addition, the concentration weight ratio (wt%) of the nickel and phosphorus may be 1: 0.5 to 1.2, and the ratio of the phosphorous acid and the phosphorous acid may be 1: 0.15 to 0.80. In addition, the total concentration of the nickel, phosphate and phosphorous acid may be 150 ~ 220g / ℓ. In addition, ethylene oxide may be used as an additive, and the ratio of phosphorus and ethylene oxide may be 1: 0.002 to 0.006.

여기서, 상기 니켈과 인의 무게비 (wt%)가 1 : 0.5이하에서는 이온의 농도가 낮아서 도금층에 인의 함량을 3.5% 이상 얻기 힘들며, 1 : 1.2이상에서는 인의 농도 과다에 의하여 전압이 증가되어 도금층의 밀착성이 떨어지기 쉽다.Here, when the weight ratio (wt%) of nickel and phosphorus is less than 1: 0.5, the concentration of ions is low, so that it is difficult to obtain the phosphorus content in the plating layer more than 3.5%, and in 1: 1.2 or more, the voltage is increased due to the excessive concentration of phosphorus so that the adhesion of the plating layer is increased. It is easy to fall.

또한, 상기 정인산과 아인산의 비가 1 : 0.15 이하에서는 인의 농도를 3.5% 이상 얻기 힘들며, 1 : 0.80 이상에서는 도금층의 균일성 확보가 어려워진다.In addition, when the ratio of the phosphorous acid and the phosphorous acid is 1: 0.15 or less, it is difficult to obtain the phosphorus concentration of 3.5% or more, and when the ratio of 1: 0.80 or more is difficult to secure the uniformity of the plating layer.

더불어, 상기 니켈, 정인산 및 아인산의 총농도가 150g/ℓ이하에서는 도금액에 이온이 적어 탄도금이 발생하고, 따라서 밀착성이 감소한다. 또한, 상기 니켈, 정인산 및 아인산의 총농도가 220g/ℓ 이상에서는 이온들의 충돌과 착이온 발생에 의하여 도금입자가 커져, 내마모성이 불량해진다.In addition, when the total concentration of nickel, phosphate, and phosphorous acid is 150 g / l or less, less ions are generated in the plating solution, so that a ballistic plating is generated, and thus adhesion is reduced. In addition, when the total concentration of nickel, phosphate and phosphorous acid is 220 g / l or more, the plating particles become large due to collision of ions and generation of complex ions, resulting in poor wear resistance.

한편, 인 및 에틸렌옥사이드의 농도비가 1 : 0.002 이하에서는 도금층의 입자를 미세화시키지 못하여 내마모성이 감소되며, 1 : 0.006 이상에서는 도금층의 밀착성이 감소된다.On the other hand, when the concentration ratio of phosphorus and ethylene oxide is less than 1: 0.002, the particles of the plating layer are not made fine and wear resistance is reduced, and when the ratio is greater than 1: 0.006, the adhesion of the plating layer is reduced.

계속해서, 본 발명에 의한 도금 방법을 설명하기로 한다. Next, the plating method according to the present invention will be described.

본 발명은 상술한 바와 같은 조성비를 갖는 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃이 되도록 하고, 산도(pH)는 0.5~3이 되도록 한다.The present invention is to plate the metal substrate using a plating solution having a composition ratio as described above, the temperature of the plating solution is 50 ~ 80 ℃, acidity (pH) is to be 0.5 to 3.

여기서, 도금액의 온도를 대략 50℃ 이하로 하게 되면, 도금층에서 상술한 바와 같은 인 함량(3.5~15wt%)의 확보가 어렵고, 온도를 대략 80℃ 이상으로 하게 되면, 도금층의 균일 전착이 어렵다. 또한, 산도 1 이하에서는 수소 발생에 의하여 도금층의 밀착성이 불량하고, 산도 3 이상에서는 인의 함량(3.5~15wt%) 확보가 어렵다.Here, when the temperature of the plating liquid is about 50 ° C. or less, it is difficult to secure the phosphorus content (3.5 to 15 wt%) as described above in the plating layer, and when the temperature is about 80 ° C. or more, uniform electrodeposition of the plating layer is difficult. In addition, at pH 1 or less, adhesion of the plating layer is poor due to hydrogen generation, and at pH 3 or higher, it is difficult to secure a phosphorus content (3.5 to 15 wt%).

더불어, 본 발명은 상기 금속 기재로서 상술한 바와 같이 구리, 구리 합금, 니켈-철 합금 또는 그 등가물중 선택된 어느 하나일 수 있으나, 이러한 재질로 본 발명을 한정하는 것은 아니다.In addition, the present invention may be any one selected from copper, a copper alloy, a nickel-iron alloy, or an equivalent thereof as described above as the metal substrate, but the present invention is not limited thereto.

또한, 상기 금속 기재에는 니켈 또는 그 등가물이 미리 도금될 수 있으나, 이것도 본 발명에서 한정하는 것은 아니다.In addition, nickel or an equivalent thereof may be preplated on the metal substrate, but this is not limited in the present invention.

실시예Example  And 비교예Comparative example

이하, 본 발명에 따른 실시예 및 비교예를 표 1 내지 표 4, 도 5a 및 도5b를 참조하여 설명하기로 한다.Hereinafter, examples and comparative examples according to the present invention will be described with reference to Tables 1 to 4, FIGS. 5A and 5B.

(1) 시료 제작(1) sample preparation

먼저 구리, 구리 합금, 니켈-철 합금 등의 금속 기재에는 니켈 도금액으로 서브 도금층을 0.5~4㎛ 두께로 형성하고, 그 위에 상술한 바와 같은 조성을 갖는 니켈-인 도금액으로 메인 도금층을 0.2~2.0㎛의 두께로 형성하였다. 또한, 내마모성은 열처리 온도 변화에 따른 값을 나타낸 것이다. 더불어, 이하의 설명에서 도금층이라 함은 상술한 메인 도금층을 의미한다.First, a metal plating such as copper, a copper alloy, or a nickel-iron alloy is formed with a nickel plating solution to form a sub plating layer with a thickness of 0.5 to 4 µm, and the main plating layer is 0.2 to 2.0 µm with a nickel-phosphorus plating solution having a composition as described above. It formed in the thickness of. In addition, the wear resistance is a value according to the change in the heat treatment temperature. In addition, in the following description, the plating layer means the main plating layer described above.

(2) 인의 함량에 따른 도금층의 내마모성 비교(2) Comparison of wear resistance of plating layer according to phosphorus content

Figure 112004051041885-pat00001
Figure 112004051041885-pat00001

(3) 인의 함량에 따른 도금층의 경도 비교(3) Comparison of hardness of plating layer according to phosphorus content

Figure 112004051041885-pat00002
Figure 112004051041885-pat00002

위의 표 1 및 표 2에 도시된 바와 같이 본 발명에 따른 금속 기판은 인의 함량이 3.5wt% 이상에서 열처리 온도에 무관하게 내마모성과 경도가 우수하게 나타남을 알 수 있다. As shown in Table 1 and Table 2 above, it can be seen that the metal substrate according to the present invention has excellent wear resistance and hardness regardless of the heat treatment temperature at a phosphorus content of 3.5 wt% or more.

(4) 도금액 조성에 따른 도금층 특성(4) Plating Layer Characteristics According to Plating Solution Composition

여기서, 도금층의 밀착성은 대략 180도 구부린(OT 벤딩)후 펴서 바르게 한 후, 다시 테이프로 접착 후 떼어냈을 때 테이프에 도금층이 묻어나지 않으면 양호, 묻어나면 불량으로 처리하였다. 더불어, 내마모성은 200℃ 열처리시 20 이상일 때 양호, 그 이하이면 불량으로 하였다. 더욱이, 도금 표면은 SEM 영상 분석을 통해 도 5a에 나타낸 바와 같이 표면이 균일하면 양호, 도 5b에 나타낸 바와 같이 굴곡이 보이면 불량으로 처리하였다.Here, the adhesiveness of the plating layer was bent after roughly 180 degrees (OT bending), straightened, and then peeled off after adhesion with a tape. If the plating layer did not adhere to the tape, it was treated as good. In addition, wear resistance was good when it was 20 or more at the time of 200 degreeC heat processing, and it was set as bad when it was less. In addition, the plating surface was treated as bad if the surface was uniform as shown in FIG. 5A through SEM image analysis, and if the curvature was seen as shown in FIG. 5B.

Figure 112004051041885-pat00003
Figure 112004051041885-pat00003

발명예 1내지 3에서와 같이 니켈 및 인의 농도비 1:0.7~1.1, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.As in Examples 1 to 3, the concentration ratio of nickel and phosphorus is 1: 0.7 to 1.1, the concentration ratio of phosphorous and phosphorous acid is 1: 0.5, the concentration ratio of nickel + phosphoric acid and phosphorous acid 180 (g / L), phosphorus and ethylene oxide is 1: 0.004. Plating surface, adhesion and wear resistance were all good.

그러나, 비교예 4 및 5에서와 같이 니켈 및 인의 농도비 1:0.4 또는1.3, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사 이드의 농도비 1:0.004일 경우 밀착성은 양호하나 도금표면 및 내마모성이 불량하게 나타났다.However, as in Comparative Examples 4 and 5, the concentration ratio of nickel and phosphorus is 1: 0.4 or 1.3, the concentration ratio of phosphorous acid and phosphorous acid is 1: 0.5, the concentration ratio of nickel + phosphoric acid + phosphorous acid 180 (g / L), phosphorus and ethylene oxide 1: At 0.004, adhesion was good but plating surface and abrasion resistance were poor.

이어서, 발명예 6 내지 8에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.3~0.7, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.Next, as in Examples 6 to 8, the concentration ratio of nickel and phosphorus is 1: 0.8, the concentration ratio of phosphorous and phosphorous acid is 1: 0.3 to 0.7, the concentration ratio of nickel + phosphorous acid and phosphorous acid 180 (g / L), phosphorus and ethylene oxide is 1: 0.004. In one case, the plating surface, adhesion and wear resistance were all good.

그러나, 비교예 9 및 10에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.1 또는 0.9, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 밀착성은 양호하나 도금표면 및 내마모성이 불량하게 나타났다.However, as in Comparative Examples 9 and 10, the concentration ratio of nickel and phosphorus is 1: 0.8, the concentration ratio of phosphorous and phosphorous acid is 1: 0.1 or 0.9, the concentration ratio of nickel + phosphorous acid and phosphorous acid 180 (g / L), phosphorus and ethylene oxide is 1: 0.004. In this case, adhesion was good but plating surface and wear resistance were poor.

이어서, 발명예 11 내지 13에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 170~210(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.Subsequently, as in Examples 11 to 13, the concentration ratio of nickel and phosphorus is 1: 0.8, the concentration ratio of phosphorous and phosphorous acid is 1: 0.5, the concentration ratio of nickel + phosphoric acid and phosphorous acid 170 to 210 (g / L), phosphorus and ethylene oxide is 1: 0.004. In one case, the plating surface, adhesion and wear resistance were all good.

그러나, 비교예 14 및 15에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 140 또는 230(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.004일 경우 밀착성은 양호하나 도금표면 및 내마모성이 불량하게 나타났다.However, as in Comparative Examples 14 and 15, the concentration ratio of nickel and phosphorus is 1: 0.8, the concentration ratio of phosphorous acid and phosphorous acid is 1: 0.5, the concentration ratio of nickel + phosphorous acid and phosphorous acid 140 or 230 (g / L), phosphorus and ethylene oxide 1: 0.004. In this case, adhesion was good but plating surface and wear resistance were poor.

이어서, 발명예 16 내지 18에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.003~0.005일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.Subsequently, as in Examples 16 to 18, the concentration ratio of nickel and phosphorus is 1: 0.8, the concentration ratio of phosphorous and phosphorous acid is 1: 0.5, the concentration ratio of nickel + phosphorous acid and phosphorous acid 180 (g / L), phosphorus and ethylene oxide is 1: 0.003 to 0.005. In one case, the plating surface, adhesion and wear resistance were all good.

그러나, 비교예 19 및 20에서와 같이 니켈 및 인의 농도비 1:0.8, 정인산 및 아인산의 농도비 1:0.5, 니켈+정인산+아인산 180(g/L), 인 및 에틸렌옥사이드의 농도비 1:0.001 또는 0.007일 경우 밀착성은 양호하나 도금표면 및 내마모성이 모두 불량함을 알 수 있다.However, as in Comparative Examples 19 and 20, the concentration ratio of nickel and phosphorus is 1: 0.8, the concentration ratio of phosphorous acid and phosphorous acid is 1: 0.5, the concentration ratio of nickel + phosphorous acid + phosphorous acid 180 (g / L), phosphorus and ethylene oxide is 1: 0.001 or 0.007. In this case, the adhesion is good, but the plating surface and the wear resistance are both poor.

결론적으로 본 발명에 의한 도금액은 니켈과 인의 농도 무게비(wt%) 1 : 0.7 ~ 1.1, 정인산 및 아인산 1 : 0.3 ~ 0.7, 니켈+정인산+아인산 170 ~ 210g/ℓ, 인과 에틸렌옥사이드 1 : 0.003 ~ 0.005일 때 도금표면, 밀착성 및 내마모성이 가장 양호하게 나타남을 확인할 수 있다.In conclusion, the plating solution according to the present invention has a concentration ratio of nickel to phosphorus (wt%) 1: 0.7 to 1.1, phosphorous and phosphorous acid 1: 0.3 to 0.7, nickel + phosphorous acid + phosphorous acid 170 to 210 g / L, phosphorus and ethylene oxide 1: 0.003 to When it is 0.005, it can be seen that the plating surface, adhesiveness and abrasion resistance are the best.

(5) 도금 조건에 따른 도금층 특성(5) Plating layer characteristics according to plating conditions

Figure 112004051041885-pat00004
Figure 112004051041885-pat00004

발명예 1내지 3에서와 같이 도금액의 온도 50~80℃, 산도(pH) 2, 전류 밀도 10A/dm3일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.As in Examples 1 to 3, the plating surface, adhesiveness and wear resistance were all good when the plating solution had a temperature of 50 to 80 ° C., an acidity (pH) 2, and a current density of 10 A / dm 3 .

그러나, 비교예 4 및 5에서와 같이 도금액의 온도 40 또는 90℃, 산도(pH) 2, 전류 밀도 10A/dm3일 경우 도금 표면, 밀착성 및 내마모성이 거의 모두 불량하게 나타났다.However, as in Comparative Examples 4 and 5, the plating surface, adhesion and abrasion resistance were almost poor at the temperature of the plating liquid of 40 or 90 ° C., the acidity (pH) 2 and the current density of 10 A / dm 3 .

이어서, 발명예 6 내지 8에서와 같이 도금액의 온도 65℃, 산도(pH) 1~3, 전류 밀도 10A/dm3일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.Subsequently, when the temperature of the plating liquid, the acidity (pH) of 1 to 3, and the current density of 10 A / dm 3 were used as in Inventive Examples 6 to 8, the plating surface, adhesiveness, and wear resistance were all excellent.

그러나, 비교예 9 및 10에서와 같이 도금액의 온도 65℃, 산도(pH) 0.5 또는 4, 전류 밀도 10A/dm3일 경우 밀착성은 양호하나 도금 표면 및 내마모성은 불량하게 나타났다.However, as in Comparative Examples 9 and 10, when the temperature of the plating liquid was 65 ° C., the acidity (pH) 0.5 or 4, and the current density was 10 A / dm 3 , the adhesion was good but the plating surface and the wear resistance were poor.

이어서, 발명예 11 내지 13에서와 같이 도금액의 온도 65℃, 산도(pH) 2, 전류 밀도 4~15A/dm3일 경우 도금 표면, 밀착성 및 내마모성 모두 양호하게 나타났다.Subsequently, in the case of the temperature of the plating liquid, the acidity (pH) 2, and the current density of 4 to 15 A / dm 3 as in Inventive Examples 11 to 13, the plating surface, adhesiveness and wear resistance were all good.

그러나, 비교예 14 및 15에서와 같이 도금액의 온도 65℃, 산도(pH) 2, 전류 밀도 2 또는 18A/dm3일 경우 밀착성은 양호하나 도금 표면 및 내마모성은 불량하게 나타났다.However, as in Comparative Examples 14 and 15, when the temperature of the plating liquid was 65 ° C., the acidity (pH) 2, the current density 2, or 18 A / dm 3 , the adhesion was good but the plating surface and the wear resistance were poor.

결론적으로 본 발명에 의한 도금 방법은 도금액의 온도 50~80℃, 산도(pH)는 1~3, 전류 밀도 4~15dm3일 경우 도금표면, 밀착성 및 내마모성이 가장 양호하게 나타남을 확인할 수 있다.In conclusion, the plating method according to the present invention can be seen that the plating surface, adhesion and wear resistance is best when the temperature of the plating solution 50 ~ 80 ℃, pH (pH) 1 ~ 3, current density 4 ~ 15dm 3 .

상술한 바와 같이, 본 발명은 금속 기재 위에 정인산 및 아인산 농도 변화 및 첨가제인 에틸렌옥사이드 사용에 따라 원하는 인 함량을 유지시켜 내마모성이 우수하고, 제품 품질이 우수한 새로운 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 제공하게 된다.As described above, the present invention maintains the desired phosphorus content according to the change in the concentration of phosphorous and phosphorous acid on the metal substrate and the use of additives ethylene oxide, excellent wear resistance, excellent new product quality metal substrate for semiconductor devices and plating solutions therefor and It provides a plating method.

또한, 본 발명에 의한 니켈-인 도금층은 니켈 도금층에서 부족한 경도 및 내마모성 부족을 보완하며, 공석된 인에 의하여 금속 기재의 도금층의 결함인 기공 (Porosity)이 많은 표면을 비정질 (Amorphous) 구조로 변화시켜 내식성이 향상된 다. 따라서 이러한 특성으로 인하여 도금층의 두께를 줄일 수 있으며, 도금층의 두께의 하향 관리로 인한 제조 원가를 절감할 수 있다.In addition, the nickel-phosphorus plating layer according to the present invention compensates for the lack of hardness and abrasion resistance lacking in the nickel plating layer, and changes the surface having a large porosity, which is a defect of the plating layer of the metal substrate, into an amorphous structure by the vacant phosphorus. Corrosion resistance is improved. Therefore, due to these characteristics, the thickness of the plating layer can be reduced, and manufacturing cost can be reduced due to the downward management of the thickness of the plating layer.

이상에서 설명한 것은 본 발명에 따른 반도체 장치용 금속 기판 및 이를 위한 도금액과 도금 방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.What has been described above is only one embodiment for carrying out a metal substrate for a semiconductor device and a plating solution and plating method for the same according to the present invention, the present invention is not limited to the above-described embodiment, in the claims As claimed, any person having ordinary skill in the art without departing from the gist of the present invention will have the technical spirit of the present invention to the extent that various modifications can be made.

Claims (11)

삭제delete 삭제delete 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나로 형성된 금속 기재와,A metal substrate formed of any one selected from copper, a copper alloy or a nickel-iron alloy, 상기 금속 기재의 표면에 0.2~2.0㎛의 두께를 갖도록 니켈-인 합금으로 형성된 메인 도금층을 포함하고,It includes a main plating layer formed of a nickel-phosphorous alloy to have a thickness of 0.2 ~ 2.0㎛ on the surface of the metal substrate, 상기 금속 기재와 메인 도금층 사이에는 0.5~4.0㎛의 두께를 갖도록 니켈로 형성된 서브 도금층이 형성된 것을 특징으로 하는 반도체 장치용 금속 기판.The metal substrate for a semiconductor device, characterized in that the sub-plating layer formed of nickel is formed between the metal substrate and the main plating layer to have a thickness of 0.5 ~ 4.0㎛. 제 3 항에 있어서, 상기 메인 도금층의 인 함량은 3.5~15wt%인 것을 특징으로 하는 반도체 장치용 금속 기판.4. The metal substrate for semiconductor devices according to claim 3, wherein the phosphorus content of the main plating layer is 3.5 to 15 wt%. 삭제delete 삭제delete 니켈과 인이 함께 존재하는 반도체 장치용 금속 기판을 위한 도금액에 있어서,In the plating liquid for a metal substrate for semiconductor devices in which nickel and phosphorus are present together, 상기 니켈은 공급원이 설파민산니켈 또는 황산니켈중 선택된 어느 하나이고, 상기 인은 정인산과 아인산의 공석(共析)이며,The nickel is a source selected from either sulfamic acid nickel or nickel sulfate, the phosphorus is vacancies of phosphate and phosphorous acid, 상기 니켈과 인의 농도 무게비(wt%)는 1 : 0.5 ~ 1.2이고,The concentration weight ratio (wt%) of nickel and phosphorus is 1: 0.5 to 1.2, 상기 정인산 및 아인산의 비는 1 : 0.15 ~ 0.80이며,The ratio of the phosphate and phosphorous acid is 1: 0.15 ~ 0.80, 상기 니켈, 정인산 및 아인산의 총 농도는 150 ~ 220g/ℓ인 것을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금액.The total concentration of the nickel, phosphate and phosphorous acid is 150 ~ 220g / ℓ plating solution for a metal substrate for a semiconductor device. 제 7 항에 있어서, 상기 도금액에는 에틸렌옥사이드가 첨가되고, 상기 인과 에틸렌옥사이드의 비는 1 : 0.002 ~ 0.006인 것을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금액.8. The plating solution according to claim 7, wherein ethylene oxide is added to the plating solution, and the ratio of phosphorus and ethylene oxide is 1: 0.002 to 0.006. 제 8 항의 도금액을 이용하여 금속 기재를 도금하되, 도금액의 온도는 50~80℃가 되도록 하고, 산도(pH)는 1~3이 되도록 함을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금 방법.A plating method for a metal substrate for a semiconductor device, characterized in that the plating of the metal substrate using the plating solution of claim 8, wherein the temperature of the plating solution is 50 ~ 80 ℃, acidity (pH) is 1 ~ 3. 제 9 항에 있어서, 상기 금속 기재는 구리, 구리 합금 또는 니켈-철 합금중 선택된 어느 하나인 것을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금 방 법.10. The plating method according to claim 9, wherein the metal substrate is any one selected from copper, copper alloy or nickel-iron alloy. 제 9 항 또는 제 10 항에 있어서, 상기 금속 기재에는 니켈이 미리 도금됨을 특징으로 하는 반도체 장치용 금속 기판을 위한 도금 방법.The plating method for a metal substrate for a semiconductor device according to claim 9 or 10, wherein nickel is preplated on the metal substrate.
KR20040089202A 2004-11-04 2004-11-04 Metal substrate for semiconductor device and plating solution and plating method for the same KR100637870B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20040089202A KR100637870B1 (en) 2004-11-04 2004-11-04 Metal substrate for semiconductor device and plating solution and plating method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20040089202A KR100637870B1 (en) 2004-11-04 2004-11-04 Metal substrate for semiconductor device and plating solution and plating method for the same

Publications (2)

Publication Number Publication Date
KR20060040022A KR20060040022A (en) 2006-05-10
KR100637870B1 true KR100637870B1 (en) 2006-10-24

Family

ID=37147084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20040089202A KR100637870B1 (en) 2004-11-04 2004-11-04 Metal substrate for semiconductor device and plating solution and plating method for the same

Country Status (1)

Country Link
KR (1) KR100637870B1 (en)

Also Published As

Publication number Publication date
KR20060040022A (en) 2006-05-10

Similar Documents

Publication Publication Date Title
CN111463185B (en) Nano double crystal structure
KR0184889B1 (en) Acidic pallandium strike bath
US20070007144A1 (en) Tin electrodeposits having properties or characteristics that minimize tin whisker growth
US7488408B2 (en) Tin-plated film and method for producing the same
JP4629154B1 (en) Copper alloy for electronic materials and manufacturing method thereof
JP2006183068A (en) Conductive material for connecting part and method for manufacturing the conductive material
JP2016166396A (en) Copper terminal material with silver platting and terminal
JP6813574B2 (en) Indium or indium alloy deposition methods and articles
US20060292847A1 (en) Silver barrier layers to minimize whisker growth in tin electrodeposits
JP2020155748A (en) Lead frame
US20120028073A1 (en) Process for electroplating of copper
KR20140020829A (en) Process for electroless deposition of metals using highly alkaline plating bath
JP2003013249A (en) Gold substitution plating solution
EP3312308A1 (en) Nickel plating solution
KR20130029990A (en) Light emitting diode lead frame having high reflectivity and method for plating thereof
JP7148300B2 (en) Conductive Bump and Electroless Pt Plating Bath
KR100637870B1 (en) Metal substrate for semiconductor device and plating solution and plating method for the same
JP5435484B2 (en) Method for producing metal-filled microstructure
WO2014148201A1 (en) Silver-plated material
JP2020155749A (en) Lead frame
JP2020105543A (en) Immersion gold plating solution and immersion gold plating method
JP7441263B2 (en) Electroless Co-W plating film and electroless Co-W plating solution
JP2017179558A (en) Metallic material for thin film plating and method for producing the same
KR100760420B1 (en) Palladium Plating Solution
US11718916B2 (en) Electroless Co—W plating film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131015

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151007

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee