KR100635070B1 - Organic Electro-Luminescence device and method for fabricating of the same - Google Patents

Organic Electro-Luminescence device and method for fabricating of the same Download PDF

Info

Publication number
KR100635070B1
KR100635070B1 KR1020040048550A KR20040048550A KR100635070B1 KR 100635070 B1 KR100635070 B1 KR 100635070B1 KR 1020040048550 A KR1020040048550 A KR 1020040048550A KR 20040048550 A KR20040048550 A KR 20040048550A KR 100635070 B1 KR100635070 B1 KR 100635070B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
film
organic
region
Prior art date
Application number
KR1020040048550A
Other languages
Korean (ko)
Other versions
KR20050122892A (en
Inventor
정창용
강태욱
김창수
이원필
강호진
이관희
곽원규
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040048550A priority Critical patent/KR100635070B1/en
Publication of KR20050122892A publication Critical patent/KR20050122892A/en
Application granted granted Critical
Publication of KR100635070B1 publication Critical patent/KR100635070B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • H10K50/818Reflective anodes, e.g. ITO combined with thick metallic layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/85Arrangements for extracting light from the devices
    • H10K50/856Arrangements for extracting light from the devices comprising reflective means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 소오스/드레인 전극의 상부에 도전성 버퍼층을 형성함으로써,화소전극과의 접촉저항 문제 및 화소전극의 단선 발생과 같은 불량률을 감소시킨 유기 전계 발광 소자 및 그의 제조 방법을 제공한다. The present invention provides an organic electroluminescent device and a method of manufacturing the same, which reduce conductive defects such as contact resistance with a pixel electrode and disconnection of a pixel electrode by forming a conductive buffer layer on top of a source / drain electrode.

본 발명은 절연기판과; 상기 절연기판의 상부에 위치하는 반도체층, 게이트 전극, 도전성 버퍼층을 갖는 소오스/드레인 전극으로 이루어진 박막트랜지스터와; 상기 기판 전면에 상기 박막트랜지스터를 덮으며, 상기 드레인 전극이 노출된 제 1 비아홀을 갖는 패시베이션막과; 상기 패시베이션막의 소정 부분에 형성된 반사막과; 상기 패시베이션막의 상부에 상기 반사막을 덮으며, 상기 노출된 드레인 전극과 연결되는 화소전극과; 상기 화소전극의 소정 부분을 노출하는 개구부를 가지는 화소정의막과; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층을 형성하는 단계와; 상기 유기막층 상부에 위치하는 상부전극을 형성하는 단계를 포함하는 유기 전계 발광 소자 및 그의 제조 방법을 제공한다The present invention is an insulating substrate; A thin film transistor comprising a source / drain electrode having a semiconductor layer, a gate electrode, and a conductive buffer layer positioned on the insulating substrate; A passivation layer covering the thin film transistor on the entire surface of the substrate and having a first via hole through which the drain electrode is exposed; A reflection film formed on a predetermined portion of the passivation film; A pixel electrode covering the reflective film on the passivation film and connected to the exposed drain electrode; A pixel definition layer having an opening that exposes a predetermined portion of the pixel electrode; Forming an organic layer on the pixel electrode, the organic layer including at least a light emitting layer for emitting light; It provides an organic electroluminescent device comprising the step of forming an upper electrode positioned on the organic film layer and a manufacturing method thereof.

유기 전계 발광 소자, 반사막, 도전성 버퍼층Organic electroluminescent element, reflective film, conductive buffer layer

Description

유기 전계 발광 소자 및 그 제조 방법{Organic Electro-Luminescence device and method for fabricating of the same}Organic electroluminescent device and its manufacturing method {Organic Electro-Luminescence device and method for fabricating of the same}

도 1은 종래의 유기 전계발광 소자의 단면도이다.1 is a cross-sectional view of a conventional organic electroluminescent device.

도 2는 도 1의 A부분을 확대한 사진이다.FIG. 2 is an enlarged photograph of part A of FIG. 1.

도 3a 내지 도 3d는 본 발명에 의한 유기 전계 발광 소자 제조 공정의 단면도이다.3A to 3D are cross-sectional views of the organic electroluminescent device manufacturing process according to the present invention.

도 4a 및 도 4b는 또 다른 본 발명에 의한 양면형 유기 전계 발광 소자 제조 공정의 단면도이다.4A and 4B are cross-sectional views of a double-sided organic electroluminescent device manufacturing process according to another embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명> <Description of the symbols for the main parts of the drawings>

100 : 절연기판 180 : 소오스/드레인 전극100: insulating substrate 180: source / drain electrode

190 : 도전성 버퍼층 200 : 패시베이션막190 conductive buffer layer 200 passivation film

201 : 제 1비아홀 210 : 평탄화막201: first via hole 210: planarization film

202 : 제 2비아홀 220 : 반사막202: second via hole 220: reflective film

230 : 화소전극 240 : 화소정의막230: pixel electrode 240: pixel defining layer

250 : 유기발광층 260 : 상부전극250: organic light emitting layer 260: upper electrode

본 발명은 유기 전계 발광 소자 및 그의 제조 방법에 관한 것으로, 더욱 구체적으로는 반사막 물질을 식각하는 공정에 있어서 드레인 전극의 손상 및 평탄화막의 언더컷 형상이 발생되는 문제점을 해결하기 위해 소오스/드레인 전극의 상부에 도전성 버퍼층을 형성하는 유기 전계 발광 소자와 그 제조 방법에 관한 것이다.The present invention relates to an organic electroluminescent device and a method of manufacturing the same, and more particularly, in order to solve the problem that damage of the drain electrode and undercut shape of the planarization film are generated in the process of etching the reflective film material. The organic electroluminescent element which forms a conductive buffer layer in this invention, and its manufacturing method are related.

고도의 정보화 시대가 도래함에 따라 신속, 정확한 정보를 손안에서 얻고자 하는 요구가 많아지면서 가볍고 얇아서 휴대하기가 편하고 정보 처리 속도가 빠른 디스플레이 장치에 대한 개발이 급속하게 이루어지고 있다. 기존의 CRT는 중량, 체적 및 소비전력이 크고, LCD는 공정의 복잡성, 좁은 시야각, 대조비 및 대면적화에 대한 기술적인 한계가 있다. With the advent of the high information age, there is an increasing demand for fast and accurate information in the hand, and the development of a display device that is light and thin, easy to carry, and has high information processing speed is rapidly being made. Conventional CRTs have high weight, volume, and power consumption, and LCDs have technical limitations on process complexity, narrow viewing angles, contrast ratios, and large area.

반면에, 유기 전계 발광 소자는 자체발광형으로서 LCD와 같은 백라이트가 필요하지 않아 경량박형이 가능할 뿐만 아니라 공정을 단순화 시킬 수 있으며, 저전압구동, 높은 발광 효율, 넓은 시야각 및 빠른 응답 속도의 장점을 가지고 있어 고화질의 동영상을 구현할 수 있어 차세대 디스플레이로서 급상승하고 있다.On the other hand, the organic electroluminescent device is self-luminous and does not require a backlight such as LCD, so it is not only lightweight but also simplifies the process, and has the advantages of low voltage driving, high luminous efficiency, wide viewing angle and fast response speed. As it is possible to realize high quality video, it is rapidly rising as a next generation display.

일반적으로 유기 전계 발광 소자는 구동하는 방법에 따라 수동 매트릭스방식과 능동 매트릭스방식으로 나뉘어지는데, 수동 매트릭스방식은 그 표시 영역이 양극과 음극에 의하여 단순한 매트릭스 형태의 소자로 구성되어 있어 제조가 용이하지만 해상도, 구동전압의 상승, 재료의 수명저하등의 문제점으로 인하여 저해상도 및 소형 디스플레이의 응용분야로 제한된다. 반면 능동 매트릭스방식은 표시 영역이 각 화소마다 박막 트랜지스터를 장착하여 유기전계발광소자의 화소수와 상관없 이 일정한 전류를 공급함에 따라 안정적인 휘도를 나타낼 수 있으며 또한 전력소모가 적어, 고해상도 및 대형디스플레이의 적용에 유리하다. In general, organic electroluminescent devices are classified into passive matrix type and active matrix type according to driving method. Passive matrix type is easy to manufacture because its display area is composed of simple matrix type by anode and cathode. Due to problems such as rising driving voltage and lowering the life of the material, it is limited to low resolution and small display applications. On the other hand, in the active matrix method, the display area is equipped with a thin film transistor for each pixel to supply a constant current irrespective of the number of pixels of the organic light emitting display device, thereby showing stable luminance and low power consumption. It is advantageous for the application.

또한, 유기 전계 발광 소자는 유기 발광층으로부터 발생된 광이 방출되는 방향에 따라 배면 발광형과 전면 발광형 또는 양면 발광형으로 나뉘어지는데, 배면 발광형은 형성된 기판측으로 광이 방출되는 것으로서 유기 발광층 상부에 반사전극이 형성되고 상기 유기 발광층 하부에는 투명전극이 형성되어진다. 여기서, 유기 전계 발광 소자가 능동 매트릭스 방식을 채택할 경우에 박막트랜지스터가 형성된 부분은 광이 투과하지 못하게 됨으로 빛이 나올수 있는 면적이 줄어들 수 있다. 전면 발광형은 유기 발광층 상부에 투명전극이 형성되고 상기 유기발광층 하부에 반사전극이 형성됨으로서 광이 기판측과 반대되는 방향으로 방출되어지므로 빛이 투과하는 면적이 넓어짐으로 휘도가 향상될 수 있다.In addition, the organic EL device is classified into a bottom emission type and a top emission type or a double emission type according to a direction in which light generated from the organic emission layer is emitted. The bottom emission type emits light toward the formed substrate and is disposed on the organic emission layer. A reflective electrode is formed and a transparent electrode is formed below the organic light emitting layer. Here, when the organic electroluminescent device adopts an active matrix method, the area where the thin film transistor is formed may not transmit light, thereby reducing the area where light may be emitted. In the top emission type, since a transparent electrode is formed on the organic light emitting layer and a reflective electrode is formed on the organic light emitting layer, light is emitted in a direction opposite to the substrate side, and thus the luminance can be improved by increasing the area through which light passes.

또한, 양면 발광형은 전면발광형인 주표시창과 배면발광형인 보조표시창이 동시에 구비되는 유기 전계 발광 소자로써, 소자의 소형화 및 저전력화에 따라서 수요가 급증하고 있다. 상기 양면발광형 유기 전계 발광 표시 소자는 주로 휴대전화에 사용되고 있으며, 외부에는 보조표시창이 구비되고, 내부에는 주표시창이 구비된다.In addition, the double-sided light emitting type is an organic electroluminescent device having both a main display window of a top emission type and an auxiliary display window of a bottom emission type, and demand is increasing rapidly according to the miniaturization and low power consumption of the device. The double-sided organic light emitting display device is mainly used in a mobile phone, an auxiliary display window is provided on the outside, and a main display window is provided on the inside.

도 1은 종래의 유기 전계 발광 소자의 단면도이다.1 is a cross-sectional view of a conventional organic electroluminescent device.

도 1에서와 같이 유리 또는 플라스틱과 같은 기판(10)상에 반도체층(11), 게이트 절연막(20), 게이트 전극(21), 층간 절연막(30), 소오스(30a) 및 드레인(30b) 전극을 포함하는 박막트랜지스터를 형성하고, 상기 박막트랜지스터의 상부에 패시 베이션막(40)을 형성하고, 드레인 전극(30b)의 소정 부분을 노출하기 위한 제 1비아홀(45)을 형성한다.As shown in FIG. 1, a semiconductor layer 11, a gate insulating film 20, a gate electrode 21, an interlayer insulating film 30, a source 30a and a drain 30b are formed on a substrate 10 such as glass or plastic. A thin film transistor including a thin film transistor is formed, a passivation film 40 is formed on the thin film transistor, and a first via hole 45 for exposing a predetermined portion of the drain electrode 30b is formed.

이어서, 상기 패시베이션막(40)의 상부에 상기 박막트랜지스터에 의한 단차를 평탄화하기 위한 평탄화막(50)을 형성한 후, 제 1비아홀(45)을 형성된 부분에 제 2비아홀(55)을 형성한다.Subsequently, after forming the planarization film 50 for planarizing the step by the thin film transistor on the passivation film 40, the second via hole 55 is formed in the portion where the first via hole 45 is formed. .

그리고 상기 제 1비아홀(45) 및 제 2비아홀(55)에 의해 드레인 전극의 소정의 영역이 노출된 기판상에 반사막(61) 및 화소 전극(62)를 형성하고, 상기 화소 전극 상부에 화소를 분리하기 위한 화소정의막(60)을 형성한후, 화소 전극의 소정 부분을 노출하기 위한 개구부(P)를 형성한다.The reflective film 61 and the pixel electrode 62 are formed on the substrate on which the predetermined region of the drain electrode is exposed by the first via hole 45 and the second via hole 55, and the pixel is disposed on the pixel electrode. After the pixel definition layer 60 for separation is formed, an opening P for exposing a predetermined portion of the pixel electrode is formed.

상기 기판 전면에 걸쳐 상기 개구부(P)상에 적어도 유기 발광층을 포함하는 유기막(70)을 형성하고, 그 상부에 상부전극(80)을 형성한 후 봉지함으로써 유기 전계 발광 소자를 제작한다.An organic electroluminescent device is fabricated by forming an organic film 70 including at least an organic light emitting layer on the opening P over the entire surface of the substrate, and forming an upper electrode 80 thereon.

상기와 같은 구조를 포함하여 형성된 유기 전계 발광 소자는 전면 발광 방식으로 화소 전극의 하부에 형성된 반사막으로 상부의 유기 전계발광층에서 형성된 빛이 전면 발광하도록 빛을 반사시키는 역할을 한다.The organic electroluminescent device formed as described above has a role of reflecting light so that the light formed in the organic electroluminescent layer on the upper surface is a reflective film formed under the pixel electrode in a top emission manner.

도 2는 도 1의 A부분을 확대한 사진이다.FIG. 2 is an enlarged photograph of part A of FIG. 1.

도 2에서와 같이 상기 패시베이션막을 식각하여 제 2비아홀을 형성하여 하부의 드레인 전극의 소정의 영역을 노출시키고 반사막 물질을 기판 전면에 형성한 후, 상기 반사막 물질을 습식 식각하여 반사막을 형성하는 경우에 있어서, 상기 습식 식각은 반사막을 식각할 뿐만 아니라 노출된 드레인 전극의 표면을 손상시킬 수 있으며, 유기물질인 평탄화막의 언더컷 현상을 발생함으로써 후속 공정인 화소 전극 증착시 단선을 유발할 수 있다.As shown in FIG. 2, when the passivation film is etched to form a second via hole to expose a predetermined region of a lower drain electrode, and a reflective film material is formed on the entire surface of the substrate, the reflective film material is wet-etched to form a reflective film. In addition, the wet etching may not only etch the reflective film but also damage the surface of the exposed drain electrode, and cause an undercut phenomenon of the planarization film, which is an organic material, to cause disconnection during deposition of the pixel electrode.

본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 상기 드레인 전극의 상부에 반사막 물질을 습식 식각하는 식각액에 저항성이 있는 물질로 도전성 버퍼층을 형성한 후 반사막을 습식 식각하는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 그 목적이 있다.The present invention is to solve the above-mentioned disadvantages and problems of the prior art, an organic material for wet etching the reflective film after forming a conductive buffer layer of a material resistant to the etching liquid wet etching the reflective film material on the drain electrode. An object of the present invention is to provide an electroluminescent device and a method of manufacturing the same.

상기 기술적 과제를 이루기 위하여 본 발명은 소오스/드레인 전극의 상부에 도전성 버퍼층을 증착함으로써, 화소전극과의 접촉저항 및 화소전극 형성시 단선과 같은 불량률을 감소시킨 유기 전계 발광 소자 및 그의 제조방법을 제공한다. In order to achieve the above technical problem, the present invention provides an organic electroluminescent device and a method of manufacturing the same, which reduce a defective rate such as disconnection when forming a pixel electrode by contacting the pixel electrode and forming a conductive buffer layer on the source / drain electrode. do.

본 발명은 절연기판과; 상기 절연 기판의 상부에 위치하는 반도체층, 게이트 전극, 도전성 버퍼층을 갖는 소오스/드레인 전극으로 이루어진 박막트랜지스터와; 상기 기판 전면에 상기 박막트랜지스터를 덮으며, 상기 드레인 전극이 노출된 제 1 비아홀을 갖는 패시베이션막과; 상기 패시베이션막의 소정 부분에 형성된 반사막과; 상기 패시베이션막의 상부에 상기 반사막을 덮으며, 상기 노출된 드레인 전극과 연결되는 화소전극과; 상기 화소전극의 소정 부분을 노출하는 개구부를 가지는 화소정의막과; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층과; 상기 유기막층 상부에 위치하는 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자 및 그의 제조방법을 제공한다.The present invention is an insulating substrate; A thin film transistor comprising a semiconductor layer, a gate electrode, and a source / drain electrode having a conductive buffer layer on the insulating substrate; A passivation layer covering the thin film transistor on the entire surface of the substrate and having a first via hole through which the drain electrode is exposed; A reflection film formed on a predetermined portion of the passivation film; A pixel electrode covering the reflective film on the passivation film and connected to the exposed drain electrode; A pixel definition layer having an opening that exposes a predetermined portion of the pixel electrode; An organic layer including at least a light emitting layer for emitting light on the pixel electrode; It provides an organic electroluminescent device and a method of manufacturing the same, characterized in that it comprises an upper electrode located above the organic film layer.

또한, 본 발명은 제 1영역 및 제 2영역을 구비한 절연기판과; 상기 제 1영역 및 제 2영역 각각에 상기 절연기판의 상부에 위치하는 반도체층, 게이트 전극, 도전성 버퍼층을 갖는 소오스/드레인 전극으로 이루어진 다수의 박막트랜지스터와; 상기 기판 전면에 상기 박막트랜지스터들을 덮으며, 상기 드레인 전극이 노출된 다수의 제 1 비아홀을 갖는 패시베이션막과; 상기 제 1영역의 상기 패시베이션막 상의 발광영역에 패턴되어 형성되는 반사막과; 상기 제 1영역 및 제 2영역 각각에 패시베이션막의 상부에 상기 노출된 드레인 전극과 연결되는 화소전극과; 상기 화소전극의 소정 부분을 노출하는 개구부를 가지는 화소정의막과; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층과; 상기 유기막층 상부에 위치하는 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자 및 그의 제조 방법을 제공한다.The present invention also provides an insulating substrate having a first region and a second region; A plurality of thin film transistors each comprising a source / drain electrode having a semiconductor layer, a gate electrode, and a conductive buffer layer positioned on the insulating substrate in each of the first region and the second region; A passivation layer covering the thin film transistors on the entire surface of the substrate and having a plurality of first via holes exposed by the drain electrode; A reflective film patterned in the light emitting area on the passivation film of the first area; A pixel electrode connected to the exposed drain electrode on the passivation layer in each of the first region and the second region; A pixel definition layer having an opening that exposes a predetermined portion of the pixel electrode; An organic layer including at least a light emitting layer for emitting light on the pixel electrode; An organic electroluminescent device and a manufacturing method thereof are provided, including an upper electrode disposed on the organic layer.

이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3a 내지 도 3d는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 단면도이다.3A to 3D are cross-sectional views of the manufacturing process of the organic EL device according to the present invention.

먼저, 도 3a는 소정의 소자가 형성된 기판상에 반도체층, 게이트 절연막, 게이트 전극, 층간절연막, 소오스/드레인 전극, 도전성 버퍼층 및 패시베이션막을 순차적으로 형성하는 단계의 공정 단면도이다.First, FIG. 3A is a cross-sectional view of a step of sequentially forming a semiconductor layer, a gate insulating film, a gate electrode, an interlayer insulating film, a source / drain electrode, a conductive buffer layer, and a passivation film on a substrate on which a predetermined element is formed.

도 3a에서 보는 바와 같이 소정의 소자가 형성된 절연기판(100)상에 상기 절연기판(100)상으로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막으로 이루어진 군에서 선택된 버퍼층(110)을 형성한다. 이어서, 소오스, 드레인 및 채널 영역을 포함하는 반도체층(120)을 형성하고, 상기 반도체층이 형성된 기판상에 게이트 절연막(130)을 형성한다. 이어서, 상기 게이트 절연막(130)상의 소정 영역에 게이트 전극(140)이 형성되도록 하고, 상기 게이트 전극 및 하부 소자들을 보호하기 위해 층간절연막(150)을 형성한다. 이어서, 상기 게이트 절연막 및 층간절연막을 순차적으로 형성한 후, 소오스/드레인 전극이 소오스/드레인 영역과 전기적으로 연결이 이루어질 수 있도록 비아홀을 형성한 후, 전도성 금속 물질을 이용하여 상기 비아홀을 채워 소오스/드레인 전극(180), 도전성 버퍼층(190)을 순차적으로 형성한다. 이어서 상기 기판 전면에 패시베이션막(200)을 형성한다.As shown in FIG. 3A, a group consisting of a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon nitride film laminated film to prevent impurities flowing out from the insulating substrate 100 on the insulating substrate 100 having a predetermined element formed thereon. The buffer layer 110 selected from is formed. Subsequently, the semiconductor layer 120 including the source, drain, and channel regions is formed, and the gate insulating layer 130 is formed on the substrate on which the semiconductor layer is formed. Subsequently, the gate electrode 140 is formed in a predetermined region on the gate insulating layer 130, and the interlayer insulating layer 150 is formed to protect the gate electrode and the lower elements. Subsequently, after the gate insulating film and the interlayer insulating film are sequentially formed, via holes are formed so that the source / drain electrodes can be electrically connected to the source / drain regions, and then the via holes are filled with a conductive metal material. The drain electrode 180 and the conductive buffer layer 190 are sequentially formed. Subsequently, a passivation film 200 is formed on the entire surface of the substrate.

이때, 상기 소오스/드레인 전극은 Ag, Ag 합금, Mo, MoW 및 Mo 합금을 포함하는 금속으로 형성되며, 상기 도전성 버퍼층은 에칭액 등의 저항성이 있으며 ITO, IZO, Ti 및 Cu로 이루어진 군에서 선택된 하나의 도전성 물질로 기판 전면에 상기 물질들을 순차적으로 적층한 후 패턴하여 형성한다.In this case, the source / drain electrode is formed of a metal containing Ag, Ag alloy, Mo, MoW and Mo alloy, the conductive buffer layer is one selected from the group consisting of ITO, IZO, Ti and Cu, such as resistive etching solution It is formed by sequentially stacking the materials on the front of the substrate with a conductive material of.

다음, 도 3b는 상기 패시베이션막에 드레인 전극을 콘택하기 위한 제 1비아홀을 형성하고, 상기 기판상에 평탄화막을 형성한후, 제 2비아홀을 형성하는 단계의 공정 단면도이다. 도 3b에서 보는 바와 같이 상기 형성된 패시베이션막(200)의 일부를 드레인 전극 및 화소전극을 연결하기 위해 포토레지스터 패턴을 이용하여 건식 식각으로 제 1비아홀(201)을 형성한다. 상기 제 1비아홀은 박막트랜지스터의 드레인 전극과 이후 형성될 화소 전극을 콘택하는 영역이므로 전기적으로 쉽게 연결되고 연결 저항이 낮도록 하기 위해서 되도록이면 넓게 형성되는 것이 좋다.Next, FIG. 3B is a cross-sectional view illustrating a process of forming a first via hole for contacting a drain electrode in the passivation film, forming a planarization film on the substrate, and then forming a second via hole. As shown in FIG. 3B, a first via hole 201 is formed by dry etching using a photoresist pattern to connect a portion of the formed passivation layer 200 to a drain electrode and a pixel electrode. Since the first via hole is a region for contacting the drain electrode of the thin film transistor and the pixel electrode to be formed later, the first via hole is preferably formed to be as wide as possible in order to be easily electrically connected and to have a low connection resistance.

이어서, 상기 소정의 소자가 형성된 기판상에 평탄화막(210)을 형성하는데, 상기 평탄화막은 형성된 여러 소자들에 의해 발생하는 기판의 모폴로지(morphology)를 제거할 뿐만 아니라 하부의 소자들이 상부의 소자들과 전기적으로 절연이 되고, 하부 소자들을 보호하기 위해 형성된다. 그리고 상기 드레인 전극이 오픈되도록 제 1비아홀이 형성된 영역에 포토레지스트 패턴을 이용하여 상기 평탄화막을 건식 식각으로 식각하여 제 2비아홀(202)을 형성한다. 이때 상기 제 2비아홀은 상기 제 1비아홀 보다 단면적이 적거나 같아야 한다.Subsequently, the planarization layer 210 is formed on the substrate on which the predetermined element is formed. The planarization layer not only removes the morphology of the substrate caused by the various elements formed, but also the lower elements are formed on the upper elements. It is electrically insulated from and formed to protect the lower elements. The planarization layer is etched by dry etching using a photoresist pattern to form the second via hole 202 in the region where the first via hole is formed to open the drain electrode. In this case, the second via hole must have a smaller cross-sectional area or the same as that of the first via hole.

이때, 상기 패시베이션막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막으로 이루어진 군에서 선택된 하나의 물질로 이루어질 수 있다. 또한 상기 평탄화막은 아크릴 수지, 벤조사이클로부텐 수지, 폴리이미드수지 및 폴리페놀수지등으로 이루어진 군에서 선택된 하나의 물질로 이루어 질수 있다.In this case, the passivation film may be made of one material selected from the group consisting of a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon nitride film. In addition, the planarization film may be made of one material selected from the group consisting of acrylic resin, benzocyclobutene resin, polyimide resin and polyphenol resin.

다음, 도 3c는 상기 기판상에 반사막을 형성하는 단계의 공정 단면도이다. 도 3c에서 보는 바와 같이 제 2비아홀이 형성된 평탄화막 상부에 알루미늄 또는 알루미늄 합금 등과 같은 반사막 물질을 형성한다. 이때 상기 제 2비아홀에 의해 드레인 전극의 일부가 노출되어 있음으로 상기 반사막 물질은 노출된 도전성 버퍼층(190)상에도 형성되게 된다.Next, FIG. 3C is a cross-sectional view of the step of forming a reflective film on the substrate. As shown in FIG. 3C, a reflective film material such as aluminum or an aluminum alloy is formed on the planarization film on which the second via hole is formed. In this case, since a part of the drain electrode is exposed by the second via hole, the reflective film material is formed on the exposed conductive buffer layer 190.

이어서, 상기 반사막 물질을 기판 전면에 형성되어 있는 반사막 물질상에 패턴(도시 안함)을 형성하고, 습식식각하여 반사막(220)을 형성한다.Subsequently, a pattern (not shown) is formed on the reflective film material formed on the entire surface of the substrate and wet-etched to form the reflective film 220.

이 때, 드레인전극의 상부에 에칭액에 대한 저항성이 있는 도전성 버퍼층을 형성함으로써, 노출된 드레인 전극을 습식식각에 의한 악영향 즉, 드레인 전극의 손상으로 인한 화소전극과의 접촉 저항 문제 및 상기 평탄화막의 언더컷 현상의 발생으로 인한 화소전극의 단선 발생을 방지하는 역할을 한다.At this time, by forming a conductive buffer layer resistant to the etching liquid on the drain electrode, the exposed drain electrode is adversely affected by wet etching, that is, a problem of contact resistance with the pixel electrode due to damage of the drain electrode and undercut of the planarization layer. It prevents the disconnection of the pixel electrode due to the occurrence of the phenomenon.

다음, 도 3d는 상기 기판상에 화소전극, 유기발광층 및 상부전극을 형성하는 단계의 공정단면도이다. Next, FIG. 3D is a cross-sectional view illustrating a process of forming a pixel electrode, an organic light emitting layer, and an upper electrode on the substrate.

도 3d에서 보는 바와 같이, 상기 비아홀에 의해 노출되어진 드레인 전극 및 도전성 버퍼층의 이중층(180, 190)금속과 연결되어지는 화소전극(230)을 패터닝하여 형성한다.As shown in FIG. 3D, the drain electrode exposed by the via hole and the pixel electrode 230 connected to the metals of the double layers 180 and 190 of the conductive buffer layer are patterned.

상기 화소전극(230)은 반사막을 포함하는 ITO이거나 IZO로 이루어진 투명전극이거나, Pt, Au, Ir, Cr, Mg, Ag, Ni, Al 및 이들의 합금으로 이루어진 군에서 선택된 반사전극일 수 있다. The pixel electrode 230 may be an ITO including a reflective film, a transparent electrode made of IZO, or a reflective electrode selected from the group consisting of Pt, Au, Ir, Cr, Mg, Ag, Ni, Al, and alloys thereof.

상기 화소전극 상에 상기 화소전극의 표면 일부를 노출시키는 개구부(P)를 갖는 화소정의막(pixel defining layer)(240)을 형성하는 것이 바람직하다. 상기 개구부(P)를 갖는 화소정의막은 발광영역을 정의하는 역할을 한다. 여기서, 상기 화소정의막은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 형성하는 것이 바람직하다.It is preferable to form a pixel defining layer 240 having an opening P exposing a part of the surface of the pixel electrode on the pixel electrode. The pixel defining layer having the opening P serves to define a light emitting area. Here, the pixel defining layer is preferably formed of one material selected from the group consisting of acrylic resin, benzocyclobutene (BCB) and polyimide (PI).

이어서, 상기 개구부(P) 내에 노출된 화소전극(230)을 포함한 기판 전면에 적어도 유기발광층을 포함하는 유기막층(250)을 형성한다.Subsequently, an organic layer 250 including at least an organic light emitting layer is formed on the entire surface of the substrate including the pixel electrode 230 exposed in the opening P.

상기 유기막층은 정공주입층, 정공수송층, 정공억제층, 전자수송층 및 전자주입층중에서 하나 이상을 더 포함할 수 있다.The organic layer may further include at least one of a hole injection layer, a hole transport layer, a hole suppression layer, an electron transport layer and an electron injection layer.

상기 유기막층(250) 상에 상부전극을 형성한다. An upper electrode is formed on the organic layer 250.

여기서, 상기 상부전극(260)은 ITO 또는 IZO로 이루어진 투명전극이거나, Pt, Au, Ir, Cr, Mg, Ag, Ni, Al 및 이들의 합금으로 이루어진 선택된 금속물질로 빛이 투과할 수 있을 정도로 얇게 형성한다.Here, the upper electrode 260 is a transparent electrode made of ITO or IZO, or light is transmitted through a selected metal material made of Pt, Au, Ir, Cr, Mg, Ag, Ni, Al, and alloys thereof. Form thinly.

이하, 또다른 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, another embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4a 및 도 4b는 본 발명에 따른 양면형 유기 전계 발광 소자 제조 공정의 단면도이다.4A and 4B are cross-sectional views of a double-sided organic electroluminescent device manufacturing process according to the present invention.

참고로, 절연 기판이 제공되고, 상기 절연 기판에 제 1영역(B1)과 제 2영역(B2)을 정의한다. 참고로, 양면형 유기 전계 발광 소자의 제조 공정에 있어서, 반사막 형성공정을 제외한 이후 모든 공정은 제1영역(B1) 및 제2영역(B2)에 동시에 실시된다. For reference, an insulation substrate is provided, and a first region B1 and a second region B2 are defined in the insulation substrate. For reference, in the manufacturing process of the double-sided organic electroluminescent device, all the processes except for the reflective film forming process are performed simultaneously in the first region B1 and the second region B2.

도 4a는 절연 기판상에 반도체층, 게이트 절연막, 게이트 전극, 층간절연막, 소오스/드레인 전극, 도전성 버퍼층, 비아홀을 갖는 패시베이션막 및 평탄화막을 순차적으로 형성하는 단계의 공정 단면도이다.4A is a cross-sectional view of a step of sequentially forming a semiconductor layer, a gate insulating film, a gate electrode, an interlayer insulating film, a source / drain electrode, a conductive buffer layer, a passivation film having via holes, and a planarization film on an insulating substrate.

먼저, 도 4a는 제 1영역(B1) 및 제 2영역(B2)로 정의된 절연 기판상에 상기 절연기판(300)상으로부터 유출되는 불순물을 막아주기 위해 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막으로 이루어진 군에서 선택된 버퍼층(310)을 형성한다. 이어서, 소오스, 드레인 및 채널 영역을 포함하는 반도체층(320)을 형성하고, 상기 반도체층이 형성된 기판상에 게이트 절연막(330)을 형성한다. 이어서, 상기 게이트 절연막(330)상의 소정 영역에 게이트 전극(340)이 형성되도록 하고, 상기 게이트 전극 및 하부 소자들을 보호하기 위해 층간절연막(350)을 형성한다. 이어서, 상기 게이트 절연막 및 층간절연막을 순차적으로 형성한 후, 소오스/드레인 전극이 소오스/드레인 영역과 전기적으로 연결이 이루어질 수 있도록 비아홀을 형성한 후, 전도성 금속 물질을 이용하여 상기 비아홀을 채워 소오스/드레인 전극(380), 도전성 버퍼층(390)을 순차적으로 형성한다. 이어서 상기 기판 전면에 패시베이션막(400)을 형성한다.First, FIG. 4A illustrates a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon to prevent impurities flowing out from the insulating substrate 300 on an insulating substrate defined as a first region B1 and a second region B2. A buffer layer 310 selected from the group consisting of laminated films of nitride films is formed. Subsequently, a semiconductor layer 320 including a source, a drain, and a channel region is formed, and a gate insulating layer 330 is formed on the substrate on which the semiconductor layer is formed. Subsequently, the gate electrode 340 is formed in a predetermined region on the gate insulating layer 330, and the interlayer insulating layer 350 is formed to protect the gate electrode and the lower elements. Subsequently, after the gate insulating film and the interlayer insulating film are sequentially formed, via holes are formed so that the source / drain electrodes can be electrically connected to the source / drain regions, and then the via holes are filled with a conductive metal material. The drain electrode 380 and the conductive buffer layer 390 are sequentially formed. Subsequently, a passivation film 400 is formed on the entire surface of the substrate.

이때, 상기 소오스/드레인 전극은 Ag, Ag 합금, Mo, MoW 및 Mo 합금을 포함하는 금속으로 형성되며, 상기 도전성 버퍼층은 에칭액등의 저항성이 있으며 ITO, IZO, Ti 및 Cu로 이루어진 군에서 선택된 하나의 도전성 물질로 기판 전면에 상기 물질들을 순차적으로 적층한 후 패턴하여 형성한다.At this time, the source / drain electrode is formed of a metal containing Ag, Ag alloy, Mo, MoW and Mo alloy, the conductive buffer layer is one selected from the group consisting of ITO, IZO, Ti and Cu, such as resistive etching solution It is formed by sequentially stacking the materials on the front of the substrate with a conductive material of.

이어서, 상기 형성된 패시베이션막(400)의 일부를 드레인 전극 및 화소전극을 전기적으로 연결하기 위해 포토레지스터 패턴을 이용하여 건식 식각으로 제 1비아홀(도 4b의 401)을 형성한다. 상기 제 1비아홀은 박막트랜지스터의 드레인 전극과 이후 형성될 화소 전극을 콘택하는 영역이므로 전기적으로 쉽게 연결되고 연결 저항이 낮도록 하기 위해서 되도록이면 넓게 형성되는 것이 좋다.Subsequently, a first via hole (401 of FIG. 4B) is formed by dry etching using a photoresist pattern to electrically connect a portion of the formed passivation layer 400 to the drain electrode and the pixel electrode. Since the first via hole is a region for contacting the drain electrode of the thin film transistor and the pixel electrode to be formed later, the first via hole is preferably formed to be as wide as possible in order to be easily electrically connected and to have a low connection resistance.

이어서, 상기 소정의 소자가 형성된 기판상에 평탄화막(410)을 형성하는데, 상기 평탄화막은 형성된 여러 소자들에 의해 발생하는 기판의 모폴로지(morphology)를 제거할 뿐만 아니라 하부의 소자들이 상부의 소자들과 전기적으로 절연이 되고, 하부 소자들을 보호하기 위해 형성된다. 그리고 상기 드레인 전극이 오픈되도록 제 1비아홀이 형성된 영역에 포토레지스트 패턴을 이용하여 상기 평탄화막을 건식 식각으로 식각하여 제 2비아홀(402)을 형성한다. 이때 상기 제 2비아홀은 상기 제 1비아홀 보다 단면적이 적거나 같아야 한다.Subsequently, the planarization layer 410 is formed on the substrate on which the predetermined element is formed. The planarization layer not only removes the morphology of the substrate caused by the various elements formed, but also the lower elements are formed on the upper elements. It is electrically insulated from and formed to protect the lower elements. The planarization layer is etched by dry etching using a photoresist pattern in a region where the first via hole is formed to open the drain electrode, thereby forming a second via hole 402. In this case, the second via hole must have a smaller cross-sectional area or the same as that of the first via hole.

이때, 상기 패시베이션막은 실리콘 산화막, 실리콘 질화막 및 실리콘 산화막/실리콘 질화막의 적층막으로 이루어진 군에서 선택된 하나의 물질로 이루어질 수 있다. 또한 상기 평탄화막은 아크릴 수지, 벤조사이클로부텐 수지, 폴리이미드수지 및 폴리페놀수지등으로 이루어진 군에서 선택된 하나의 물질로 이루어 질수 있다.In this case, the passivation film may be made of one material selected from the group consisting of a silicon oxide film, a silicon nitride film, and a silicon oxide film / silicon nitride film. In addition, the planarization film may be made of one material selected from the group consisting of acrylic resin, benzocyclobutene resin, polyimide resin and polyphenol resin.

다음, 도 4b는 상기 기판상에 반사막, 화소전극, 유기발광층 및 상부전극을 형성하는 단계의 공정단면도이다. Next, FIG. 4B is a cross-sectional view illustrating a process of forming a reflective film, a pixel electrode, an organic light emitting layer, and an upper electrode on the substrate.

상기 제 2비아홀이 형성된 평탄화막 상부에 알루미늄 또는 알루미늄 합금 등과 같은 반사막 물질을 형성한다. 여기서, 반사막은 제 1영역에서만 형성한다. 이때 상기 제 2비아홀에 의해 드레인 전극의 일부가 노출되어 있음으로 상기 반사막 물질은 노출된 도전성 버퍼층(390)상에도 형성되게 된다.A reflective film material such as aluminum or an aluminum alloy is formed on the planarization film on which the second via hole is formed. Here, the reflective film is formed only in the first region. In this case, since a part of the drain electrode is exposed by the second via hole, the reflective film material is formed on the exposed conductive buffer layer 390.

이어서, 상기 반사막 물질을 기판 전면에 형성되어 있는 반사막 물질상에 패턴(도시 안함)을 형성하고, 습식식각하여 반사막(420)을 형성한다.Subsequently, a pattern (not shown) is formed on the reflective film material formed on the entire surface of the substrate and wet-etched to form the reflective film 420.

이 때, 드레인전극의 상부에 에칭액에 대한 저항성이 있는 도전성 버퍼층을 형성함으로써, 노출된 드레인 전극을 습식식각에 의한 악영향 즉, 드레인 전극의 손상으로 인한 화소전극과의 접촉 저항 문제 및 상기 평탄화막의 언더컷 현상의 발생으로 인한 화소전극의 단선 발생을 방지하는 역할을 한다.At this time, by forming a conductive buffer layer resistant to the etching liquid on the drain electrode, the exposed drain electrode is adversely affected by wet etching, that is, a problem of contact resistance with the pixel electrode due to damage of the drain electrode and undercut of the planarization layer. It prevents the disconnection of the pixel electrode due to the occurrence of the phenomenon.

이어서, 상기 비아홀에 의해 노출되어진 드레인 전극 및 도전성 버퍼층의 이중층(380, 390)금속과 연결되어지는 화소전극(430)을 패터닝하여 형성한다.Subsequently, the drain electrode exposed by the via hole and the pixel electrode 430 connected to the metal of the double layer 380 and 390 of the conductive buffer layer are patterned.

상기 화소전극(430)은 ITO이거나 IZO로 이루어진 투명전극으로 이루어질 수 있다.The pixel electrode 430 may be formed of a transparent electrode made of ITO or IZO.

상기 화소전극 상에 상기 화소전극의 표면 일부를 노출시키는 개구부(P)를 갖는 화소정의막(pixel defining layer)(440)을 형성하는 것이 바람직하다. 상기 개구부(P)를 갖는 화소정의막은 발광영역을 정의하는 역할을 한다. 여기서, 상기 화소정의막은 아크릴계 수지, 벤조사이클로부텐(BCB) 및 폴리이미드(PI)로 이루어진 군에서 선택되는 하나의 물질로 형성하는 것이 바람직하다.It is preferable to form a pixel defining layer 440 having an opening P exposing a part of the surface of the pixel electrode on the pixel electrode. The pixel defining layer having the opening P serves to define a light emitting area. Here, the pixel defining layer is preferably formed of one material selected from the group consisting of acrylic resin, benzocyclobutene (BCB) and polyimide (PI).

이어서, 상기 개구부(P) 내에 노출된 화소전극(430)을 포함한 기판 전면에 적어도 유기발광층을 포함하는 유기막층(450)을 형성한다.Subsequently, an organic layer 450 including at least an organic light emitting layer is formed on the entire surface of the substrate including the pixel electrode 430 exposed in the opening P.

상기 유기막층은 정공주입층, 정공수송층, 정공억제층, 전자수송층 및 전자주입층중에서 하나 이상을 더 포함할 수 있다.The organic layer may further include at least one of a hole injection layer, a hole transport layer, a hole suppression layer, an electron transport layer and an electron injection layer.

이어서 상기 유기막층 상부에 상부전극(460)을 형성한다. 상기 상부전극은 제1영역(B1)에서 투명전극 또는 투명금속전극으로 형성되고, 제 2영역(B2)에서는 반사막이 적층된 투명전극 또는 반사전극으로 형성된다. Subsequently, an upper electrode 460 is formed on the organic layer. The upper electrode is formed of a transparent electrode or a transparent metal electrode in the first region B1, and is formed of a transparent electrode or a reflective electrode in which a reflective film is stacked in the second region B2.

본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.Although the present invention has been shown and described with reference to preferred embodiments as described above, it is not limited to the above-described embodiments and those skilled in the art without departing from the spirit of the present invention. Various changes and modifications will be possible.

따라서, 본 발명의 반도체 소자 형성 방법은 제 1비아홀 및 제 2비아홀에 의해 오픈된 드레인 전극이 습식 식각에 의해 반사막을 형성하는 경우에 있어서, 드레인 전극 상부에 도전성 버퍼층을 형성함으로써 오픈된 드레인 전극의 표면에 손상을 입지 않으며, 화소 전극의 증착시 단선을 유발할 수 있는 평탄화막의 언더컷 발생을 방지하여 줌으로써 화소전극과의 접촉저항을 해결하고 공정 진행시 불량률을 감소시킬 수 있다.Therefore, in the method of forming a semiconductor device of the present invention, when the drain electrode opened by the first via hole and the second via hole forms a reflective film by wet etching, the conductive electrode layer is formed by forming a conductive buffer layer on the drain electrode. By preventing the undercut of the planarization film which may cause disconnection when the pixel electrode is deposited without damage to the surface, it is possible to solve the contact resistance with the pixel electrode and reduce the defective rate during the process.

Claims (22)

절연기판과;An insulating substrate; 상기 절연 기판의 상부에 위치하는 반도체층, 게이트 전극, 도전성 버퍼층을 갖는 소오스/드레인 전극으로 이루어진 박막트랜지스터와;A thin film transistor comprising a semiconductor layer, a gate electrode, and a source / drain electrode having a conductive buffer layer on the insulating substrate; 상기 기판 전면에 상기 박막트랜지스터를 덮으며, 상기 드레인 전극이 노출된 제 1 비아홀을 갖는 패시베이션막과;A passivation layer covering the thin film transistor on the entire surface of the substrate and having a first via hole through which the drain electrode is exposed; 상기 패시베이션막의 소정 부분에 형성된 반사막과;A reflection film formed on a predetermined portion of the passivation film; 상기 패시베이션막의 상부에 상기 반사막을 덮으며, 상기 노출된 드레인 전극과 연결되는 화소전극과;A pixel electrode covering the reflective film on the passivation film and connected to the exposed drain electrode; 상기 화소전극의 소정 부분을 노출하는 개구부를 가지는 화소정의막과;A pixel definition layer having an opening that exposes a predetermined portion of the pixel electrode; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층과;An organic layer including at least a light emitting layer for emitting light on the pixel electrode; 상기 유기막층 상부에 위치하는 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.And an upper electrode positioned above the organic layer. 제 1항에 있어서,The method of claim 1, 상기 도전성 버퍼층은 식각액에 저항성이 있는 도전성 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자. The conductive buffer layer is an organic electroluminescent device, characterized in that made of a conductive material resistant to etching liquid. 제 1항에 있어서,The method of claim 1, 상기 도전성 버퍼층은 ITO, IZO, Ti 및 Cu로 이루어진 군에서 선택된 하나의 도전성 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The conductive buffer layer is an organic electroluminescent device, characterized in that made of one conductive material selected from the group consisting of ITO, IZO, Ti and Cu. 제 1항에 있어서,The method of claim 1, 상기 소오스/드레인 전극은 Ag, Ag 합금, Mo, MoW 및 Mo 합금으로 이루어진 금속물질에서 선택된 하나의 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The source / drain electrode is made of one material selected from a metal material consisting of Ag, Ag alloy, Mo, MoW and Mo alloy. 제 1항에 있어서,The method of claim 1, 상기 유기 전계 발광 소자는 패시베이션막의 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.The organic electroluminescent device further comprises a planarization film on top of the passivation film. 제 5항에 있어서,The method of claim 5, 상기 평탄화막은 아크릴 수지, 폴리이미드 수지, 벤조사이클로부텐수지로 이루어진 군에서 선택된 하나의 유기물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.The flattening film is an organic electroluminescent device, characterized in that formed of one organic material selected from the group consisting of acrylic resin, polyimide resin, benzocyclobutene resin. 제 1항에 있어서,The method of claim 1, 상기 반사막은 Al, Al 합금, Ag 및 Ag 합금으로 이루어진 군에서 선택된 하나의 금속으로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.The reflective film is an organic electroluminescent device, characterized in that formed of one metal selected from the group consisting of Al, Al alloys, Ag and Ag alloys. 제 1항에 있어서,The method of claim 1, 상기 상부 전극은 음극 또는 양극으로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The upper electrode is an organic electroluminescent device, characterized in that consisting of a cathode or an anode. 제 1항에 있어서,The method of claim 1, 상기 상부 전극은 ITO 또는 IZO로 이루어진 투명전극이거나, Pt, Au, Ir, Cr, Mg, Ag, Ni, Al 및 이들의 합금으로 이루어진 선택된 금속물질로 빛이 투과할 수 있을 정도로 얇게 형성하는 것을 특징으로 하는 유기 전계 발광 소자.The upper electrode may be a transparent electrode made of ITO or IZO, or may be formed thin enough to transmit light with a selected metal material made of Pt, Au, Ir, Cr, Mg, Ag, Ni, Al, and alloys thereof. An organic electroluminescent element. 제 1항에 있어서,The method of claim 1, 상기 유기막층은 정공주입층, 정공수송층, 정공억제층, 전자수송층 및 전자주입층중에서 하나 이상을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.The organic layer is an organic electroluminescent device comprising at least one of a hole injection layer, a hole transport layer, a hole suppression layer, an electron transport layer and an electron injection layer. 절연기판을 제공하는 단계;Providing an insulating substrate; 상기 절연기판 상부에 반도체층, 게이트 전극, 도전성 버퍼층을 상부에 포함하는 소오스/드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor including a source / drain electrode including a semiconductor layer, a gate electrode, and a conductive buffer layer on the insulating substrate; 상기 박막트랜지스터를 포함하는 기판 전면에 패시베이션막을 적층하고 상기 드레인 전극을 노출하기 위한 제 1 비아홀을 형성하는 단계와;Stacking a passivation film on the entire surface of the substrate including the thin film transistor and forming a first via hole for exposing the drain electrode; 상기 패시베이션막의 소정 부분에 반사막을 형성하는 단계와;Forming a reflective film on a predetermined portion of the passivation film; 상기 제 1 비아홀을 통하여 상기 소오스/드레인 전극과 접하는 화소전극을 형성하는 단계와;Forming a pixel electrode in contact with the source / drain electrode through the first via hole; 상기 소오스/드레인 전극 및 화소 전극을 덮는 화소정의막을 형성하고 화소 영역을 노출하기 위한 개구부를 형성하는 단계와; Forming a pixel defining layer covering the source / drain electrode and the pixel electrode and forming an opening for exposing the pixel region; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층을 형성하는 단계와;Forming an organic layer on the pixel electrode, the organic layer including at least a light emitting layer for emitting light; 상기 유기막층 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.And forming an upper electrode on the organic film layer. 제 1영역 및 제 2영역을 구비한 절연기판과;An insulating substrate having a first region and a second region; 상기 제 1영역 및 제 2영역 각각에 상기 절연기판의 상부에 위치하는 반도체층, 게이트 전극, 도전성 버퍼층을 갖는 소오스/드레인 전극으로 이루어진 다수의 박막트랜지스터와;A plurality of thin film transistors each comprising a source / drain electrode having a semiconductor layer, a gate electrode, and a conductive buffer layer positioned on the insulating substrate in each of the first region and the second region; 상기 기판 전면에 상기 박막트랜지스터들을 덮으며, 상기 드레인 전극이 노출된 다수의 제 1 비아홀을 갖는 패시베이션막과;A passivation layer covering the thin film transistors on the entire surface of the substrate and having a plurality of first via holes exposed by the drain electrode; 상기 제 1영역의 상기 패시베이션막 상의 발광영역에 패턴되어 형성되는 반사막과;A reflective film patterned in the light emitting area on the passivation film of the first area; 상기 제 1영역 및 제 2영역 각각에 패시베이션막의 상부에 상기 노출된 드레인 전극과 연결되는 화소전극과;A pixel electrode connected to the exposed drain electrode on the passivation layer in each of the first region and the second region; 상기 화소전극의 소정 부분을 노출하는 개구부를 가지는 화소정의막과;A pixel definition layer having an opening that exposes a predetermined portion of the pixel electrode; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층과;An organic layer including at least a light emitting layer for emitting light on the pixel electrode; 상기 유기막층 상부에 위치하는 상부 전극을 포함하는 것을 특징으로 하는 유기 전계 발광 소자.And an upper electrode positioned above the organic layer. 제 12항에 있어서,The method of claim 12, 상기 도전성 버퍼층은 식각액에 저항성이 있는 도전성 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자. The conductive buffer layer is an organic electroluminescent device, characterized in that made of a conductive material resistant to etching liquid. 제 12항에 있어서,The method of claim 12, 상기 도전성 버퍼층은 ITO, IZO, Ti 및 Cu로 이루어진 군에서 하나의 도전성 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The conductive buffer layer is an organic electroluminescent device, characterized in that made of one conductive material in the group consisting of ITO, IZO, Ti and Cu. 제 12항에 있어서,The method of claim 12, 상기 소오스/드레인 전극은 Ag, Ag 합금, Mo, MoW 및 Mo 합금으로 이루어진 금속물질에서 선택된 하나의 물질로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The source / drain electrode is made of one material selected from a metal material consisting of Ag, Ag alloy, Mo, MoW and Mo alloy. 제 12항에 있어서,The method of claim 12, 상기 유기 전계 발광 소자는 패시베이션막의 상부에 평탄화막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.The organic electroluminescent device further comprises a planarization film on top of the passivation film. 제 16항에 있어서,The method of claim 16, 상기 평탄화막은 아크릴 수지, 폴리이미드 수지, 벤조사이클로부텐수지로 이루어진 군에서 선택된 하나의 유기물질로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.The flattening film is an organic electroluminescent device, characterized in that formed of one organic material selected from the group consisting of acrylic resin, polyimide resin, benzocyclobutene resin. 제 12항에 있어서,The method of claim 12, 상기 반사막은 Al, Al 합금, Ag 및 Ag 합금으로 이루어진 군에서 선택된 하나의 금속으로 형성되는 것을 특징으로 하는 유기 전계 발광 소자.The reflective film is an organic electroluminescent device, characterized in that formed of one metal selected from the group consisting of Al, Al alloys, Ag and Ag alloys. 제 12항에 있어서,The method of claim 12, 상기 화소 전극은 ITO이거나 IZO로 이루어진 투명전극으로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The pixel electrode is an organic electroluminescent device, characterized in that consisting of a transparent electrode made of ITO or IZO. 제 12항에 있어서,The method of claim 12, 상기 상부 전극은 제 1영역은 투명전극 또는 투명금속전극으로 이루어지고,제 2영역은 반사막이 적층된 투명전극 또는 반사전극으로 이루어지는 것을 특징으로 하는 유기 전계 발광 소자.The upper electrode is an organic electroluminescent device, characterized in that the first region is made of a transparent electrode or a transparent metal electrode, and the second region is made of a transparent electrode or a reflective electrode laminated with a reflective film. 제 12항에 있어서,The method of claim 12, 상기 유기막층은 정공주입층, 정공수송층, 정공억제층, 전자수송층 및 전자주입층중에서 하나 이상을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.The organic layer is an organic electroluminescent device further comprising at least one of a hole injection layer, a hole transport layer, a hole suppression layer, an electron transport layer and an electron injection layer. 제 1영역 및 제 2영역을 구비한 절연기판을 제공하는 단계와;Providing an insulating substrate having a first region and a second region; 상기 제 1영역 및 제 2영역 각각에 상기 절연 기판의 상부에 위치하는 반도체층, 게이트 전극, 도전성 버퍼층을 갖는 소오스/드레인 전극으로 이루어진 다수의 박막트랜지스터를 형성하는 단계와;Forming a plurality of thin film transistors each having a source layer and a drain electrode having a semiconductor layer, a gate electrode, and a conductive buffer layer on the insulating substrate, the first region and the second region; 상기 기판 전면에 상기 박막트랜지스터들을 덮으며, 상기 드레인 전극이 노출된 다수의 제 1 비아홀을 갖는 패시베이션막을 형성하는 단계와;Forming a passivation layer covering the thin film transistors on the entire surface of the substrate and having a plurality of first via holes exposed by the drain electrode; 상기 제 1영역의 패시베이션막 상의 발광영역에 구비되는 반사막을 패턴하여 형성하는 단계와;Patterning and forming a reflective film provided in the light emitting region on the passivation film of the first region; 상기 제 1영역 및 제 2영역 각각에 패시베이션막의 상부에 상기 노출된 드레인 전극과 연결되는 화소전극을 형성하는 단계와;Forming a pixel electrode connected to the exposed drain electrode on the passivation layer in each of the first region and the second region; 상기 화소전극의 소정 부분을 노출하는 개구부를 가지는 화소정의막을 형성하는 단계와;Forming a pixel definition layer having an opening that exposes a predetermined portion of the pixel electrode; 상기 화소전극 상부에 발광을 위한 적어도 발광층을 포함하는 유기막층을 형성하는 단계와;Forming an organic layer on the pixel electrode, the organic layer including at least a light emitting layer for emitting light; 상기 유기막층 상부에 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자의 제조 방법.And forming an upper electrode on the organic film layer.
KR1020040048550A 2004-06-25 2004-06-25 Organic Electro-Luminescence device and method for fabricating of the same KR100635070B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040048550A KR100635070B1 (en) 2004-06-25 2004-06-25 Organic Electro-Luminescence device and method for fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040048550A KR100635070B1 (en) 2004-06-25 2004-06-25 Organic Electro-Luminescence device and method for fabricating of the same

Publications (2)

Publication Number Publication Date
KR20050122892A KR20050122892A (en) 2005-12-29
KR100635070B1 true KR100635070B1 (en) 2006-10-16

Family

ID=37294651

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040048550A KR100635070B1 (en) 2004-06-25 2004-06-25 Organic Electro-Luminescence device and method for fabricating of the same

Country Status (1)

Country Link
KR (1) KR100635070B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100669715B1 (en) * 2004-07-03 2007-01-16 삼성에스디아이 주식회사 OLED and method for fabricating the same

Also Published As

Publication number Publication date
KR20050122892A (en) 2005-12-29

Similar Documents

Publication Publication Date Title
US10026790B2 (en) Organic light-emitting display device and method for manufacturing the same
KR101386055B1 (en) Luminous display device, and its manufacturing method
KR101635165B1 (en) Display device and method for production thereof
US8183063B2 (en) Organic light emitting device and method of fabricating the same
US7586124B2 (en) Organic electroluminescent device and method for manufacturing the same
WO2019080255A1 (en) Transparent oled display and manufacturing method therefor
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
JP2007317606A (en) Organic el display device and its manufacturing method
KR100731753B1 (en) Both-sides emitting organic electroluminescence display device and fabricating Method of the same
WO2021098610A1 (en) Display substrate, method for manufacturing same, and display apparatus
KR100635064B1 (en) an active matrix organic electrominescence display and method for fabricating the same
KR102082366B1 (en) Organic light emiiting diode device and method of fabricating the same
KR102078022B1 (en) Dual sided emission type Organic electro luminescent device
KR20110015757A (en) Organic light emitting display device and method for fabricating the same
US20220344448A1 (en) Display Substrate and Preparation Method Thereof, and Display Apparatus
KR20100137272A (en) Organic light emitting display device and method for fabricating the same
TW201334040A (en) Method of fabricating pixel structure for organic light-emitting display
KR100685414B1 (en) Organic light emitting display device and fabricating method of the same
KR100899428B1 (en) Organic light emitting diode display device and fabrication method of the same
KR102089248B1 (en) Organic Light Emitting Diode Device And Method Of Fabricating The Same
KR100635070B1 (en) Organic Electro-Luminescence device and method for fabricating of the same
KR100600872B1 (en) Organic light emitting display device and the method for fabricating of the same
KR20210055131A (en) Display device and method for manufacturing the same
JP2006154494A (en) Display device and method of manufacturing the same
KR20200044520A (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14