KR100631211B1

KR100631211B1 - Wafer level packaging cap and fablication method thereof

Info

Publication number: KR100631211B1
Application number: KR20050009053A
Authority: KR
Inventors: 김규식; 김용성
Original assignee: 삼성전자주식회사
Priority date: 2005-02-01
Filing date: 2005-02-01
Publication date: 2006-10-04
Also published as: KR20060088232A

Abstract

본 발명은 폴리머로 형성된 웨이퍼 레벨 패키징 캡 및 그 제조방법에 관한 것이다. 본 발명에 의한 웨이퍼 레벨 패키징 캡은 폴리머(polymer)로 성형되며 소자가 수용되는 공간을 제공하는 소정 용적의 공동부가 그 저면에 형성되어 있고 소자 웨이퍼와 하나로 결합되는 캡 기판과, 소자에 전기적으로 연결되는 복수의 소자 패드와 대응하여 캡 기판의 저면에 형성된 복수의 메탈라인과, 메탈라인의 각각에 대응하여 캡 기판의 저면으로 부터 그 상면으로 관통하도록 형성되며 그 하부는 메탈라인에 전기적으로 연결되는 복수의 접속봉 및 캡 기판의 상면에 형성되며 복수의 접속봉 상부와 전기적으로 연결되는 복수의 캡 패드를 포함한다.The present invention relates to a wafer level packaging cap formed of a polymer and a method of manufacturing the same. The wafer level packaging cap according to the present invention is formed of a polymer and has a cap substrate having a predetermined volume formed on the bottom thereof and providing a space for accommodating the device and electrically connected to the device wafer. A plurality of metal lines formed on the bottom surface of the cap substrate in correspondence with the plurality of device pads to be formed, and corresponding to each of the metal lines, penetrating from the bottom surface of the cap substrate to the top surface thereof, and a lower portion thereof electrically connected to the metal lines It includes a plurality of connecting rods and a plurality of cap pads formed on the upper surface of the cap substrate and electrically connected to the plurality of connecting rods.

웨이퍼레벨패키지, 패키징 캡, 메탈라인, 폴리머, 공동부, 사진공정Wafer Level Package, Packaging Cap, Metal Line, Polymer, Cavity, Photo Process

Description

Wafer level packaging cap and manufacturing method thereof

도 1은 종래기술에 의한 웨이퍼 레벨 패키징 캡으로 패키징된 칩을 칩단위로 나타낸 도면,1 is a chip-by-chip view of a chip packaged with a wafer level packaging cap according to the prior art;

도 2a 내지 2r은 종래기술에 의한 웨이퍼 레벨 패키징 캡의 제조방법을 나타낸 공정도,2a to 2r is a process diagram showing a manufacturing method of a wafer level packaging cap according to the prior art,

도 3은 종래기술에 의한 웨이퍼 레벨 패키징 캡의 공동부 모서리의 확대 단면도,3 is an enlarged cross sectional view of a cavity edge of a wafer level packaging cap according to the prior art;

도 4는 본 발명에 의한 웨이퍼 레벨 패키징 캡으로 패키징된 칩을 칩단위로 나타낸 도면,4 is a chip-by-chip view of a chip packaged with a wafer level packaging cap according to the present invention;

도 5는 본 발명에 의한 웨이퍼 레벨 패키징 캡의 공동부 모서리의 확대단면도,5 is an enlarged cross-sectional view of a cavity edge of a wafer level packaging cap according to the present invention;

도 6a 내지 6h는 본 발명에 의한 웨이퍼 레벨 패키징 캡의 제조방법을 나타낸 공정도이다.6A to 6H are process drawings showing a method for manufacturing a wafer level packaging cap according to the present invention.

*도면의 주요부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10; 소자 웨이퍼 12; 소자10; Device wafer 12; device

13; 소자 패드 14; 실링라인13; Device pads 14; Sealing line

100; 웨이퍼 레벨 패키징 캡 110; 캡 기판100; Wafer level packaging cap 110; Cap substrate

111; 공동부(cavity) 112; 메탈라인111; Cavity 112; Metal line

113; 접속봉 114; 캡 패드113; Connecting rod 114; Cap pad

115; 연결구멍 117; 실링라인115; Connecting hole 117; Sealing line

본 발명은 웨이퍼 레벨 패키징 방법에 관한 것으로서, 보다 상세하게는 그 패키징 방법에 사용되는 웨이퍼 레벨 패키징 캡과 그 캡의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer level packaging method, and more particularly, to a wafer level packaging cap used in the packaging method and a manufacturing method of the cap.

일반적으로 칩단위로 제조되는 RF filter, 통신용 RF switch, RF MEMS 등의 미세구조 및 액추에이터 등과 같이 특정 기능을 수행하는 소자들은 수분, 기타 파티클(particle) 및 고온에 취약하기 때문에 패키징이 필요하다. 이와 같은 패키징은 특정 기능을 수행하는 소자가 형성된 소자 웨이퍼의 상면을 소자가 수용될 수 있는 공간을 제공하는 소정 부피의 공동부(cavity)가 형성된 캡으로 덮고 밀봉함으로써 이루어진다. 그런데 웨이퍼 레벨 패키징은 복수의 소자가 형성된 웨이퍼를 칩단위로 절단하기 전에 웨이퍼 단위로 형성된 패키징 캡으로 밀봉하여 패키징하는 것을 말한다. 이하에서는 웨이퍼 레벨 패키징 캡에 대해 칩단위로 설명한다.In general, devices that perform specific functions, such as microstructures and actuators such as RF filters, RF switches, and RF MEMS, which are manufactured on a chip basis, are vulnerable to moisture, other particles, and high temperatures, and thus require packaging. Such packaging is accomplished by covering and sealing the top surface of an element wafer on which an element that performs a particular function is formed with a cap having a predetermined volume of cavity providing space for the element. By the way, wafer level packaging refers to packaging by sealing with a packaging cap formed in a wafer unit before cutting a wafer formed with a plurality of elements in a chip unit. Hereinafter, the wafer level packaging cap will be described in chip units.

이와 같은 종래기술에 의한 웨이퍼 레벨의 패키징 캡을 사용하여 패키징한 칩의 일예가 도 1에 도시되어 있다.An example of a chip packaged using such a prior art wafer level packaging cap is shown in FIG. 1.

도 1을 참조하면, 패키징된 칩은 소자 웨이퍼(10)와 패키징 캡(20)을 포함하여 구성된다.Referring to FIG. 1, a packaged chip includes a device wafer 10 and a packaging cap 20.

소자 웨이퍼(10)는 소자 기판(11)과, 그 상면에 형성된 특정 기능을 수행하는 소자(12)와, 소자(12)와 전기적으로 연결된 복수의 소자 패드(13)로 구성되며, 일반적인 반도체 제조공정에 의해 제조된다.The element wafer 10 includes an element substrate 11, an element 12 performing a specific function formed on an upper surface thereof, and a plurality of element pads 13 electrically connected to the element 12. It is manufactured by a process.

패키징 캡(20)은 소자(12)가 수용되는 공간을 제공하는 소정 용적의 공동부(22)가 그 저면에 형성되어 있으며 소자 웨이퍼(10)와 하나로 결합되는 캡 기판(21)과, 소자(12)에 전기적으로 연결되는 복수의 소자 패드(13)와 대응하여 캡 기판(21)의 저면에 형성된 복수의 제1메탈라인(25)과, 제1메탈라인(25)의 각각에 대응하여 캡 기판(21)의 저면으로 부터 공동부(22)의 내면(22a)으로 형성된 복수의 제2메탈라인(26)과, 제2메탈라인(26)의 각각에 대응하여 캡 기판(21)의 상면으로 관통하는 복수의 연결구멍(28)과, 복수의 연결구멍(28) 각각의 내측에 형성되며 그 하부는 제2메탈라인(26)에 전기적으로 연결되는 복수의 접속봉(24), 및 캡 기판(21)의 상면에 형성되며 복수의 연결구멍(28)의 접속봉(24) 상부와 전기적으로 연결되는 복수의 캡 패드(23)로 구성된다. The packaging cap 20 includes a cap substrate 21 having a predetermined volume of a cavity 22 formed at a bottom thereof and providing a space in which the device 12 is accommodated, and coupled to the device wafer 10 in one piece. Caps corresponding to each of the plurality of first metal lines 25 and the first metal lines 25 formed on the bottom surface of the cap substrate 21 in correspondence with the plurality of element pads 13 electrically connected to the plurality of element pads 12. The upper surface of the cap substrate 21 corresponding to each of the plurality of second metal lines 26 and the second metal lines 26 formed from the bottom surface of the substrate 21 to the inner surface 22a of the cavity 22. A plurality of connecting holes 28 penetrating through each other, a plurality of connecting rods 24 formed on the inner side of each of the plurality of connecting holes 28, and a lower portion of which is electrically connected to the second metal line 26. It is formed of a plurality of cap pads 23 formed on the upper surface of the substrate 21 and electrically connected to upper portions of the connecting rods 24 of the plurality of connection holes 28.

따라서, 칩은 상술한 소자 웨이퍼(10)와 패키징 캡(20)을 각각에 형성된 실링라인(14)(27)을 형성하는 실링재료(solder)를 용융하여 본딩함으로써 패키징이 완료된다.Therefore, the packaging is completed by melting and bonding the sealing material forming the sealing lines 14 and 27 formed on the device wafer 10 and the packaging cap 20 as described above.

이하에서, 상술한 패키징 캡(20)의 제조방법에 대하여 첨부된 도 2a 내지 도 2r을 참조하여 설명한다.Hereinafter, a method of manufacturing the above-described packaging cap 20 will be described with reference to FIGS. 2A to 2R.

먼저, 패키징 캡(20)의 캡 기판(21)이 될 웨이퍼(31)를 준비한다(2a). 통상, 패키징 캡(20)은 실리콘(Si) 웨이퍼를 사용하여 캡 기판(21)을 제조한다.First, the wafer 31 to be the cap substrate 21 of the packaging cap 20 is prepared (2a). Typically, the packaging cap 20 manufactures a cap substrate 21 using a silicon (Si) wafer.

준비된 웨이퍼의 표면에 산화층(32)을 형성한다(2b). 이어서, 사진공정(Photolithography)을 통하여 공동부(22)에 대응되는 패턴(33)을 형성한다(2c). 사진공정이란 웨이퍼(31)의 상면에 감광막을 형성한 후, 감광막 위에 필요한 형상의 패턴이 형성된 마스크를 씌운 후 빛을 조사하고 현상하여 필요한 형상을 형성할 수 있는 패턴에 대응되는 감광막 부분만을 남기는 공정을 말한다. 이하, 사진공정이란 이와 동일 내지 유사한 의미로 사용된다.An oxide layer 32 is formed on the surface of the prepared wafer (2b). Subsequently, a pattern 33 corresponding to the cavity 22 is formed through photolithography (2c). The photographing process is a process of forming a photoresist film on the upper surface of the wafer 31, and then covering only a photoresist part corresponding to a pattern capable of forming a desired shape by applying a light after developing a mask having a pattern of a desired shape formed on the photoresist film. Say Hereinafter, the photographic process is used in the same or similar sense.

다음으로 공동부(22)가 형성될 부분의 산화막(34)을 에칭으로 제거하고(2d), 습식 실리콘 에칭을 하여 웨이퍼(31)에 소정 깊이의 공동부(22)를 형성한다(2e). 그 후, 패턴을 이루었던 감광막(33)과 산화층(32)을 차례로 제거한 후 세정한다(2f).Next, the oxide film 34 in the portion where the cavity 22 is to be formed is removed by etching (2d), and wet silicon etching is performed to form the cavity 22 having a predetermined depth in the wafer 31 (2e). Thereafter, the photosensitive film 33 and the oxide layer 32, which have been patterned, are sequentially removed and washed (2f).

이어서, 웨이퍼(31)의 공동부(22)가 형성된 면에 추후에 제2메탈라인(26)으로 형성될 시드 메탈을 증착하여 시드 메탈층(41)을 형성한다(2g). 그리고, 웨이퍼(31)에 시드 메탈층(41)이 형성된 면의 반대면에 사진공정을 통해 복수의 연결구멍(28)을 가공하기 위한 패턴(42)을 형성한다(2h). ICP-RIE 장치를 이용하여 웨이퍼(31)를 완전히 관통할 때까지 건식 에칭(dry etching)하여 연결구멍(28)을 가공한다(2i). 이후, Ashing공정을 통해 연결구멍(28)의 패턴(42)을 형성했던 감광막을 제거하고 연결구멍(28)에 접속봉(24)을 이루기 위해 연결구멍(28) 바닥의 시드 메탈층(41)으로부터 도금을 하여 금속을 적층한다(2j). 이때, 도금에 의해 형성된 복 수의 접속봉(24)의 높이는 서로 일치하지 않으므로 랩핑(Lapping) 및 CMP공정을 거쳐 균일한 높이로 만들고 클리닝한다(2k).Subsequently, the seed metal to be formed of the second metal line 26 is deposited on the surface where the cavity 22 of the wafer 31 is formed to form the seed metal layer 41 (2g). Then, a pattern 42 for processing the plurality of connection holes 28 is formed on the surface opposite to the surface on which the seed metal layer 41 is formed on the wafer 31 (2h). The connection hole 28 is processed by dry etching until it completely penetrates the wafer 31 using the ICP-RIE apparatus (2i). Subsequently, the seed metal layer 41 at the bottom of the connection hole 28 is removed to remove the photoresist film that forms the pattern 42 of the connection hole 28 through the ashing process and form the connection rod 24 in the connection hole 28. Metal plating is carried out by laminating from (2j). At this time, since the heights of the plurality of connecting rods 24 formed by plating do not coincide with each other, a uniform height is made and cleaned through lapping and CMP processes (2k).

다음으로, 웨이퍼(31)의 상면에 캡 패드(23)가 될 메탈을 증착하여 탑 메탈층(51)을 형성한다(2ℓ). 그리고, 사진공정을 통해 탑 메탈층(51) 위에 캡 패드(23)를 형성하기 위한 패턴(52)을 만든다(2m). 탑 메탈층(51)을 에칭하고 패턴을 이루던 감광막(52)을 클리닝하여 캡 패드(23)를 완성한다(2n).Next, the top metal layer 51 is formed by depositing a metal to be the cap pad 23 on the upper surface of the wafer 31 (2 L). Then, a pattern 52 for forming the cap pad 23 on the top metal layer 51 is formed through the photolithography process (2m). The top metal layer 51 is etched to clean the patterned photoresist 52, thereby completing the cap pad 23 (2n).

이어서, 웨이퍼(31) 저면의 시드 메탈층(41)에 사진공정을 통해 제2메탈라인(26)의 패턴(61)을 형성한다(2o). 그리고 시드 메탈층(41)을 에칭하고 패턴을 형성한 감광막(61)을 제거하여 제2메탈라인(26)을 완성한다(2p). 그 후, 제1메탈라인(25)을 형성하기 위해 제2메탈라인(26)과 웨이퍼(31)의 저면에 사진공정을 통해 제1메탈라인(25)의 패턴(62)을 형성한다(2q). 전자빔(E-beam) 증착장치를 이용하여 패턴(62)의 상측에 메탈층을 증착하고 리프트 오프(lift-off) 공정을 통해 불필요한 메탈과 감광막(62)을 제거함으로써 제1메탈라인(25)을 형성한다(2r). 그 후 클리닝하면 패키징 캡(20)이 완성된다.Subsequently, a pattern 61 of the second metal line 26 is formed on the seed metal layer 41 on the bottom surface of the wafer 31 through a photolithography process (2o). The second metal line 26 is completed by etching the seed metal layer 41 and removing the photosensitive film 61 having a pattern (2p). Thereafter, in order to form the first metal line 25, the pattern 62 of the first metal line 25 is formed on the bottom surface of the second metal line 26 and the wafer 31 through a photo process (2q). ). The first metal line 25 is formed by depositing a metal layer on the upper side of the pattern 62 using an E-beam deposition apparatus and removing unnecessary metal and the photoresist layer 62 through a lift-off process. To form (2r). After that, the packaging cap 20 is completed by cleaning.

그런데, 이와 같은 공정을 통해 제조된 패키징 캡은 다음과 같은 문제점이 있다. However, the packaging cap manufactured through such a process has the following problems.

첫번째로, 습식 에칭(wet etching)공정을 통해 공동부(22)를 형성할 때, 실리콘(Si) 웨이퍼는 결정면을 따라 에칭되는 성질이 있어 에칭된 공동부(22)의 모서리(22b)는 도 3과 같이 예리한 각을 갖게 된다. 그런데, 메탈을 날카로운 모서리(22b)에 증착시키는 것은 어렵기 때문에 메탈라인을 캡 기판(21)의 저면(21a)으로 부터 공동부(22)의 경사면(22c)을 거쳐 공동부 내면(22a)까지 일체로 형성하는 것이 곤란하다. 따라서, 상술한 바와 같이 제1메탈라인(25)과 제2메탈라인(26)으로 나누어 형성할 수 밖에 없기 때문에 공정이 복잡해진다는 문제가 있다.First, when the cavity 22 is formed through a wet etching process, the silicon (Si) wafer is etched along the crystal plane so that the edge 22b of the etched cavity 22 is shown in FIG. It has a sharp angle like 3. However, since it is difficult to deposit the metal on the sharp edges 22b, the metal lines are moved from the bottom surface 21a of the cap substrate 21 to the cavity inner surface 22a via the inclined surface 22c of the cavity 22. It is difficult to form integrally. Therefore, there is a problem in that the process becomes complicated because it can only be formed by dividing the first metal line 25 and the second metal line 26 as described above.

두번째로, 실리콘(Si) 웨이퍼(31)를 에칭하여 연결구멍(28)을 형성하면 연결구멍(28)의 내면이 불규칙하게 가공되기 때문에, 연결구멍(28)에 메탈을 전기도금으로 적층하여 접속봉(24)을 만들면 복수의 접속봉(24) 상면의 높이가 서로 달라 후속 공정을 표준화할 수가 없다는 문제가 있다.Secondly, when the silicon (Si) wafer 31 is etched to form the connection hole 28, the inner surface of the connection hole 28 is irregularly processed, so that metal is laminated on the connection hole 28 by electroplating. When the rod 24 is made, there is a problem that the heights of the upper surfaces of the plurality of connecting rods 24 are different from each other so that subsequent processes cannot be standardized.

세번째로, 도금으로 형성된 복수의 접속봉(24)의 높이를 일정하게 하기 위해 CMP공정을 사용하나 현재까지 확립된 CMP공정 후 클리닝하는 공정이 없기 때문에 재현성이 부족하고 대량생산이 곤란하다는 문제가 있다.Thirdly, although the CMP process is used to make the height of the plurality of connecting rods 24 formed by plating constant, there is a problem in that reproducibility is insufficient and mass production is difficult because there is no process for cleaning after the CMP process established to date. .

네번째로, 캡 기판(21)으로 통상 실리콘(Si) 웨이퍼를 사용하나 이때는 실리콘 웨이퍼의 가공한계에 의해 캡 기판(21)의 두께를 300㎛ 이하로 낮출 수 없다는 제한이 있다. 따라서 단가를 낮출 수 있는 여지가 없다는 문제도 있다.Fourthly, a silicon wafer is usually used as the cap substrate 21. In this case, however, the thickness of the cap substrate 21 cannot be reduced to 300 µm or less due to the processing limit of the silicon wafer. Therefore, there is a problem that there is no room to lower the unit price.

본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로서, 폴리머를 사용하여 캡 기판을 형성함으로써 제조공정이 간단한 웨이퍼 레벨 패키징 캡 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and an object thereof is to provide a wafer-level packaging cap and a method of manufacturing the same, by which a manufacturing process is simplified by forming a cap substrate using polymer.

또, 본 발명의 다른 목적은 패키징 캡의 두께를 종래의 웨이퍼 캡보다 얇게 함으로써 칩을 소형화할 수 있고 그 제조원가를 낮출 수 있는 패키징 캡 및 그 제조방법을 제공하는 것이다.Another object of the present invention is to provide a packaging cap and a method of manufacturing the same, which can reduce the size of the chip and reduce its manufacturing cost by making the thickness of the packaging cap thinner than the conventional wafer cap.

상기와 같은 본 발명의 목적은, 소자가 그 상면에 형성된 소자 웨이퍼를 덮는 웨이퍼 레벨 패키징 캡에 있어서, 폴리머(polymer)로 성형되며, 상기 소자가 수용되는 공간을 제공하는 소정 용적의 공동부가 그 저면에 형성되어 있고, 상기 소자 웨이퍼와 하나로 결합되는 캡 기판; 상기 소자에 전기적으로 연결되는 복수의 소자 패드와 대응하여 상기 기판의 저면에 형성된 복수의 메탈라인; 상기 메탈라인의 각각에 대응하여 상기 캡 기판의 저면으로 부터 그 상면으로 관통하도록 형성되며, 그 하부는 상기 메탈라인에 전기적으로 연결되는 복수의 접속봉; 및 상기 캡 기판의 상면에 형성되며, 상기 복수의 접속봉 상부와 전기적으로 연결되는 복수의 캡 패드;를 포함하는 웨이퍼 레벨 패키징 캡을 제공함으로써 달성된다.An object of the present invention as described above is a wafer level packaging cap in which an element covers an element wafer formed on an upper surface thereof, the bottom portion of which is formed of a polymer and has a predetermined volume of cavities for providing a space in which the element is accommodated. A cap substrate formed at and coupled to the device wafer as one; A plurality of metal lines formed on a bottom surface of the substrate to correspond to a plurality of device pads electrically connected to the devices; A plurality of connecting rods formed to penetrate from a bottom surface of the cap substrate to an upper surface corresponding to each of the metal lines, and a lower portion of which is electrically connected to the metal lines; And a plurality of cap pads formed on an upper surface of the cap substrate and electrically connected to upper portions of the plurality of connection rods.

여기서, 상기 폴리머는 두께가 50㎛ 이상인 막을 만들 수 있으며, 50~300℃의 온도에서도 성질이 변하지 않는 것이 바람직하다.Here, the polymer may make a film having a thickness of 50 μm or more, and it is preferable that the property does not change even at a temperature of 50 to 300 ° C.

또한, 상기 접속봉은 상기 공동부에 형성되며, 상기 메탈라인은 상기 캡 기판의 저면으로부터 상기 공동부의 경사면을 거쳐 상기 공동부의 연결구멍 하부까지 연속 일체로 형성된다.In addition, the connecting rod is formed in the cavity, and the metal line is continuously formed from the bottom of the cap substrate to the lower portion of the connection hole of the cavity via the inclined surface of the cavity.

그리고, 상기 캡 기판은, 상기 소자 웨이퍼의 실링라인에 대응되는 캡 실링라인을 더 포함하는 것이 바람직하다. 이때, 캡 실링라인은 AuSn 또는 InSn으로 형성된다.The cap substrate may further include a cap sealing line corresponding to the sealing line of the device wafer. In this case, the cap sealing line is formed of AuSn or InSn.

본 발명의 다른 측면에서, 상기와 같은 본 발명의 목적은, 소자가 그 상면에 형성된 소자 웨이퍼를 덮는 웨이퍼 레벨 패키징 캡의 제조방법에 있어서, 폴리머를 사용하여 웨이퍼 상에 복수의 연결구멍을 갖는 캡 기판을 형성하는 단계; 상기 연결구멍에 메탈을 도금하여 접속봉을 형성하는 단계; 폴리머를 사용하여 상기 캡 기판의 일면에 상기 소자가 수용되는 공간을 제공하며, 상기 복수의 접속봉이 내면에 위치하는 소정 용적의 공동부를 형성하는 단계; 상기 공동부 내면의 접속봉과 전기적으로 연결되며, 상기 공동부 외측의 캡 기판 면까지 연장된 메탈라인을 형성하는 단계; 상기 웨이퍼를 에칭하여 제거하는 단계; 및 상기 기판의 반대면에 캡 패드를 형성하는 단계;를 포함하는 웨이퍼 레벨 패키징 캡의 제조방법을 제공함으로써 달성된다.In another aspect of the present invention, an object of the present invention as described above is a method of manufacturing a wafer level packaging cap in which an element covers an element wafer formed on an upper surface thereof, wherein the cap has a plurality of connection holes on the wafer using a polymer. Forming a substrate; Forming a connecting rod by plating metal on the connection hole; Providing a space for accommodating the device on one surface of the cap substrate using a polymer, and forming a cavity having a predetermined volume in which the plurality of connecting rods are located on an inner surface thereof; Forming a metal line electrically connected to a connecting rod of an inner surface of the cavity and extending to a cap substrate surface outside the cavity; Etching to remove the wafer; And forming a cap pad on an opposite side of the substrate.

여기서, 상기 캡 기판 형성 단계는, 상기 웨이퍼 상에 시드 메탈층을 증착하는 단계; 상기 시드 메탈층 상에 폴리머로 소정 두께의 캡 기판을 형성하는 단계; 상기 캡 기판을 경화시키는 단계;를 포함한다.The cap substrate forming step may include depositing a seed metal layer on the wafer; Forming a cap substrate having a predetermined thickness of a polymer on the seed metal layer; And curing the cap substrate.

그리고, 상기 메탈라인 형성 단계는, 상기 캡 기판의 일면에 메탈층을 형성하는 단계; 상기 메탈층에 사진공정에 의해 메탈라인의 패턴을 형성하는 단계; 불필요한 메탈층을 제거하여 메탈라인을 형성하는 단계;를 포함한다.The metal line forming step may include forming a metal layer on one surface of the cap substrate; Forming a pattern of a metal line on the metal layer by a photo process; It includes; forming a metal line by removing the unnecessary metal layer.

이하, 첨부된 도면을 참조하여 본 발명에 의한 웨이퍼 레벨 패키징 캡에 대하여 설명한다. 다만, 종래기술과 동일 또는 유사한 부분은 동일한 참조부호를 부여하여 설명한다.Hereinafter, a wafer level packaging cap according to the present invention will be described with reference to the accompanying drawings. However, the same or similar parts as the prior art will be described with the same reference numerals.

도 4를 참조하면, 본 발명에 의한 웨이퍼 레벨 패키징 캡(100)은 캡 기판(110)과, 공동부(111)와, 복수의 메탈라인(112)과, 복수의 접속봉(113), 및 복수의 캡 패드(114)를 포함한다.Referring to FIG. 4, the wafer level packaging cap 100 according to the present invention includes a cap substrate 110, a cavity 111, a plurality of metal lines 112, a plurality of connecting rods 113, and A plurality of cap pads 114 are included.

캡 기판(110)은 패키징 캡(100)의 몸체를 형성하며 실링재료(solder)에 의해 소자 웨이퍼(10)와 하나로 결합되는 것으로서, 폴리머(polymer)를 일반적인 웨이퍼 제조공정에 사용되는 스핀공정을 통해 소정 두께를 갖는 막으로 형성하여 만든다. 이때, 캡 기판을 이루는 폴리머는 사진공정에서 감광막을 형성하는데 사용되는 포토레지스트(photresist)로 사용될 수 있으며, 스핀공정을 이용하여 50㎛ 이상의 두께를 갖는 막(층)으로 성형할 수 있는 성질을 갖는 것이 바람직하다. 또한, 본 발명에 의한 패키징 캡을 제조하는데 사용되는 폴리머는 온도가 50~300℃까지 상승하여도 그 성질이 변화하지 않는 것이 바람직하다. 이와 같은 폴리머의 일예로는 웨이퍼 상에 적층하여 회로를 만드는 일반적인 반도체 제조방법에서 전극 등의 메탈을 도금으로 형성하기 위한 몰드(mold)를 만드는데 사용되는 도금 몰드용 폴리머가 있다.The cap substrate 110 forms the body of the packaging cap 100 and is combined with the device wafer 10 by a sealing material, and a polymer is formed through a spin process used in a general wafer manufacturing process. It is made by forming a film having a predetermined thickness. At this time, the polymer constituting the cap substrate may be used as a photoresist (photresist) used to form a photoresist film in the photographing process, and has a property that can be formed into a film (layer) having a thickness of 50㎛ or more by using a spin process It is preferable. Moreover, it is preferable that the property of the polymer used for manufacturing the packaging cap by this invention does not change even if temperature rises to 50-300 degreeC. One example of such a polymer is a plating mold polymer used to make a mold for forming a metal such as an electrode by plating in a general semiconductor manufacturing method of laminating a wafer to make a circuit.

공동부(cavity)(111)는 특정 기능을 수행하는 소자(12)가 수용되는 공간을 제공하는 소정 용적의 공간으로서 캡 기판(110)의 저면에 형성된다. 공동부(111)의 크기는 소자 웨이퍼(10)에 마련된 특정 기능의 소자(12)에 따라 정해진다. 이와 같은 공동부(111)는 폴리머를 사용하여 사진공정에 의해 형성된다. 따라서, 공동부(111)의 모서리(111b)는 도 5에 도시된 바와 같이 완만한 곡선으로 부드럽게 형성된다.The cavity 111 is formed in the bottom surface of the cap substrate 110 as a space of a predetermined volume providing a space in which the element 12 performing a specific function is accommodated. The size of the cavity 111 is determined according to the device 12 of a particular function provided in the device wafer 10. Such a cavity 111 is formed by a photo process using a polymer. Thus, the corner 111b of the cavity 111 is smoothly formed in a gentle curve as shown in FIG. 5.

메탈라인(112)은 소자 웨이퍼(10)에 마련되며 소자(12)에 전기적으로 연결된 복수의 소자 패드(13) 각각에 대응하여 캡 기판(110)의 저면에 복수개로 형성된다. 이 메탈라인(112)은 접속봉(113)과 소자 패드(13)가 전기적으로 연결되도록 하는 것으로서, 메탈라인(112)의 일단은 접속봉(113)의 하면에 연결되고, 메탈라인(112)의 타단은 소자 웨이퍼(10)의 소자 패드(13)와 접촉되는 위치의 캡 기판(110) 저면에 형성된다. 이때, 공동부(111)의 모서리(111b)가 부드러운 곡선으로 되어 있기 때문에 그 위에 형성된 메탈라인(112)은 안정적으로 캡 패드(110)의 저면에 부착되어 있다.The metal lines 112 are provided on the device wafer 10 and are formed in plural on the bottom surface of the cap substrate 110 corresponding to each of the plurality of device pads 13 electrically connected to the device 12. The metal line 112 is to connect the connecting rod 113 and the device pad 13 electrically, one end of the metal line 112 is connected to the lower surface of the connecting rod 113, the metal line 112 The other end of the cap substrate 110 is formed on the bottom surface of the cap substrate 110 at a position in contact with the device pad 13 of the device wafer 10. At this time, since the corner 111b of the cavity 111 has a smooth curve, the metal line 112 formed thereon is stably attached to the bottom surface of the cap pad 110.

복수의 접속봉(113)은 금속, 즉 메탈로 형성되며, 메탈라인(112)과 캡 기판(110)의 상면에 형성된 캡 패드(114)를 전기적으로 연결한다. 접속봉(113)은 캡 기판(110)의 상하면을 관통하는 연결구멍(115)을 형성한 후, 그 연결구멍(115)의 내측에 메탈을 전기도금함으로써 형성할 수 있다. The connecting rods 113 are formed of metal, that is, metal, and electrically connect the cap line 114 formed on the metal line 112 and the upper surface of the cap substrate 110. The connecting rod 113 may be formed by forming a connection hole 115 penetrating the upper and lower surfaces of the cap substrate 110 and then electroplating a metal inside the connection hole 115.

캡 패드(114)는 패키징 캡(100)으로 덮인 소자(12)가 외부의 장치와 전기적으로 연결되도록 하는 것으로서, 소자(12)에 마련된 소자 패드(13)의 갯수에 대응하여 복수개가 형성된다. 이러한 캡 패드(114)는 캡 기판(110)의 상면에 복수의 연결구멍(115)의 접속봉(113) 상면과 전기적으로 연결되도록 형성된다.The cap pad 114 allows the device 12 covered by the packaging cap 100 to be electrically connected to an external device, and a plurality of cap pads 114 are formed corresponding to the number of device pads 13 provided in the device 12. The cap pad 114 is formed on the upper surface of the cap substrate 110 to be electrically connected to the upper surfaces of the connecting rods 113 of the plurality of connection holes 115.

따라서, 칩은 상술한 패키징 캡(100)을 특정 기능을 수행하는 소자(12)가 소자 기판(11)의 상면에 마련된 소자 웨이퍼(10)에 실링재료(solder)를 사용하여 본딩함으로써 패키징이 완료된다. 이때, 패키징 캡(100)을 사용하여 소자 웨이퍼(10)를 패키징하는 방법은 다음과 같다.Therefore, the chip is packaged by using a sealing material (solder) on the device wafer 10 provided on the upper surface of the device substrate 11 is a device 12 performing a specific function of the packaging cap 100 described above. do. In this case, a method of packaging the device wafer 10 using the packaging cap 100 is as follows.

먼저, 소자 웨이퍼(10)와 패키징 캡(100) 각각의 접착면에 실링재료로 웨이퍼 실링라인(14)과 캡 실링라인(117)을 형성한다. 웨이퍼 및 캡 실링라인(14,117)은 에칭이나 리프트 오프(lift-off) 공법을 사용하여 형성한다. 이어서, 소자 웨이 퍼(10)와 패키징 캡(100)의 실링라인(14,117)이 서로 일치하도록 하여 소자 웨이퍼(10)에 패키징 캡(100)을 덮고 레이저 등으로 실링재료가 용융될 수 있는 정도의 열을 가하면 소자 웨이퍼(10)와 패키징 캡(100)이 서로 접착되어 패키징이 완성된다. 이와 같이 본 발명에 의한 패키징 캡(100)은 일반적인 폴리머와 달리 실링재료의 용융온도 이상에서도 그 성질이 변하지 않는 폴리머로 성형되기 때문에 종래의 웨이퍼 패키징 캡에 일반적으로 사용되는 가열하여 본딩하는 방법을 사용하여 패키징 캡(100)을 소자 웨이퍼(10)에 접착할 수 있다. 예컨대, 패키징 캡(100)을 300℃에서도 성질이 변하지 않는 폴리머를 사용하여 성형한 경우에는 실링재료로 대략 270℃에서 용융되는 AuSn, InSn등의 솔더를 사용하여 패키징 캡(100)을 소자 웨이퍼(10)에 접착할 수 있다. First, a wafer sealing line 14 and a cap sealing line 117 are formed on a bonding surface of each of the device wafer 10 and the packaging cap 100 with a sealing material. Wafer and cap sealing lines 14,117 are formed using etching or lift-off techniques. Subsequently, the device wafer 10 and the sealing lines 14 and 117 of the packaging cap 100 coincide with each other to cover the packaging cap 100 on the device wafer 10, and the sealing material may be melted by a laser or the like. When heat is applied, the device wafer 10 and the packaging cap 100 are adhered to each other to complete packaging. Thus, since the packaging cap 100 according to the present invention is formed of a polymer that does not change its properties even above the melting temperature of the sealing material, unlike a general polymer, a heating and bonding method generally used in a conventional wafer packaging cap is used. The packaging cap 100 can then be adhered to the device wafer 10. For example, when the packaging cap 100 is molded using a polymer whose properties do not change even at 300 ° C., the packaging cap 100 is formed by using a solder such as AuSn, InSn, or the like, which is melted at about 270 ° C. as a sealing material. 10).

상기와 같은 본 발명에 의한 웨이퍼 레벨 패키징 캡(100)을 제조하는 방법은 크게 다음과 같은 단계로 구분할 수 있다.The method of manufacturing the wafer level packaging cap 100 according to the present invention as described above can be largely divided into the following steps.

즉, 웨이퍼 레벨 패키징 캡 제조방법은 폴리머를 사용하여 웨이퍼 상에 복수의 연결구멍을 갖는 캡 기판을 형성하는 캡 기판 형성 단계와, 연결구멍에 메탈을 도금하여 접속봉을 형성하는 접속봉 형성 단계와, 폴리머를 사용하여 캡 기판의 상면에 소자가 수용되는 공간을 제공하며 복수의 접속봉이 내면에 위치하는 소정 용적의 공동부를 형성하는 공동부 형성 단계와, 공동부 내면의 접속봉과 전기적으로 연결되며 공동부 외측의 캡 기판 상면까지 연장된 메탈라인을 형성하는 메탈라인 형성 단계와, 웨이퍼를 에칭하여 제거하는 웨이퍼 제거 단계, 및 캡 기판의 반대면에 캡 패드를 형성하는 캡 패드 형성 단계로 구성된다.That is, a wafer level packaging cap manufacturing method includes a cap substrate forming step of forming a cap substrate having a plurality of connecting holes on a wafer using a polymer, and a connecting rod forming step of forming a connecting rod by plating a metal in the connecting hole; A cavity is formed by using a polymer to provide a space for accommodating the device on the upper surface of the cap substrate and forms a cavity having a predetermined volume in which a plurality of connecting rods are located on the inner surface, and is electrically connected to the connecting rod on the inner surface of the cavity. A metal line forming step of forming a metal line extending to the upper surface of the cap substrate of the outer side, a wafer removing step of etching to remove the wafer, and a cap pad forming step of forming a cap pad on the opposite side of the cap substrate.

이하, 상기와 같이 구성된 웨이퍼 레벨 패키징 캡을 제조하는 방법에 대하여 첨부된 도 6a 내지 6h를 참조하여 상세하게 설명한다.Hereinafter, a method of manufacturing the wafer level packaging cap configured as described above will be described in detail with reference to FIGS. 6A to 6H.

먼저, 폴리머를 사용하여 캡 기판(110, 도 4 참조)을 형성할 웨이퍼(120)를 준비한다(6a). 그리고, 웨이퍼(120)의 상면에 접속봉(113)을 전기도금하여 형성할 금속의 시드 메탈층(121)을 증착공정으로 형성한다(6b).First, a wafer 120 for forming a cap substrate 110 (see FIG. 4) using a polymer is prepared (6a). Then, a seed metal layer 121 of metal to be formed by electroplating the connecting rod 113 on the upper surface of the wafer 120 is formed by a deposition process (6b).

이어서, 스핀공정을 사용하여 웨이퍼(120)의 시드 메탈층(121) 상면에 폴리머로 추후 캡 기판(110)이 될 폴리머층(122)을 형성한다. 이때, 폴리머층(122)은 50~100㎛ 정도로 성형하는 것이 바람직하다. 폴리머층(122)의 형성이 완료되었으면 접속봉(113)이 형성될 복수의 연결구멍(115)을 사진공정으로 형성한다(6c). 즉, 복수의 연결구멍(115)에 해당하는 패턴이 형성된 마스크를 폴리머층(122)에 올려 놓고 노광시킨 후 현상함으로써 폴리머층(122)에 복수의 연결구멍(115)을 형성한다. 이와 같이 사진공정으로 가공된 연결구멍(115)은 웨이퍼(120) 상면의 시드 메탈층(121)까지 관통되며, 연결구멍(115)의 내면은 건식 에칭에 의해 가공된 실리콘 웨이퍼 패키징 캡(20, 도 1 참조)의 연결구멍(28)의 가공면과 달리 균일한 면을 갖고 있다. 연결구멍(115)의 가공이 완료된 후, 폴리머층(122)을 경화시키면 캡 기판(110)이 완성된다.Subsequently, a polymer layer 122, which is to be a cap substrate 110, is formed of a polymer on an upper surface of the seed metal layer 121 of the wafer 120 using a spin process. At this time, the polymer layer 122 is preferably molded to about 50 ~ 100㎛. When the formation of the polymer layer 122 is completed, a plurality of connection holes 115 on which the connecting rods 113 are to be formed are formed by a photo process (6c). That is, a plurality of connection holes 115 are formed in the polymer layer 122 by developing a mask on which the patterns corresponding to the plurality of connection holes 115 are formed on the polymer layer 122 and exposing them. The connection hole 115 processed as described above passes through the seed metal layer 121 on the upper surface of the wafer 120, and the inner surface of the connection hole 115 is processed by dry etching. Unlike the machining surface of the connection hole 28 of FIG. 1, it has a uniform surface. After the processing of the connection hole 115 is completed, when the polymer layer 122 is cured, the cap substrate 110 is completed.

다음으로, 전기도금공정을 통해 복수의 연결구멍(115) 내측에 금속을 적층하여 접속봉(113)을 형성한다(6d). 이때, 연결구멍(115)의 내면은 균일한 표면을 갖고 있으므로 복수의 연결구멍(115)에 도금으로 형성된 복수의 접속봉(113)의 높이는 대체적으로 균일하다.Next, the connecting rod 113 is formed by laminating metal inside the plurality of connection holes 115 through the electroplating process (6d). At this time, since the inner surface of the connection hole 115 has a uniform surface, the heights of the plurality of connection bars 113 formed by plating in the plurality of connection holes 115 are substantially uniform.

그 후, 캡 기판(122)의 상면에 폴리머(125)를 도포하고, 사진공정을 통하여 소정 용적을 갖는 공동부(111)를 형성한다(6e). 이때, 사진공정의 현상에 의해 형성된 공동부(111)의 모서리(111b)는 도 5에 도시된 바와 같이 부드러운 곡선으로 성형된다. 그리고, 공동부(111)를 성형하는 폴리머(125)는 하부의 캡 기판(122)을 형성한 폴리머와 동일한 종류의 폴리머를 사용하거나 다른 종류의 폴리머를 사용할 수도 있다.Thereafter, the polymer 125 is coated on the upper surface of the cap substrate 122, and a cavity 111 having a predetermined volume is formed through a photographic process (6e). At this time, the corner 111b of the cavity 111 formed by the development of the photo process is molded into a smooth curve as shown in FIG. 5. In addition, the polymer 125 forming the cavity 111 may use the same kind of polymer as the polymer forming the lower cap substrate 122 or may use a different kind of polymer.

이어서, 공동부(111)가 형성된 캡 기판(122)의 일면에 증착 등의 방법으로 메탈층을 형성한다. 그 후, 사진공정을 통하여 메탈층의 상면에 메탈라인(112)에 대응되는 패턴을 형성한다. 그리고, 리프트 오프(lift-off) 공법이나 일반적인 습식 에칭을 통해 불필요한 메탈층을 제거하여 복수의 메탈라인(112)을 형성한다(6f). 이때, 공동부(111)의 모서리(111b)는 부드러운 곡선으로 되어 있기 때문에 메탈층이 캡 기판(122)의 공동부(111)의 모서리(111b)에도 잘 증착되게 된다. 따라서, 에칭공정을 통해 완성된 메탈라인(112)은 공동부(111) 외측의 캡 기판 면(110a, 도 5 참조)으로부터 공동부(111)의 경사면(111c, 도 5 참조)을 거쳐 공동부(111)의 내면(111a, 도 5 참조), 즉 연결구멍(115)이 형성된 면까지 연속 일체로 안정적으로 부착되어 있게 된다.Subsequently, a metal layer is formed on one surface of the cap substrate 122 on which the cavity 111 is formed by deposition or the like. Thereafter, a pattern corresponding to the metal line 112 is formed on the upper surface of the metal layer through a photographic process. Then, a plurality of metal lines 112 are formed by removing unnecessary metal layers through a lift-off method or general wet etching (6f). At this time, since the corner 111b of the cavity 111 has a smooth curve, the metal layer is also well deposited on the corner 111b of the cavity 111 of the cap substrate 122. Accordingly, the metal line 112 completed through the etching process passes from the cap substrate surface 110a (see FIG. 5) outside the cavity 111 through the inclined surface 111c (see FIG. 5) of the cavity 111. The inner surface 111a (see FIG. 5) of the 111, that is, the surface formed with the connection hole 115 is continuously and stably attached.

다음으로, 캡 기판(122)의 하면에 있는 실리콘 웨이퍼(120)를 습식 에칭 등의 방법으로 제거한다. 그리고, 캡 기판(122)의 하면에 형성된 시드층(121)을 에칭 등의 방법으로 제거한다(6g).Next, the silicon wafer 120 on the lower surface of the cap substrate 122 is removed by a method such as wet etching. The seed layer 121 formed on the lower surface of the cap substrate 122 is removed by a method such as etching (6g).

그 후, 캡 기판(122)의 하면에 후에 캡 패드(114)가 될 메탈층(127)을 증착 등의 방법으로 형성한다(6h). 이어서, 사진공정에 의해 메탈층(127) 상면에 캡 패드(114)에 해당하는 패턴을 형성하고, 불필요한 부분을 에칭 등의 방법으로 제거하여 캡 패드(114)를 형성함으로써 패키징 캡(100)이 완성된다(6i).Thereafter, a metal layer 127, which will later be the cap pad 114, is formed on the lower surface of the cap substrate 122 by a method such as vapor deposition (6h). Subsequently, the packaging cap 100 is formed by forming a pattern corresponding to the cap pad 114 on the upper surface of the metal layer 127 by a photographic process, and removing the unnecessary portion by etching or the like to form the cap pad 114. Completed 6i.

이상에서 설명한 바와 같이, 본 발명에 의한 웨이퍼 레벨 패키징 캡 및 그 제조방법은 폴리머를 사용하여 캡 기판을 형성하기때문에, 패키징 캡의 제조공정이 간단해진다.As described above, the wafer-level packaging cap and the manufacturing method thereof according to the present invention form a cap substrate using a polymer, thereby simplifying the manufacturing process of the packaging cap.

즉, 접속봉과 소자 패드를 전기적으로 연결하는 메탈라인을 형성하는 공정이, 종래기술에 의하면, 제1메탈라인과 제2메탈라인을 각각 형성하여야 하기 때문에 제2메탈라인을 형성하기 위한 사진공정과 에칭공정 및 제1메탈라인을 형성하기 위한 사진공정과 메탈증착공정과 리프트 오프 공정등 대략 5 단계의 공정이 필요하나, 본 발명에 의하면, 1개의 메탈라인을 일체로 형성하기 때문에 한번의 사진공정과 에칭공정 또는 리프트 오프 공정의 2 단계의 공정만이 필요하므로 제조공정이 단순해진다.That is, the process of forming the metal line electrically connecting the connecting rod and the device pad, according to the prior art, because the first metal line and the second metal line must be formed respectively, the photo process for forming the second metal line; Although about five steps are required, such as an etching process and a photolithography process for forming a first metal line, a metal deposition process, and a lift-off process, according to the present invention, since one metal line is integrally formed, one photolithography process is performed. Only a two-step process is necessary, and an etching process or a lift-off process is simplified.

그리고, 상기와 같이 제조공정이 단순해지면, 사진공정을 위해 소요되는 마스크의 수도 줄게 되므로 전체 공정의 불량률이 감소되는 이점이 있다.In addition, when the manufacturing process is simplified as described above, since the number of masks required for the photolithography process is reduced, the defect rate of the entire process is reduced.

또한, 본 발명에 의한 패키징 캡은 전기도금에 의해 형성된 접속봉의 높이가 일정하므로 종래기술에 의한 패키징 캡의 제조시 필요하였던 CMP공정이 불필요하게 된다. 따라서, 제조공정이 단순해지고, 수율과 성능이 향상되는 효과가 있다.In addition, the packaging cap according to the present invention, since the height of the connecting rod formed by the electroplating is constant, the CMP process that was necessary for the manufacturing of the packaging cap according to the prior art is unnecessary. Therefore, the manufacturing process is simplified, and the yield and performance are improved.

또한, 종래기술에 의한 패키징 캡을 제조할 경우에는 접속봉을 형성할 연결 구멍을 가공하기 위해 수백 마이크론미터 두께의 실리콘 웨이퍼를 건식 에칭하여야 했으나 본 발명에 의한 패키징 캡은 연결구멍을 가공하기 위해 실리콘 웨이퍼를 건식 에칭할 필요가 없으므로 비용이 저렴해지고 양산성이 향상되는 잇점이 있다.In addition, in the case of manufacturing a packaging cap according to the prior art, a silicon wafer of several hundred micrometers thick has to be dry etched to process a connection hole to form a connecting rod, but the packaging cap according to the present invention uses a silicon to process a connection hole. There is no need to dry etch the wafer, resulting in lower cost and improved productivity.

더구나, 본 발명에 의한 패키징 캡은 폴리머로 형성되기때문에, 패키징 캡의 두께를 50~100㎛로 할 수 있다. 따라서, 전체적인 칩두께를 낮출 수 있으므로 종래기술에 의한 패키징 캡을 사용하는 경우보다 칩을 소형화할 수 있고, 제조원가를 낮출 수 있다는 잇점도 있다.Moreover, since the packaging cap according to the present invention is formed of a polymer, the thickness of the packaging cap can be 50 to 100 µm. Therefore, since the overall chip thickness can be reduced, the chip can be miniaturized and manufacturing cost can be lowered than when using the packaging cap according to the prior art.

본 발명은 상술한 특정의 실시예에 한정되지 아니하며, 후술하는 청구범위에 기재된 본 발명의 사상을 벗어나지 않는 범위내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 행할 수 있는 단순한 구성요소의 치환, 부가, 삭제, 변경은 본 발명의 청구범위 기재 범위 내에 속하게 된다.The present invention is not limited to the above-described specific embodiments, but simple elements that can be carried out by those skilled in the art without departing from the spirit of the present invention described in the claims below. Substitutions, additions, deletions, and alterations fall within the scope of the claims.

Claims

A wafer level packaging cap in which an element covers an element wafer formed on an upper surface thereof,

A cap substrate formed of a polymer, the cap substrate having a predetermined volume formed on a bottom thereof to provide a space for accommodating the device, and coupled to the device wafer in one piece;

A plurality of metal lines formed on a bottom surface of the cap substrate to correspond to a plurality of device pads electrically connected to the devices;

A plurality of connecting rods formed to penetrate from a bottom surface of the cap substrate to an upper surface corresponding to each of the metal lines, and a lower portion of which is electrically connected to the metal lines; And

And a plurality of cap pads formed on an upper surface of the cap substrate and electrically connected to upper portions of the plurality of connection rods.

The method of claim 1,

Wafer-level packaging cap, characterized in that the polymer can make a film having a thickness of 50㎛ or more.

The method of claim 1,

The connecting rod is formed in the cavity,

And the metal line is continuously formed from the bottom surface of the cap substrate to the lower portion of the connection hole of the cavity via the inclined surface of the cavity.

The method of claim 1, wherein the cap substrate,

Wafer-level packaging caps further comprising a cap sealing line corresponding to the sealing line of the device wafer.

The method of claim 4, wherein the cap sealing line,

Wafer level packaging caps formed of AuSn or InSn.

In the method of manufacturing a wafer level packaging cap in which the device covers the device wafer formed on the upper surface thereof,

Using a polymer to form a cap substrate having a plurality of connection holes on the wafer;

Forming a connecting rod by plating metal on the connection hole;

Providing a space for accommodating the device on one surface of the cap substrate using a polymer, and forming a cavity having a predetermined volume in which the plurality of connecting rods is located on an inner surface thereof;

Forming a metal line electrically connected to a connecting rod of an inner surface of the cavity and extending to a cap substrate surface outside the cavity;

Etching to remove the wafer; And

Forming a cap pad on an opposite surface of the cap substrate.

The method of claim 6, wherein forming the cap substrate,

Depositing a seed metal layer on the wafer;

Forming a cap substrate having a predetermined thickness of a polymer on the seed metal layer;

Hardening the cap substrate; Wafer-level packaging cap manufacturing method comprising a.

The method of claim 6, wherein the metal line forming step,

Forming a metal layer on one surface of the cap substrate;

Forming a pattern of a metal line on the metal layer by a photo process;

Forming a metal line by removing the unnecessary metal layer; Wafer-level packaging cap manufacturing method comprising a.

The method according to claim 6 or 7,

Wafer-level packaging cap manufacturing method characterized in that the polymer can make a film having a thickness of 50㎛ or more.