KR100627273B1 - 플라즈마 표시 장치와 그의 구동 방법 - Google Patents

플라즈마 표시 장치와 그의 구동 방법 Download PDF

Info

Publication number
KR100627273B1
KR100627273B1 KR1020040093932A KR20040093932A KR100627273B1 KR 100627273 B1 KR100627273 B1 KR 100627273B1 KR 1020040093932 A KR1020040093932 A KR 1020040093932A KR 20040093932 A KR20040093932 A KR 20040093932A KR 100627273 B1 KR100627273 B1 KR 100627273B1
Authority
KR
South Korea
Prior art keywords
voltage
electrodes
electrode
period
discharge
Prior art date
Application number
KR1020040093932A
Other languages
English (en)
Other versions
KR20060053535A (ko
Inventor
이준영
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040093932A priority Critical patent/KR100627273B1/ko
Publication of KR20060053535A publication Critical patent/KR20060053535A/ko
Application granted granted Critical
Publication of KR100627273B1 publication Critical patent/KR100627273B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

플라즈마 디스플레이 패널의 구동 방법에 있어서, 리셋 기간에 완만하게 상승하는 램프 전압을 인가한 후 하강 램프 전압의 최종 전압을 모든 방전 셀에서 방전을 개시할 수 있는 전압까지 내린다. 다음, 어드레스 기간에서 선택하고자 하는 방전 셀의 어드레스 전극과 주사 전극에 인가되는 전압의 차이를 최대 방전 개시 전압보다 크게 한다. 이때, 상기 리셋 기간 전에 유지 전극을 일정한 전압으로 바이어스 한 상태에서 하강 램프 전압을 인가하여 주사 전극과 유지 전극에 각각 양의 벽전하 및 음의 벽전하를 쌓는다. 또한, 리셋 기간 전에 하강 램프를 인가할 때 후반부에 유지 전극의 전압을 플로팅 시킨다. 이와 같이 하면, 어드레스 방전에서 내부 벽 전압에 의한 영향이 없으므로 벽 전압 소멸에 의한 마진 악화를 방지할 수 있을 뿐만 아니라 리셋 기간을 단축할 수 있고, 리셋 기간에 상승 램프 파형에 의해 방전이 일어나기 시작하는 전압을 낮출 수 있으며, 주사 전극과 유지 전극간에 강방전이 일어나는 것을 방지할 수 있다.
벽 전하, 벽 전압, 리셋 기간, 방전 개시 전압

Description

플라즈마 표시 장치와 그의 구동 방법{PLASMA DISPLAY DEVICE AND DRIVING METHOD OF THE SAME}
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성도이다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 3은 방전 셀에 하강 램프 전압이 인가되는 경우의 하강 램프 전압과 벽 전압 사이의 관계를 나타내는 도면이다.
도 4는 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 5는 본 발명의 제3 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 6은 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 7은 본 발명의 제5 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
본 발명은 플라즈마 표시 장치와 그의 구동방법에 관한 것이다.
플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 이러한 플라즈마 표시 장치는 인가되는 구동 전압 파형의 형태와 방전 셀의 구조에 따라 직류형과 교류형으로 구분된다.
교류형 플라즈마 표시 장치에는 그 한쪽 면에 서로 평행인 주사 전극 및 유지 전극이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 유지 전극은 각 주사 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다.
종래의 플라즈마 표시 장치의 구동방법에 따르면 한 프레임이 복수의 서브필드로 분할되고, 각 서브필드는 리셋기간, 어드레스 기간, 유지기간으로 구성된다.
리셋기간은 이전의 유지 방전의 벽전하 상태를 소거하고, 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽전하를 셋업(setup) 하는 역할을 한다.
어드레스 기간은 주사 전극에 주사 펄스를 인가하고 어드레스 전극에 어드레스 전압을 인가하여 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다.
이러한 종래의 구동 방법에 따르면, 내부 벽 전압을 이용하는 어드레스 기간에서의 어드레싱은 모든 주사 전극에 대해서 순차적으로 이루어지므로, 뒤늦게 선택되는 주사 전극에서는 내부 벽 전압이 소실된다는 문제점이 있다. 이러한 벽 전압의 소실은 결국 마진을 악화시킨다.
본 발명이 이루고자 하는 기술적 과제는 내부 벽 전압 의존도를 줄이고 어드레싱 할 수 있는 플라즈마 표시 장치의 구동 방법을 제공하는 것이다.
또한, 리셋 기간에서 강방전이 일어나는 것을 방지하는 플라즈마 표시 장치의 구동 방법을 제공하는 것이다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치의 구동 방법은 교대로 형성되는 복수의 제1 전극 및 복수의 제2 전극과 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하며, 하나의 프레임을 복수의 서브필드로 분할하여 구동하는 플라즈마 표시 장치의 구동 방법으로서,
상기 복수의 서브필드 중 적어도 하나의 서브필드에서,
리셋 기간에서, 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 증가시키고 음의 전압인 제3 전압에서 제4 전압까지 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키는 단계, 어드레스 기간에서, 켜질 방전 셀을 선택하는 단계 및 유지 기간에서, 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키는 단계를 포함한다.
상기 복수의 제1 전극의 전압이 상기 제4 전압일 때, 상기 제1 전극과 상기 어드레스 전극 사이의 전압차는, 상기 유지 기간에서 상기 유지 방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하이거나, 상기 유지 기간에서 상기 유지 방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이에 해당하는 절대값의 음의 값 이하다.
삭제
본 발명의 다른 특징에 따른 플라즈마 표시 장치의 구동 방법은 교대로 형성되는 복수의 제1 전극 및 복수의 제2 전극과 상기 제1 및 제2 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하며, 하나의 프레임을 복수의 서브필드로 분할하여 구동하는 플라즈마 표시 장치의 구동 방법으로서,
상기 복수의 서브필드 중 적어도 하나의 서브필드에서,
리셋 기간에서, (a) 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키는 단계, (b) 상기 (a)단계 이후에, 상기 복수의 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 증가시키고 음의 전압인 제5 전압에서 제6 전압까지 점진적으로 감소시키는 단계, 어드레스 기간에서, (c) 켜질 방전 셀을 선택하는 단계 및 유지 기간에서, (d) 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키는 단계를 포함한다.
상기 복수의 제1 전극의 전압이 상기 제6 전압일 때, 상기 제1 전극과 상기 어드레스 전극 사이의 전압차는, 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하이거나, 실질적으로 상기 유지 기간에서 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 제2 전극에 인가되는 전압의 차이에 해당하는 절대값의 음의 값 이하이다.
본 발명의 특징에 따른 플라즈마 표시 장치는 유지 방전 전압 펄스가 각각 인가되는 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널 및 상기 제1 내지 제3 전극을 구동하기 위한 신호를 출력하는 구동회로를 포함하며,
상기 구동회로는,
리셋 기간에서, 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 증가시키고 음의 전압인 제3 전압에서 제4 전압까지 점진적으로 감소시키고, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키며,
어드레스 기간에서 켜질 방전 셀을 선택하고, 유지 기간에서 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키며,
상기 제4 전압은, 상기 유지 방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하이다.
본 발명의 다른 특징에 따른 플라즈마 표시장치는 유지 방전 전압 펄스가 각각 인가되는 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널 및 상기 제1 내지 제3 전극을 구동하기 위한 신호를 출력하는 구동회로를 포함하며,
상기 구동회로는,
리셋 기간에서, 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키고, 상기 복수의 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 증가시키고, 음의 전압인 제5 전압에서 제6 전압까지 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키고,
어드레스 기간에서 켜질 방전 셀을 선택하며, 유지 기간에서 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키고,
상기 제6 전압은, 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
이제 본 발명의 실시예에 따른 플라즈마 표시 장치의 구성과 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.
먼저 도 1을 참조하여 본 발명의 실시예에 따른 플라즈마 표시 장치의 구성에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 플라즈마 표시 장치의 개략적인 구성도이다.
도 1에 도시한 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 플라즈마 표시 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.
플라즈마 표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다. 어드레스 구동부(200)는 제어부(400)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다.
Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(400)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다.
제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다.
다음 도 2를 참조하여 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 방법에 대하여 상세하게 설명한다. 그리고 아래 설명에서 어드레스 전극(A1-Am), 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)으로 도면 부호를 표시하는 것은 모든 어드레스 전극, 주사 전극 및 유지 전극에 동일한 전압이 인가되는 것을 나타내며, 어드레스 전극(Ai) 및 주사 전극(Yj)으로 표시하는 것은 어드레스 전극 및 주사 전극 중에서 일부에만 해당 전압이 인가되는 것을 나타낸다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 2에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 구동 파형은 리셋 기간, 어드레스 기간 및 유지 기간을 포함한다. 그리고 플라즈마 디스플레이 패널에는 각 기간에서 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)에 구동 전압을 인가하는 주사/유지 구동 회로(도시하지 않음)와 어드레스 전극(A1-Am)에 구동 전압을 인가하는 어드레스 구동 회로(도시하지 않음)가 연결된다. 이러한 구동 회로와 플라즈마 디스플레이 패널이 연결되어 하나의 플라즈마 표시 장치를 이룬다.
리셋 기간은 유지 기간에 형성된 벽 전하를 제거하는 기간으로, 제1 서브필드의 리셋 기간에는 모든 방전셀에 벽전하를 쌓은 후 제거하는 리셋 파형(이하, "메인 리셋 파형"이라 함)을 인가하고 제2 서브필드 이후의 서브필드의 리셋 기간에는 방전셀에 벽전하를 쌓는 과정 없이 벽 전하를 제거하여 이전 서브필드에서 방전이 일어난 방전셀의 벽전하만을 제거하는 리셋 파형(이하, "보조 리셋 파형"이라 함)을 인가한다. 어드레스 기간은 방전 셀 중에서 표시하고자 하는 방전 셀을 선택하는 기간이며, 유지 기간은 어드레스 기간에서 선택된 방전 셀을 방전시키는 기간이다.
먼저, 제1 서브필드의 리셋 기간에서는 메인 리셋이 인가되는 구간으로 주사 전극(Y)에 Vs 전압에서 방전 개시 전압을 넘는 Vset 전압까지 점진적으로 상승하는 램프 전압을 인가한다. 이 램프 전압이 인가되는 동안에 주사 전극(Y)에서 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 방전이 일어난다. 이러한 방전에 의해 주사 전극(Y)에 음(-)의 벽 전하가 축적되고 어드레스 전극(A) 및 유지 전극(X)에는 양(+)의 벽 전하가 축적된다.
다음으로, 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 점진적으로 하강하는 램프 전압이 인가된다. 이때 어드레스 전극(A)에는 기준 전압(도 4에서는 0V라 가정함)이 인가되고, 유지 전극(X)은 Ve 전압으로 바이어스 된다. 그리고 방전 셀에서 어드레스 전극과 주사 전극 사이의 방전 개시 전압을 Vfay 전압이라고 했을 때, 하강 램프 전압의 마지막 전압(Vnf)은 -Vfay에 해당하는 전압이다.
일반적으로 방전 셀에서 주사 전극과 어드레스 전극 사이 또는 주사 전극과 유지 전극 사이의 전압이 방전 개시 전압 이상이 되면 주사 전극과 어드레스 전극 사이 또는 주사 전극과 유지 전극 사이에서 방전이 일어난다. 특히, 본 발명의 제1 실시예에서와 같이 완만하게 하강하는 램프 전압이 인가되어 방전이 일어나는 경우에는 방전 셀 내부의 벽 전압도 하강 램프 전압과 같은 속도로 감소하게 된다. 이러한 원리에 대해서는 미국특허공보 제5,745,086호에 상세하게 기재되어 있으므로, 이에 대한 자세한 설명은 생략한다.
아래에서는 도 3을 참조하여 -Vfay 전압까지 하강하는 램프 전압이 인가되는 경우의 방전 특성에 대해서 설명한다.
도 3은 방전 셀에 하강 램프 전압이 인가되는 경우의 하강 램프 전압과 벽 전압 사이의 관계를 나타내는 도면이다. 도 3에서는 주사 전극과 어드레스 전극을 중심으로 설명하고, 하강 램프 전압이 인가되기 전에 주사 전극과 어드레스 전극에 각각 음의 전하와 양의 전하가 쌓여 있어서 일정량의 벽 전압(V0)이 형성되어 있는 것으로 가정한다.
도 3에 나타낸 바와 같이, 주사 전극에 인가되는 전압이 완만하게 감소하는 중에 벽 전압(Vwall)과 주사 전극에 인가된 전압(Vy)의 차이가 방전 개시 전압(Vfay )을 넘는 경우에는 방전이 일어난다. 그리고 앞에서 설명한 것처럼 방전이 일어나면 방전 셀 내부의 벽 전압(Vwall)은 하강 램프 전압(Vy)과 동일한 속도로 감소하게 된다. 이때, 하강 램프 전압(Vy)과 벽 전압(Vwall)의 차이는 방전 개시 전압(Vfay )을 유지하게 된다. 따라서 도 3에 나타낸 바와 같이, 주사 전극에 인가되는 전압(Vy)이 -Vfay 전압까지 감소하면 방전 셀 내부에서 어드레스 전극과 주사 전극 사이의 벽 전압(Vwall)은 0V가 된다.
그런데, 방전 셀마다 특성에 따라 방전 개시 전압에 차이가 있으므로 본 발명의 제1 실시예에서는 주사 전극에 인가되는 전압(Vy)이 모든 방전 셀에서 어드레스 전극(A1-Am)으로부터 주사 전극(Y1-Yn)으로 방전이 일어날 수 있을 정도의 크기로 할 수 있다. 이때, 모든 방전 셀은 플라즈마 디스플레이 패널에서 화면을 표시할 때 영향을 줄 수 있는 영역(유효 표시 영역)에 있는 방전 셀을 포함한다.
즉, 수학식 1에 나타낸 것처럼 어드레스 전극(A1-Am)에 인가되는 전압(0V)과 주사 전극(Y1-Yn)에 인가되는 전압(Vnf)의 차이(VA-Y,reset)가 방전 셀 중에서 방전 개시 전압(Vfay)이 가장 높은 것의 방전 개시 전압(Vf,MAX, 이하 '최대 방전 개시 전압'이라 함)보다 크게 한다. 이때, Vnf 전압의 크기(|Vnf|)가 최대 방전 개시 전압(Vf,MAX)보다 너무 크면 음의 벽 전압이 형성되므로, Vnf 전압의 크기(|Vnf|)는 최대 방전 개시 전압(Vf,MAX)과 동일한 것이 바람직하다.
Figure 112004053338886-pat00001
이와 같이, 주사 전극(Y1-Yn)에 Vnf 전압까지 하강하는 램프 전압이 인가되면, 모든 방전 셀에서 벽 전압이 제거된다. 그리고 Vnf 전압의 크기(|Vnf|)를 최대 방전 개시 전압(Vf,MAX)으로 하면, 방전 개시 전압(Vf)이 최대 방전 개시 전압(Vf,MAX)보다 작은 방전 셀에서는 반대로 음의 벽 전압이 생성될 수 있다. 즉, 어드레스 전극(A1-Am)에 음의 벽 전하가 형성되고 주사 전극(Y1-Yn)에 음의 벽 전하가 형성될 수 있다. 이때, 생성된 벽 전압은 어드레스 기간에서 방전 셀 간의 불균일을 해소할 수 있는 전압이 된다.
이어서, 어드레스 기간에서는 먼저 주사 전극(Y1-Yn)과 유지 전극(X1-Xn)을 각각 기준 전압(0V) 및 Ve 전압으로 유지한 다음 표시하고자 하는 방전 셀을 선택하기 위해 주사 전극(Y1-Yn)과 어드레스 전극(A1-Am)에 전압을 인가한다. 즉, 먼저 첫 번째 행의 주사 전극(Y1)에 음의 전압인 VscL 전압을 인가하는 동시에 첫 번째 행 중 표시하고자 하는 방전 셀에 위치하는 어드레스 전극(Ai)에 양의 전압인 Va 전압을 인가한다. 이때 첫번째 행의 주사 전극(Y1)을 제외한 나머지 주사 전극(Y2-Yn)에는 VscL 전압보다 높은 전압 레벨의 VscH 전압을 인가한다. 또한 도 2에서는 VscL 전압을 리셋 기간에서의 Vnf 전압과 동일한 레벨로 하였다.
그러면 수학식 2에 나타낸 것처럼 어드레스 기간에서 선택된 방전 셀에서의 어드레스 전극(Ai)과 주사 전극(Y1)의 전압의 차이(VA-Y,address)가 항상 최대 방전 개시 전압(Vf,MAX)보다 커지게 된다.
Figure 112004053338886-pat00002
따라서, Va 전압이 인가된 어드레스 전극(Ai)과 VscL 전압이 인가된 주사 전극(Y1)에 의해 형성되는 방전 셀에서는 어드레스 전극(Ai)과 주사 전극(Y1) 사이 및 유지 전극(X1)과 주사 전극(Y1) 사이에서 어드레스 방전이 일어난다. 그 결과 주사 전극(Y1)에는 양의 벽 전하가 형성되고 유지 전극(X1)에는 음의 벽 전하가 형성된다. 또한 어드레스 전극(Ai)에도 음의 벽 전하가 형성된다.
다음, 두 번째 행의 주사 전극(Y2)에 VscL 전압을 인가하면서 두 번째 행 중 표시하고자 하는 방전 셀에 위치하는 어드레스 전극(Ai)에 Va 전압을 인가한다. 그러면 앞에서 설명한 것처럼 Va 전압이 인가된 어드레스 전극(Ai)과 VscL 전압이 인가된 주사 전극(Y2)에 의해 형성되는 방전 셀에서 어드레스 방전이 일어나서 방전 셀에 벽 전하가 형성된다. 마찬가지로 나머지 행의 주사 전극(Y3-Yn)에 대해서는 순차적으로 VscL 전압을 인가하면서 표시하고자 하는 방전 셀에 위치하는 어드레스 전극에 Va 전압을 인가하여, 벽 전하를 형성한다.
유지 기간에서는 먼저 주사 전극(Y1-Yn)에 Vs 전압을 인가하면서 유지 전극(X1-Xn)에 기준 전압(0V)을 인가한다. 그러면 어드레스 기간에서 선택된 방전 셀에서는, 주사 전극(Yj)과 유지 전극(Xj) 사이의 전압이 Vs 전압에 어드레스 기간에서 형성된 주사 전극(Yj)의 양의 벽 전하와 유지 전극(Xj)의 음의 벽 전하에 의한 벽 전압이 더해진 것으로 되므로 주사 전극과 유지 전극 사이의 방전 개시 전압(Vfxy)을 넘게 된다. 따라서 주사 전극(Yj)과 유지 전극(Xj) 사이에서 유지 방전이 일어난다. 그리고 이 유지 방전이 일어난 방전 셀의 주사 전극(Yj)과 유지 전극(Xj)에는 각각 음의 벽 전하와 양의 벽 전하가 형성된다.
다음, 주사 전극(Y1-Yn)에 0V가 인가되고 유지 전극(X1-Xn)에 Vs 전압이 인가된다. 앞에서 유지 방전이 일어난 방전 셀에서는, 유지 전극(Xj)과 주사 전극(Yj) 사이의 전압이 Vs 전압에 앞의 유지 방전에서 형성된 유지 전극(Xj)의 양의 벽 전하와 주사 전극(Yj)의 음의 벽 전하에 의한 벽 전압이 더해진 것으로 되므로 주사 전극과 유지 전극 사이의 방전 개시 전압(Vfxy)을 넘게 된다. 따라서 주사 전극(Yj)과 유지 전극(Xj) 사이에서 유지 방전이 일어나고, 유지 방전이 일어난 방전 셀의 주사 전극(Yj)과 유지 전극(Xj)에는 각각 양의 벽 전하와 음의 벽 전하가 형성된다.
이후, 동일한 방법으로 Vs 전압과 0V가 주사 전극(Y1-Yn)과 유지 전극(X 1-Xn)에 교대로 인가되어 유지 방전이 계속 행해진다. 그리고 마지막 유지 방전은 주사 전극(Y1-Yn)에 Vs 전압이 인가되고 유지 전극(X1-Xn)에 0V가 인가된 상태에서 일어난다. 마지막 유지 방전 이후에는 앞에서 설명한 리셋 기간부터 시작하는 서브필드가 이어진다.
다음으로, 제2 서브필드의 리셋 기간에서는 보조 리셋이 인가되는 구간으로 제1 서브필드의 유지 기간에서 인가된 마지막 유지 펄스 이후에 주사 전극(Y)에 Vs 전압에서 Vnf 전압까지 완만하게 하강하는 램프 전압이 인가된다. 이때 제1 서브필드의 리셋 기간에서와 같이 어드레스 전극(A)에는 기준 전압(0V)이 인가되고, 유지 전극(X)은 Ve 전압으로 바이어스된다. 즉, 제 1 서브필드의 리셋 기간에서 인 가된 하강 램프 전압과 동일한 전압이 주사 전극(Y)에 인가된다. 그러면, 제1 서브필드에서 선택된 방전 셀에서는 미약한 방전이 일어나고 선택되지 않은 방전 셀에서는 방전이 일어나지 않는다. 이때, 제1 서브필드의 리셋 기간에서와 같이 제2 서브필드의 리셋 기간에서는 주사 전극(Y)과 어드레스 전극(A)사이에 존재하던 벽 전하가 완전히 소거된다. 다시 말하면, 제1 서브필드에서 선택된 셀에 대해서만 제2 서브필드의 리셋 기간에 의해 약한 방전이 발생하여 주사 전극과 어드레스 전극 사이에 존재하던 벽전하가 완전히 소거된다.
제2 서브필드의 어드레스 기간과 유지 기간에 인가되는 파형은 제1 서브필드와 동일하므로 이하에서는 설명을 생략한다. 여기서, 제3 서브필드 내지 제8 서브필드는 제2 서브필드와 동일한 파형이 인가될 수 있을 뿐만 아니라 제3 서브필드 내지 제8 서브필드 중 임의의 서브필드에서 제1 서브필드와 같은 파형이 인가될 수 있다.
이와 같이 본 발명의 제1 실시예에 의하면, 어드레스 기간에서 표시하고자 하는 방전 셀의 어드레스 전극과 주사 전극의 전압 차이를 최대 방전 개시 전압보다 크게 함으로써, 리셋 기간에서 벽 전하가 형성되지 않아도 어드레스 방전이 일어난다. 따라서 어드레스 방전이 리셋 기간에서 형성된 벽 전하의 영향을 받지 않으므로 벽 전하 소실로 인한 마진 악화의 문제점이 없어진다.
그리고 본 발명의 제1 실시예에서는 VscL 전압을 Vnf 전압과 동일하게 함으로써, VscL 전압과 Vnf 전압을 동일한 전원에서 공급할 수 있으므로 주사 전극을 구동하기 위한 회로가 간단해진다.
이상, 본 발명의 제1 실시예에서는 기준 전압을 0V로 가정하여 설명하였지만, 이와는 달리 기준 전압을 다른 전압으로 할 수도 있다. 그리고 Va 전압과 VscL 전압의 차이가 최대 방전 개시 전압보다 크게 할 수 있다면 VscL 전압을 Vnf 전압과 다르게 할 수도 있다.
다음, 본 발명의 제1 실시예에서 설명한 어드레스 전극과 주사 전극 사이의 방전 개시 전압(Vfay), 유지 전극과 주사 전극 사이의 방전 개시 전압(Vfxy) 및 V s 전압 사이의 관계에 대해서 설명한다.
플라즈마 표시 패널에 방전은 양이온이 음극에 충돌될 때 방출되는 2차 전자의 양에 의해 결정되며, 이를
Figure 112004053338886-pat00003
프로세스라 한다. 따라서 2차 전자 방출 계수(
Figure 112004053338886-pat00004
)가 낮은 물질로 덮여 있는 전극이 음극으로 작용하는 경우보다 2차 전자 방출 계수(
Figure 112004053338886-pat00005
)가 높은 물질로 덮여 있는 전극이 음극으로 작용하는 경우의 방전 개시 전압이 더 낮다. 그런데, 3전극 플라즈마 표시 패널에서, 배면 기판에 형성되는 어드레스 전극은 색상 표현을 위해 형광체로 덮여 있고, 전면 기판에 형성되는 주사 전극과 유지 전극은 MgO 성분의 보호막으로 덮여 있다. 여기서 MgO 보호막은 2차 전자 방출 계수가 높은 반면 형광체층은 2차 전자 방출 계수가 낮다. 그리고 주사 전극과 유지 전극은 대칭으로 형성되어 있는 반면, 어드레스 전극과 주사 전극은 비대칭으로 형성되어 있으므로, 어드레스 전극과 주사 전극 사이의 방전 개시 전압은 어드레스 전극이 양극으로 작용하는 경우와 음극으로 작용하는 경우에 달라질 수 있다.
즉, 형광체로 덮여 있는 어드레스 전극이 양극으로 작용하고 유전체층으로 덮여 있는 주사 전극이 음극으로 작용하는 경우의 방전 개시 전압(Vfay)이 어드레스 전극이 음극으로 작용하고 주사 전극이 양극으로 작용하는 경우의 방전 개시 전압(Vfya)보다 낮다. 그리고 통상적으로 어드레스 전극이 양극일 때의 방전 개시 전압(Vfay), 어드레스 전극이 음극일 때의 방전 개시 전압(Vfya) 및 주사 전극과 유지 전극 사이의 방전 개시 전압(Vfxy) 사이에는 수학식 3의 관계가 성립한다. 물론 이러한 관계는 방전 셀의 상태에 따라서 달라질 수도 있다.
Figure 112004053338886-pat00006
리셋 기간 및 어드레스 기간에서는 주사 전극이 음극으로 작용하므로, 어드레스 전극과 주사 전극 사이의 방전 개시 전압(Vfay)은 수학식 3의 관계로부터 수학식 4의 관계가 성립한다. 그리고 어드레스 기간에서 어드레스가 안된 방전 셀에서는 유지 방전이 일어나지 않아야 하므로, Vs 전압도 수학식 5와 같이 주사 전극과 유지 전극 사이의 방전 개시 전압(Vfxy)보다 낮은 전압이다.
Figure 112004053338886-pat00007
Figure 112004053338886-pat00008
그리고 본 발명의 제1 실시예에서는 리셋 기간에서 어드레스 전극과 주사 전극 사이의 벽 전압을 0V에 가깝도록 하였으므로, 어드레스 기간에서 어드레스가 안된 방전 셀에서는 유지 기간에서 주사 전극과 어드레스 전극 사이 및 유지 전극과 어드레스 전극 사이에서도 연속적으로 방전이 일어나지 않아야 한다. 바꾸어 말하면, 연속적으로 방전이 일어나는 경우는 주사 전극에 Vs 전압이 인가되어 주사 전극과 어드레스 전극 사이에서 방전이 일어나고, 이 방전에 의해 어드레스 전극에 양의 벽 전하가 형성된 경우에 유지 전극에 Vs 전압이 인가될 때도 유지 전극과 어드레스 전극 사이에서 방전이 일어나는 경우이다. 그런데, 유지 전극과 주사 전극은 대칭 전극이므로 유지 전극과 어드레스 전극 사이의 방전개시전압은 Vfay 전압과 동일하고, 주사 전극과 어드레스 전극의 방전에 의해 유지 전극에 양의 벽 전하가 쌓이는 경우에 유지 전극과 어드레스 전극에 형성되는 벽 전압은 Vfay 전압을 넘을 수 없다. 따라서 주사 전극과 어드레스 전극 사이의 방전에 의해 유지 전극에 양의 벽 전하가 형성된 후 유지 전극에 Vs 전압이 인가될 때 방전이 일어나지 않기 위해서는 수학식 6의 관계, 즉 Vfay 전압이 Vs/2 전압보다 클 필요가 있다.
Figure 112004053338886-pat00009
수학식 4 내지 6의 관계를 종합하여 보면, Vfay 전압은 Vs/2보다 높은 전압으로 설정할 필요가 있고, 또한 Vfay 전압과 Vs 전압 모두 Vfxy 전압보다 일정 전압 이상 낮아야 하므로 Vfay 전압은 Vs 전압 근방에서 결정될 수 있다. 즉, 수학식 7과 같은 관계가 성립한다. 실험으로 측정하였을 때
Figure 112004053338886-pat00010
는 0에서 30V 사이의 전압을 가진다.
Figure 112004053338886-pat00011
도 2에서는 리셋 기간 및 어드레스 기간에서 유지 전극(X1-Xn)에 인가되는 Ve 전압을 양의 전압으로 표현하였다. 어드레스 기간에서 주사 전극(Yj)과 어드레스 전극(Ai) 사이의 방전에 의해 주사 전극(Yj)과 유지 전극(Xj) 사이에서 방전이 일어날 수 있다면 Ve 전압은 다른 전압일 수도 있다. 예를 들어 Ve 전압은 0V 또는 음의 전압일 수도 있다.
이상, 본 발명의 제1 실시예에서는 리셋 기간에서 어드레스 전극에 인가되는 전압을 0V로 하여 설명하였지만, 어드레스 전극과 주사 전극 사이의 벽 전압은 어드레스 전극과 주사 전극에 인가되는 전압의 차에 의해 결정이 되므로 어드레스 전극과 주사 전극에 인가되는 전압의 차가 본 발명의 실시예와 동일한 관계를 만족한다면 어드레스 전극과 주사 전극에 인가되는 전압을 다르게 설정할 수 있다.
그리고 본 발명의 제1 실시예에서는 리셋 기간에서 램프 형태의 전압이 주사 전극에 인가되는 것으로 하여 설명하였지만, 램프 형태 이외에 약방전을 일으키면서 벽 전하를 제어할 수 있는 다른 형태의 전압을 주사 전극에 인가할 수도 있다. 이러한 형태의 전압은 시간 변화에 따라 점진적으로 전압 레벨이 변화하는 전압이다.
이와 같이 본 발명에 의하면, 어드레스 방전이 리셋 기간에서 형성된 벽 전하의 영향을 받지 않으므로 벽 전하 소실로 인한 마진 악화의 문제점이 없어진다. 그리고 발광하지 않는 방전 셀에서 리셋 기간에서의 방전의 양이 줄어들므로 명암비가 좋아진다.
한편, 일반적으로 리셋 기간에서는 모든 형태의 방전 셀에 대해서 초기화를 하여야 하므로 리셋 기간 동안 인가되는 최고 전압과 최저 전압의 차이는 (Vfay + Vfya) 이상으로 설정된다. 즉, 도 2의 구동 파형에서는 리셋 기간에서의 최고 전압인 Vset 전압과 최저 전압인 -Vnf 전압의 차이가 (Vfay + Vfya) 전압 또는 그 이상으로 설정된다. 주어진 외부 인가 전압에서 안정 상태를 유지하는 방전 셀의 내부 전극간 전압은 외부 인가 전압과 벽 전압의 합에 의해 정해지며, -Vfya 전압과 Vfay 전압 사이의 전압을 갖는다. 따라서 모든 방전 셀에서 방전을 발생시키기 위해서는 주사 전극과 어드레스 전극 사이에 (Vfay + Vfya) 전압만큼의 전압 변동이 인가되어야 한다. 즉, (Vfay + Vfya) 전압 또는 그 이상의 외부 전압이 인가되면 이 외부 전압이 벽 전압과 함께 어느 극성으로도 내부 전극간 전압을 방전 개시 전압 이상으로 할 수 있기 때문에, 모든 방전 셀에서 초기화 방전이 일어날 수 있다.
그런데, 본 발명의 제1 실시예에서는 리셋 기간에 어드레스 전극의 전압을 0V로 유지하며, 주사 전극에는 최대 Vset 전압, 최저 Vnf 전압을 인가한다. 따라서, 리셋 기간에서 인가되는 전압은 다음의 수학식을 만족해야 한다.
Figure 112004053338886-pat00012
그런데, 본 발명의 제1 실시예에서 Vnf 전압은 음의 전압이며 Vnf 전압의 크기(|Vnf|)는 방전 개시 전압(Vfay) 이상으로 설정하였다. 그러므로, 리셋 기간에 주사 전극에 인가되는 최대 전압인 Vset 전압을 Vfya보다 큰 전압까지 낮출 수 있다.
또한, 본 발명의 제1 실시예에서는 리셋 기간에서 주사 전극의 전압을 Vset 전압까지 상승시킨 후 방전이 일어나지 않는 Vs 전압까지 낮춘 후 하강 램프 파형을 인가하였다. 그런데, Vset 전압을 낮출 수 있으므로 하강 램프 시작 전압도 더욱 낮출 수 있다.
만약, 하강 램프 시작 전압을 Vg 전압까지 낮춘다고 가정하면, 하강 램프 시작 시점에서 유지 전극과 주사 전극간에 방전이 일어나지 않기 위해서 전압은 다음 식을 만족해야 한다.
Figure 112004053338886-pat00013
즉, 하강 램프 시작 시점에서 주사 전극의 전압은 Vg이고, 유지 전극에는 Ve 전압이 인가되며, 방전 셀의 내부 벽전압이 Vw일 때, 외부 인가 전압과 내부 벽전압의 합은 방전 개시 전압보다 낮아야 한다.
그런데, 벽전압 Vw는 (Vset - Vfxy)와 동일한 값이므로 수학식 9는 다음과 같이 바꿀 수 있다.
Figure 112004053338886-pat00014
그런데, Vnf는 -Vfay보다 작은 값이므로 Vset 전압을 (Vfxy + Vfay) 이하로 설정할 수 있다. 또한 본 발명의 제1 실시예에서 Vset 전압은 Vfya 전압보다 크면 된다. 따라서, Vset은 Vfay와 (Vfxy + Vfay) 사이값으로 설정할 수 있으므로 Vg는 음의 값을 가질 수 있다. 즉, Vset 전압을 낮추면 하강 램프 파형의 시작전압을 0V 이하로 낮출 수 있다.
도 4는 이러한 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
한편, 도 4에 도시한 바와 같이 상승 리셋 최종 전압을 Vset' 전압으로 낮추면 Vset' 전압과 Vs 전압의 차가 Vset 전압과 Vs 전압의 차보다 작아지므로 리셋 기간에 벽전하가 쌓이는 구간이 짧아지며, 이로 인해 상승 리셋 기간에 주사 전극에 충분한 벽전압이 형성되지 않을 수 있다.
따라서, 이러한 단점을 해결하기 위하여 본 발명의 제3 실시예에서는 리셋 기간에 상승 램프 파형을 인가하기 전에 주사 전극에 (+) 벽전하를 미리 쌓아줌으로써 상승 리셋 기간에 약방전이 일어나서 벽전하가 쌓이기 시작하는 전압을 낮춰준다.
도 5는 이러한 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 구동 파형도이다.
도 5에 나타낸 바와 같이, 본 발명의 제3 실시예에 따른 구동 파형은 완만하게 상승하는 램프 전압을 인가하는 구간을 가지는 리셋 기간 이전에, 주사 전극(Y)과 유지 전극(X)사이에 벽 전압을 형성시키는 기간(이하, '프리 리셋 기간'이라 함)이 위치한다.
프리 리셋 기간에서는 주사 전극(Y)에 Vps 전압에서 Vpy 전압까지 완만하게 하강하는 램프 전압이 인가한다. 이때 어드레스 전극(A)에는 기준 전압(0V)이 인가되고, 유지 전극(X)은 Vpx 전압으로 바이어스 된다.
이때, 주사 전극(Y)에 (+) 벽전하를, 유지 전극(X)에 (-) 벽전하를 형성시키기 위해서는 아래의 수학식 11과 같이 Vpx 전압과 Vpx 전압의 차가 Vnf 전압과 Ve 전압의 차보다 커야 한다.
Figure 112004053338886-pat00015
즉, 리셋 기간 종료 시점에 주사 전극과 유지 전극에 각각 Vnf 전압과 Ve 전압이 인가되는 경우에는 벽전압이 거의 0V로 설정되므로, 프리 리셋 기간에서는 주 사 전극과 유지 전극의 전압차를 리셋 기간 종료 시점의 주사 전극과 유지 전극간의 전압차보다 더 크게 설정하여야(즉, 수학식 11과 같이 설정되어야) 주사 전극에는 (+) 벽 전하가, 유지 전극에는 (-) 벽전하가 각각 형성된다.
이때, 전원의 개수를 줄이기 위해 Vpy 전압을 Vnf 전압과 동일한 전압으로 설정할 수 있으며, 이 경우에 수학식 11에 의해 Vpx 전압은 Ve 전압보다 크게 설정해야 한다.
프리 리셋 기간에 주사 전극과 유지 전극에 벽전하가 형성되는 과정을 살펴보면, 이전 서브필드에서 도 4와 같은 리셋 파형이 인가되고 어드레스 기간에서 선택되지 않은 방전 셀은 주사 전극(Y)과 유지 전극(X) 사이에 벽 전압이 OV를 유지하므로, 다음 서브필드의 프리 리셋 기간에서 도 4와 같은 파형이 인가되면 주사 전극과 유지 전극간의 전압차가 방전 개시 전압이 이상이 되는 시점에 유지 전극으로부터 주사 전극에 미약한 방전이 발생한다. 따라서, 주사 전극에는 (+) 벽전하가 형성되고 유지 전극에는 (-) 벽전하가 형성된다.
한편, 프리 리셋 기간에서 어드레스 전극은 기준 전압(0V)으로 바이어스 되어 있으므로 주사 전극과 어드레스 전극간의 전압차가 방전 개시 전압을 넘지 않아 주사 전극과 어드레스 전극 사이에서는 방전이 발생하지 않는다. 즉, 리셋 기간 종료 시점의 주사 전극과 어드레스 전극간의 전압 차가 프리 리셋 기간의 주사 전극과 어드레스 전극 간의 전압차보다 더 작으므로 프리 리셋 기간에 주사 전극과 어드레스 전극 사이에서는 방전이 발생하지 않는다.
이와 같이, 리셋 기간 전에 프리 리셋 기간을 두면 프리 리셋 기간에서 주사 전극과 유지 전극에 각각 형성된 (+) 벽 전하와 (-) 벽 전하로 인해 리셋 기간에서 주사 전극에 벽전하가 쌓이기 시작하는 전압을 낮출 수 있다.
이때, 프리 리셋 기간에서 주사 전극과 유지 전극 사이에 형성되는 벽 전압은 리셋 기간 초기에 주사 전극에 인가되는 Vs 전압에 의해 강방전이 발생하지 않도록 설정하여야 한다.
리셋 기간 이후의 구동 파형은 본 발명의 제2 실시예와 동일하므로 중복되는 부분의 설명은 생략한다.
한편, 앞서 기술한 바와 같이 프리 리셋 기간에서 도 5와 같은 파형이 인가되면 주사 전극과 유지 전극간의 전압차가 방전 개시 전압이 이상이 되는 시점에 유지 전극으로부터 주사 전극에 미약한 방전이 발생해서 주사 전극에는 (+) 벽전하가 형성되고 유지 전극에는 (-) 벽전하가 형성된다.
그러나, 도 5와 같은 파형이 인가될 때 프리 리셋 기간에서 방전 셀간의 편차에 의하여 유지 전극으로부터 주사 전극에 강방전이 발생할 수 있다. 그러면 프리 리셋 기간 종료 시점에서 주사 전극과 유지 전극에 과도한 벽전하가 형성되며, 이후에 리셋 파형이 인가되더라도 방전 셀이 정상적으로 초기화되지 않아서 방전 불량의 원인이 될 수 있다.
따라서, 본 발명의 제4 실시예에서는 프리 리셋 기간에서 주사 전극과 유지 전극 사이에서 강방전이 일어나는 것을 방지하기 위한 방법을 제안한다.
도 6은 본 발명의 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도이다.
도 6을 보면 제4 실시예에 따른 플라즈마 표시 장치의 구동 파형도는 프리 리셋 기간의 유지 전극의 파형을 제외하고는 본 발명의 제3 실시예와 동일하다.
즉, 본 발명의 제4 실시예에 따른 구동 파형은 프리 리셋 기간에서 주사 전극에 점진적으로 하강하는 램프 전압을 인가할 때 유지 전극을 Vpx 전압으로 바이어스 시키다가, 유지 전극과 주사 전극간에 강방전이 주로 발생하는 하강 램프 후반부에서 소정 시간동안 유지 전극을 플로팅시킨다.
그러면 도 6에 도시한 바와 같이 유지 전극을 플로팅 시키는 기간 동안 주사 전극의 전압이 하강함에 따라 유지 전극의 전압도 하강하며, 주사 전극의 전압이 일정하게 유지됨에 따라 유지 전극의 전압도 일정하게 유지된다. 이와 같이 하면 프리 리셋 기간 후반부에서 주사 전극과 유지 전극간의 전압차를 줄임으로써 두 전극간에 강방전이 일어나는 것을 방지할 수 있다.
리셋 기간 이후의 구동 파형은 본 발명의 제2 실시예와 동일하므로 중복되는 부분의 설명은 생략한다.
한편, 도 4에 도시한 본 발명의 제2 실시예에 따른 플라즈마 표시 장치의 구동 파형도를 보면 리셋 기간에서 주사 전극에 점진적으로 상승하는 램프 전압을 인가하는 동안에 유지 전극은 0V로 바이어스 시킨다. 따라서 상승 리셋 기간의 후반부로 갈수록 주사 전극과 유지 전극간의 전압차가 점점 증가하며, 방전 셀간의 격차에 의해 주사 전극과 유지 전극간에 약방전이 아닌 강방전이 일어날 수 있다.
그러므로 이 경우에도 유지 전극을 플로팅 시킴으로써 주사 전극과 유지 전극간에 강방전이 일어나는 것을 방지할 수 있다.
도 7은 이러한 본 발명의 제5 실시예에 따른 플라즈마 표시 장치의 구동 파형도를 도시한 것이다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 살펴본 바와 같이, 본 발명에 따르면 리셋 기간에서 형성된 벽 전하의 영향을 받지 않으므로 벽 전하 소실로 인한 마진의 악화의 문제점이 없어진다.
또한, 리셋 상승 최종 전압과 리셋 하강 시작 전압을 낮춤으로써 리셋 기간을 단축할 수 있다.
또한, 리셋 기간 전에 프리 리셋 기간을 삽입하여 주사 전극과 유지 전극에 각각 양의 벽전하와 음의 벽전하를 형성시킴으로써 리셋 기간에 상승 램프 파형에 의해 방전이 일어나기 시작하는 전압을 낮출 수 있다.
또한, 프리 리셋 기간의 후반부 또는 리셋 상승 기간의 후반부에 유지 전극을 플로팅 시킴으로써 주사 전극과 유지 전극간에 강방전이 일어나는 것을 방지할 수 있다.

Claims (13)

  1. 교대로 형성되는 복수의 제1 전극 및 복수의 제2 전극과 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하며, 하나의 프레임을 복수의 서브필드로 분할하여 구동하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 복수의 서브필드 중 적어도 하나의 서브필드에서,
    리셋 기간에서, 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 증가시키고, 음의 전압인 제3 전압에서 제4 전압까지 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키는 단계;
    어드레스 기간에서, 켜질 방전 셀을 선택하는 단계; 및
    유지 기간에서, 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  2. 제1항에 있어서,
    상기 복수의 제1 전극의 전압이 상기 제4 전압일 때, 상기 제1 전극과 상기 어드레스 전극 사이의 전압차는, 상기 유지 기간에서 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하인
    플라즈마 표시 장치의 구동 방법.
  3. 제1항에 있어서,
    상기 복수의 제1 전극의 전압이 상기 제4 전압일 때, 상기 제1 전극과 상기 어드레스 전극 사이의 전압차는, 상기 유지 기간에서 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이에 해당하는 절대값의 음의 값 이하인
    플라즈마 표시 장치의 구동 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 리셋 기간에서, 상기 복수의 제1 전극의 전압을 상기 제2 전압에서 상기 제3 전압까지 급격하게 감소시킨 후 상기 제4 전압까지 점진적으로 감소시키는
    플라즈마 표시 장치의 구동 방법.
  5. 교대로 형성되는 복수의 제1 전극 및 복수의 제2 전극과 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 어드레스 전극을 포함하며, 하나의 프레임을 복수의 서브필드로 분할하여 구동하는 플라즈마 표시 장치의 구동 방법에 있어서,
    상기 복수의 서브필드 중 적어도 하나의 서브필드에서,
    리셋 기간에서,
    (a) 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키는 단계;
    (b) 상기 (a) 단계 이후에, 상기 복수의 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 증가시키고, 음의 전압인 제5 전압에서 제6 전압까지 점진적으로 감소시키는 단계;
    어드레스 기간에서,
    (c) 켜질 방전 셀을 선택하는 단계; 및
    유지 기간에서,
    (d) 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키는 단계
    를 포함하는 플라즈마 표시 장치의 구동 방법.
  6. 제5항에 있어서,
    상기 복수의 제1 전극의 전압이 상기 제6 전압일 때, 상기 제1 전극과 상기 어드레스 전극 사이의 전압차는, 상기 유지 기간에서 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하인
    플라즈마 표시 장치의 구동 방법.
  7. 제5항에 있어서,
    상기 복수의 제1 전극의 전압이 상기 제6 전압일 때, 상기 제1 전극과 상기 어드레스 전극 사이의 전압차는, 상기 유지 기간에서 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 제2 전극에 인가되는 전압의 차이에 해당하는 절대값의 음의 값 이하인
    플라즈마 표시 장치의 구동 방법.
  8. 제5항 내지 제7항 중 어느 한 항에 있어서,
    상기 리셋 기간에서, 상기 (a) 단계 이후에 상기 복수의 제1 전극의 전압을 상기 제4 전압에서 상기 제5 전압까지 급격하게 감소시킨 후, 상기 (b) 단계가 진행되는
    플라즈마 표시 장치의 구동 방법.
  9. 유지 방전 전압 펄스가 각각 인가되는 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널; 및
    상기 제1 내지 제3 전극을 구동하기 위한 신호를 출력하는 구동회로를 포함하며,
    상기 구동회로는,
    리셋 기간에서, 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 증가시키고 음의 전압인 제3 전압에서 제4 전압까지 점진적으로 감소시키고, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키며,
    어드레스 기간에서 켜질 방전 셀을 선택하고, 유지 기간에서 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키며,
    상기 제4 전압은, 상기 유지 기간 동안 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하인 플라즈마 표시 장치.
  10. 제9항에 있어서,
    상기 제4 전압은, 상기 유지 기간 동안 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이에 해당하는 절대값의 음의 값 이하인 플라즈마 표시 장치.
  11. 유지 방전 전압 펄스가 각각 인가되는 복수의 제1 전극 및 복수의 제2 전극과, 상기 제1 전극 및 제2 전극에 교차하는 방향으로 형성되는 복수의 제3 전극을 포함하는 플라즈마 표시 패널; 및
    상기 제1 내지 제3 전극을 구동하기 위한 신호를 출력하는 구동회로를 포함하며,
    상기 구동회로는,
    리셋 기간에서, 상기 복수의 제1 전극의 전압을 제1 전압에서 제2 전압까지 점진적으로 감소시키고, 상기 복수의 제1 전극의 전압을 제3 전압에서 제4 전압까지 점진적으로 증가시키고, 음의 전압인 제5 전압에서 제6 전압까지 점진적으로 감소시키며, 상기 복수의 제1 전극의 전압이 상기 제2 전압에 도달한 시점을 포함하는 일부 기간에서 상기 복수의 제2 전극의 전압을 플로팅 시키며,
    어드레스 기간에서 켜질 방전 셀을 선택하고, 유지 기간에서 상기 어드레스 기간동안 선택된 방전 셀을 유지 방전시키며,
    상기 제6 전압은, 상기 유지 기간 동안 상기 유지방전을 위해 상기 복수의 제1 전극에 인가되는 전압과 상기 복수의 제2 전극에 인가되는 전압의 차이의 절반에 해당하는 절대값의 음의 값 이하인 플라즈마 표시 장치.
  12. 제11항에 있어서,
    상기 구동회로는,
    상기 리셋 기간에서, 상기 복수의 제1 전극의 전압을 상기 제5 전압에서 상기 제6 전압까지 감소시키는 동안, 상기 제3 전극의 전압을 제7 전압으로 일정하게 유지하는 플라즈마 표시 장치.
  13. 제12항에 있어서,
    상기 제7 전압은 접지 전압인 플라즈마 표시 장치.
KR1020040093932A 2004-11-17 2004-11-17 플라즈마 표시 장치와 그의 구동 방법 KR100627273B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040093932A KR100627273B1 (ko) 2004-11-17 2004-11-17 플라즈마 표시 장치와 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040093932A KR100627273B1 (ko) 2004-11-17 2004-11-17 플라즈마 표시 장치와 그의 구동 방법

Publications (2)

Publication Number Publication Date
KR20060053535A KR20060053535A (ko) 2006-05-22
KR100627273B1 true KR100627273B1 (ko) 2006-09-25

Family

ID=37150485

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040093932A KR100627273B1 (ko) 2004-11-17 2004-11-17 플라즈마 표시 장치와 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR100627273B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100710284B1 (ko) * 2004-11-19 2007-04-23 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 구동장치

Also Published As

Publication number Publication date
KR20060053535A (ko) 2006-05-22

Similar Documents

Publication Publication Date Title
EP1717786A2 (en) Plasma display apparatus and image processing method thereof
JP4426503B2 (ja) プラズマ表示装置とその駆動方法
US7446734B2 (en) Method of driving plasma display panel
US20080048937A1 (en) Method of Driving Plasma Display Panel
JP2005338784A (ja) プラズマ表示装置とプラズマパネルの駆動方法
KR100739070B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP4956911B2 (ja) プラズマディスプレイパネルの駆動方法
US7542015B2 (en) Driving device of plasma display panel
KR100627273B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100551014B1 (ko) 플라즈마 표시 장치와 그 구동방법
KR100570694B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100627391B1 (ko) 플라즈마 표시 장치 및 그 구동방법
KR100551038B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100739595B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR100551018B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100521472B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100612282B1 (ko) 플라즈마 표시 장치와 그의 구동 방법
KR100550993B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100551057B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100521481B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100521498B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100578849B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100550992B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100445417B1 (ko) 어드레스 구간 특성을 개선한 플라즈마 디스플레이 패널구동 장치 및 그 구동 방법
US20090033594A1 (en) Plasma display and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee