KR100626032B1 - Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method - Google Patents

Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method Download PDF

Info

Publication number
KR100626032B1
KR100626032B1 KR1020040088853A KR20040088853A KR100626032B1 KR 100626032 B1 KR100626032 B1 KR 100626032B1 KR 1020040088853 A KR1020040088853 A KR 1020040088853A KR 20040088853 A KR20040088853 A KR 20040088853A KR 100626032 B1 KR100626032 B1 KR 100626032B1
Authority
KR
South Korea
Prior art keywords
substrate
derivatives
forming
electrode
insulating film
Prior art date
Application number
KR1020040088853A
Other languages
Korean (ko)
Other versions
KR20060039664A (en
Inventor
김민규
구재본
신현수
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040088853A priority Critical patent/KR100626032B1/en
Publication of KR20060039664A publication Critical patent/KR20060039664A/en
Application granted granted Critical
Publication of KR100626032B1 publication Critical patent/KR100626032B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1262Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 플렉서블 장치에 응용될 수 있도록, 박막 트랜지스터를 플라스틱재 기판 상에 구비하기 위한 것으로, 이를 위하여, 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계와, 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 및 게이트 절연막을 덮도록 절연막을 형성하는 단계와, 상기 절연막 상에 상기 기판에 대응하는 플라스틱 기판을 접합하는 단계와, 상기 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치을 제공한다.The present invention is to provide a thin film transistor on a plastic substrate to be applied to a flexible device, for this purpose, forming an etching stopper layer on the substrate, a source electrode and a drain electrode on the etching stopper layer Forming a semiconductor layer in contact with the source electrode and the drain electrode, forming a gate insulating film to cover the semiconductor layer, forming a gate electrode on the gate insulating film; Forming an insulating film to cover the gate electrode and the gate insulating film, bonding a plastic substrate corresponding to the substrate on the insulating film, and removing the substrate. Method of manufacturing a substrate, a substrate having a thin film transistor manufactured accordingly, a flat plate It provides the manufacturing method, and hence the flat panel display manufactured according jangchieul market value.

Description

박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치{Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method}A method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured according to the same, a method of manufacturing a flat panel display device, and a flat panel display device manufactured according to the method. method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method}

도 1 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 플라스틱재 기판 상에 구비된 박막 트랜지스터의 제조 공정들을 개략적으로 도시하는 단면도들,1 to 7 are cross-sectional views schematically illustrating manufacturing processes of a thin film transistor provided on a plastic substrate according to an exemplary embodiment of the present invention;

도 8 및 도 9는 도 1 내지 도 7의 방법에 의해 제조된 기판을 이용해 유기 전계 발광 표시장치를 제조하는 공정을 도시한 단면도들.8 and 9 are cross-sectional views illustrating a process of manufacturing an organic light emitting display device using a substrate manufactured by the method of FIGS. 1 to 7.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10: 기판 20: 에칭 스토퍼층10 substrate 20 etching stopper layer

30: 도전막 31: 소스 전극30: conductive film 31: source electrode

32: 드레인 전극 33: 반도체층32: drain electrode 33: semiconductor layer

34: 게이트 절연막 35: 게이트 전극34: gate insulating film 35: gate electrode

36: 절연막 41: 화소 전극36: insulating film 41: pixel electrode

42: 유기층 43: 대향 전극42: organic layer 43: counter electrode

50: 플라스틱 기판50: plastic substrate

본 발명은 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치에 관한 것으로서, 더 상세하게는 플라스틱재 기판을 가져, 플렉서블(flexible) 장치에 응용될 수 있는 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치에 관한 것이다.The present invention relates to a method of manufacturing a substrate having a thin film transistor, a substrate having a thin film transistor manufactured according to the present invention, a method of manufacturing a flat panel display device, and a flat panel display device manufactured according to the present invention. To a method of manufacturing a substrate having a thin film transistor that can be applied to a flexible device, a substrate having a thin film transistor manufactured according to the present invention, a method of manufacturing a flat panel display device, and a flat panel display device manufactured accordingly. It is about.

저온 다결정 실리콘(LTPS : low-temperature polycrystalline silicon) 박막 트랜지스터(TFT : thin film transistor)를 구비한 액정 디스플레이(LCD : liquid crystal display) 및 전계발광 디스플레이(ELD : electroluminescence display) 등은 현재 디지털 카메라나 비디오 카메라 또는 휴대정보단말기(PDA)나 휴대전화 등의 모바일 기기용 디스플레이로 그 시장을 확대하고 있다. Liquid crystal displays (LCDs) and electroluminescence displays (ELDs) with low-temperature polycrystalline silicon (LTPS) thin film transistors (TFTs) are currently available for digital cameras and video. The market is expanding to display for mobile devices such as cameras, PDAs, and cellular phones.

저온 다결정 실리콘 박막 트랜지스터의 첫 번째 특징은 저온 다결정 실리콘의 전자 이동도가 비정질 실리콘(amorphous silicon)의 100배 이상이나 되므로, 박막 트랜지스터의 전류 구동 능력이 높고, 각 화소에 형성되는 박막 트랜지스터의 크기를 줄일 수 있는 것이다. 따라서 화소 크기를 줄이는 것, 즉 고정세화가 가능하므로 패널을 소형화할 수 있어 모바일 기기용 디스플레이에 최적이다.The first characteristic of the low temperature polycrystalline silicon thin film transistor is that the electron mobility of the low temperature polycrystalline silicon is more than 100 times that of amorphous silicon, so that the current driving capability of the thin film transistor is high, and the size of the thin film transistor formed in each pixel is increased. It can be reduced. Therefore, it is possible to reduce the pixel size, that is, high definition, so that the panel can be miniaturized, which is optimal for display for mobile devices.

두 번째 특징은 N채널과 P채널의 각 트랜지스터의 ON 전류비가 팩터 2 정도 로 균형을 이루고 있고, CMOS 회로를 구성할 수 있다는 것이다. 그러므로 패널 외주 부분에 박막 트랜지스터로 CMOS 회로를 집적할 수 있고, 패널 외부에서 입력된 화상 신호를 그곳에서 일단 받아 각 화소에 연결된 데이터 배선 및 게이트 배선의 구동 신호로 변환하므로, 각 배선마다 외부 IC에서 신호를 공급할 필요가 있는 비정질 실리콘 박막 트랜지스터와 비교해 패널의 입력 핀 수를 격감할 수 있다. 이는 신뢰성이나 내충격성 향상에 유효하다.The second characteristic is that the ON current ratio of each transistor of the N-channel and P-channel is balanced by factor 2, and the CMOS circuit can be configured. Therefore, a CMOS circuit can be integrated into a thin film transistor on the outer periphery of the panel, and the image signal input from the outside of the panel is once received therein and converted into a drive signal for data wiring and gate wiring connected to each pixel. Compared to the amorphous silicon thin film transistors that need to supply a signal, the number of input pins on the panel can be reduced. This is effective for improving reliability or impact resistance.

한편 모바일용으로는 얇고, 가볍고 더 나아가 깨지지 않는 특성이 요구된다. 얇고 가볍게 제작하기 위해, 제조시 얇은 글라스재 기판을 사용하는 방법 외에, 기존의 글라스재 기판을 사용해 제작한 후 상기 글라스재 기판을 기계적 또는 화학적 방법으로 얇게 만드는 방법이 도입되었다. 그러나 이러한 공정은 복잡할 뿐만 아니라 잘 깨질 수 있어 실사용이 어렵다는 문제점이 있었다.On the other hand, thinner, lighter and more unbreakable features are required for mobile applications. In order to manufacture thin and light, in addition to the method of using a thin glass substrate in the manufacturing, a method of making a thin glass substrate by a mechanical or chemical method after the production using an existing glass substrate was introduced. However, such a process is not only complicated but also can be easily broken, which makes it difficult to use practically.

이러한 문제점을 해결하기 위해 저온 다결정 실리콘 박막 트랜지스터를 플라스틱재 기판 위에 형성하려는 시도가 있었다. 플라스틱은 0.2㎜ 정도의 두께로 형성하더라도 잘 깨지지 않고, 또한 비중이 글라스보다 작아 기존 글라스재 기판과 비교했을 때 중량을 1/5 이하로 경감시킬 수 있을 뿐 아니라, 플렉시블 디스플레이를 구현할 수 있다는 장점이 있다.In order to solve this problem, an attempt has been made to form a low temperature polycrystalline silicon thin film transistor on a plastic substrate. Even if the plastic is formed to a thickness of about 0.2 mm, it is hard to be broken, and its specific gravity is smaller than that of glass, so that the weight can be reduced to 1/5 or less compared to the existing glass substrate, and the flexible display can be realized. have.

그러나 저온 다결정 실리콘 박막 트랜지스터를 제작할 때 기판의 온도가 최고 400∼500℃까지 상승하는 것이 플라스틱재 기판을 사용할 때의 문제점이다. 투명한 플라스틱재 기판, 예컨대 폴리 카보네이트(PC) 또는 폴리 에틸술폰(PES) 등의 내열 온도는 대략 200℃ 내지 300℃로서, 유리 기판보다 내열 온도가 훨씬 낮다. 또한 내열 온도 이하에서 상기와 같은 플라스틱재 기판을 사용하여 다결정 실리콘 박막 트랜지스터를 제작하더라도, 상기 플라스틱재 기판의 열 팽창계수(선 팽창계수)가 50ppm/℃ 이상이기에, 예컨대 온도를 100℃ 상승시키면 0.5%나 팽창하여, 후에 패턴닝 오차나 배선의 단선 등을 유발할 수 있다는 문제점이 있었다.However, when fabricating a low temperature polycrystalline silicon thin film transistor, the temperature of the substrate is raised to 400 to 500 ° C., which is a problem when using a plastic substrate. The heat resistant temperature of the transparent plastic substrate, such as polycarbonate (PC) or polyethylsulfone (PES), is about 200 ° C to 300 ° C, which is much lower than the glass substrate. In addition, even when a polycrystalline silicon thin film transistor is manufactured using the plastic substrate as described above at a heat resistance temperature, the coefficient of thermal expansion (linear expansion coefficient) of the plastic substrate is 50 ppm / ° C. or higher. There was a problem that expansion caused by% may cause patterning errors, disconnection of wiring, and the like.

이러한 문제점을 해결하기 위해, 일본에서 간행된 「월간 디스플레이」 2004년 3월호에는 플라스틱 기판 저온 다결정 실리콘 박막 트랜지스터 LCD의 최신 동향이라는 제목 하에 전사법을 2회 이용하여 플라스틱재 기판 상에 박막 트랜지스터를 구비하는 방법이 게시되어 있다.In order to solve this problem, the March 2004 issue of Monthly Display, published in Japan, includes a thin film transistor on a plastic substrate by using the transfer method twice under the title of the latest trend of plastic substrate low temperature polycrystalline silicon thin film transistor LCD. How to do it is posted.

이 방법은 기존의 글라스재 기판 상에 에칭 스토퍼층(etching stopper layer)을 형성한 후, 상기 에칭 스토퍼층 상에 기존의 방법에 따라 저온 다결정 실리콘 박막 트랜지스터를 형성한다. 그리고 이 박막 트랜지스터 상에 임시 기판을 임시 접착제 등을 이용하여 부착하고, 불산(HF) 등을 이용하여 글라스재 기판과 에칭 스토퍼층을 제거한다. 상기와 같은 공정을 거친 후, 박막 트랜지스터의 하면에 플라스틱재 기판을 접착제로 부착하고, 마지막으로 상기 임시 기판을 박리하여, 플라스틱재 기판 상에 구비된 박막 트랜지스터를 제작하는 것이다. This method forms an etching stopper layer on an existing glass substrate, and then forms a low temperature polycrystalline silicon thin film transistor on the etching stopper layer according to an existing method. The temporary substrate is attached onto the thin film transistor with a temporary adhesive or the like, and the glass substrate and the etching stopper layer are removed using hydrofluoric acid (HF) or the like. After the above process, the plastic substrate is attached to the lower surface of the thin film transistor with an adhesive, and finally, the temporary substrate is peeled off to manufacture the thin film transistor provided on the plastic substrate.

그러나 상기와 같은 제조방법은 임시 기판을 사용하여 전사를 2번이나 행하는 등 그 공정이 지나치게 복잡하다는 문제점이 있으며, 또한 상기와 같은 방법으로 제조된 박막 트랜지스터에 전계발광 소자 등을 형성하는 공정 등에 있어서, 지나치게 복잡한 공정을 거치게 되고, 동일한 공정을 반복하게 된다는 문제점이 있다.However, the above manufacturing method has a problem that the process is too complicated, such as transferring twice using a temporary substrate, and also in the process of forming an electroluminescent element or the like on the thin film transistor manufactured by the above method. There is a problem that the process is overly complex and the same process is repeated.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 플렉서블 장치에 응용될 수 있는, 플라스틱재 기판 상에 구비된 박막 트랜지스터를 구비한 기판의 제조방법, 이에 따라 제조된 박막 트랜지스터를 구비한 기판, 평판 표시장치의 제조방법, 및 이에 따라 제조된 평판 표시장치를 제공하는 데 목적이 있다.The present invention is to solve the various problems including the above problems, the method of manufacturing a substrate having a thin film transistor provided on a plastic substrate, which can be applied to a flexible device, a thin film transistor manufactured according to the An object of the present invention is to provide a substrate, a method of manufacturing a flat panel display, and a flat panel display manufactured accordingly.

상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계와, 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 및 게이트 절연막을 덮도록 절연막을 형성하는 단계와, 상기 절연막 상에 상기 기판에 대응하는 플라스틱 기판을 접합하는 단계와, 상기 기판을 제거하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법을 제공한다.In order to achieve the above object and various other objects, the present invention provides a method for forming an etching stopper layer on a substrate, forming a source electrode and a drain electrode on the etching stopper layer, and And forming a semiconductor layer in contact with the drain electrode, forming a gate insulating film to cover the semiconductor layer, forming a gate electrode on the gate insulating film, and covering the gate electrode and the gate insulating film. A method of manufacturing a substrate having a thin film transistor, the method comprising forming an insulating film, bonding a plastic substrate corresponding to the substrate on the insulating film, and removing the substrate.

본 발명은 또한, 이러한 제조방법에 따라 제조된 박막 트랜지스터를 구비한 기판을 제공한다.The present invention also provides a substrate having a thin film transistor manufactured according to this manufacturing method.

본 발명은 또한, 전술한 목적을 달성하기 위하여, 기판 상에 에칭 스토퍼층을 형성하는 단계와, 상기 에칭 스토퍼층 상에 화소 전극을 형성하는 단계와, 상기 에칭 스토퍼층 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계와, 상기 화소 전극 및 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극 및 게이트 절연막을 덮도록 절연막을 형성하는 단계와, 상기 절연막 상에 상기 기판에 대응하는 플라스틱 기판을 접합하는 단계와, 상기 기판을 제거하는 단계와, 상기 화소 전극의 소정 영역이 노출되도록 상기 에칭 스토퍼층에 개구부를 형성하는 단계와, 상기 개구부를 통해 노출된 화소 전극 하부 및 에칭 스토퍼층 하부에 디스플레이 소자를 형성하는 단계를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법을 제공한다.The present invention also provides a method for forming an etch stopper layer on a substrate, forming a pixel electrode on the etch stopper layer, and a source electrode and a drain electrode on the etch stopper layer. Forming a semiconductor layer in contact with the source electrode and the drain electrode, forming a gate insulating film to cover the pixel electrode and the semiconductor layer, and forming a gate electrode on the gate insulating film. Forming an insulating film so as to cover the gate electrode and the gate insulating film, bonding a plastic substrate corresponding to the substrate on the insulating film, removing the substrate, and removing the pixel electrode. Forming openings in the etching stopper layer to expose regions, and pixel electrodes exposed through the openings It provides a process for the production of parts and a flat panel display device comprising the step of forming the display elements on the lower etching stopper layer.

본 발명은 또한, 이러한 제조방법에 따라 제조된 평판 표시장치를 제공한다.The present invention also provides a flat panel display manufactured according to this manufacturing method.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터를 갖는 기판의 제조방법을 순차적으로 도시한 도면들이고, 도 8 및 도 9는 이 기판을 이용하여 본 발명의 바람직한 일 실시예에 따른 평판 표시장치를 제조하는 방법을 도시한 도면들이다.1 to 7 are views sequentially showing a method of manufacturing a substrate having a thin film transistor according to an embodiment of the present invention, Figures 8 and 9 is a preferred embodiment of the present invention using this substrate FIG. 4 is a diagram illustrating a method of manufacturing a flat panel display device.

먼저 도 1 내지 도 7을 참조하면, 핸들링이 비교적 손쉬운 기판(10) 상에 에칭 스토퍼층(20)을 형성하고, 상기 에칭 스토퍼층(20) 상에 박막 트랜지스터(TFT)와 화소 전극(41)을 형성한다. First, referring to FIGS. 1 to 7, the etching stopper layer 20 is formed on the substrate 10, which is relatively easy to handle, and the thin film transistor TFT and the pixel electrode 41 are formed on the etching stopper layer 20. To form.

상기 기판(10)은 기존의 글라스재 기판이 사용될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 어느 정도의 두께를 가져 공정이 진행되는 동안 핸들링이 쉽고, 공정의 온도를 견딜 수 있는 기판이면, 금속재 및 합성수지재라도 무방하다.The substrate 10 may be an existing glass substrate, but is not necessarily limited thereto. If the substrate 10 has a certain thickness, the substrate 10 may be easily handled during the process, and the substrate may withstand the temperature of the process. And synthetic resin materials.

상기 기판(10) 상에 형성되는 에칭 스토퍼층(20)은 후술하는 바와 같이, 기판(10)을 불화수소산(HF) 등으로 에칭할 때에, 이 에칭에 대한 스토퍼층으로 작용하는 것으로, 절연성을 갖는 물질로, 에칭에 대한 스토퍼 기능을 할 수 있는 것이라면 어떠한 물질이라도 무방하다.The etching stopper layer 20 formed on the substrate 10 acts as a stopper layer for this etching when etching the substrate 10 with hydrofluoric acid (HF) or the like, as described later. Any material may be used as long as it has a stopper function for etching.

이 에칭 스토퍼층(20) 상에 도 1과 같이 도전막(30)을 형성한다.The conductive film 30 is formed on this etching stopper layer 20 as shown in FIG.

상기 도전막(30)은 후술하는 바와 같이, 화소 전극(41)을 형성할 수 있는 것으로, 단층 혹은 복수층의 도전 물질로 형성될 수 있다.As described later, the conductive layer 30 may form the pixel electrode 41, and may be formed of a single layer or a plurality of conductive materials.

도전막(30)은, 상기 화소 전극(41)을 투명전극으로 사용할 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 상기 화소 전극(41)을 반사형 전극으로 사용할 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다. 물론 이 외에도 도전성 폴리머 등이 사용될 수 있음은 물론이다.The conductive film 30 may be formed of ITO, IZO, ZnO, or In 2 O 3 when the pixel electrode 41 is used as a transparent electrode, and Ag, Mg, After forming a reflective film with Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, a compound thereof, or the like, ITO, IZO, ZnO, or In 2 O 3 can be formed thereon. Of course, in addition to that can be used, such as a conductive polymer.

도전막(30)을 형성한 후에는 도 2에서 볼 수 있듯이, 이 도전막(30)을 패터닝해 소스 전극(31)과 드레인 전극(32)을 형성한다.After the conductive film 30 is formed, as shown in FIG. 2, the conductive film 30 is patterned to form the source electrode 31 and the drain electrode 32.

이 때, 본 발명의 바람직한 일 실시예에 따르면, 화소 전극(41)도 이들 소스 및 드레인 전극(31)(32)과 동시에 형성된다. 그리고, 드레인 전극(32)과 화소 전극(41)은 일체로 연결될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고, 에칭 스터퍼층(20) 상에 화소 전극(41)만을 형성하고, 그 위에 절연막을 덮은 후, 이 절연막 위에 소스 및 드레인 전극(31)(32)을 형성할 수도 있다.At this time, according to the preferred embodiment of the present invention, the pixel electrode 41 is also formed at the same time as these source and drain electrodes 31 and 32. In addition, the drain electrode 32 and the pixel electrode 41 may be integrally connected. However, the present invention is not necessarily limited thereto, and only the pixel electrode 41 may be formed on the etching stuffer layer 20, the insulating film may be covered thereon, and the source and drain electrodes 31 and 32 may be formed on the insulating film. have.

화소 전극(41)과 소스 및 드레인 전극(31)(32)을 형성한 후에는, 도 3에서 볼 수 있듯이, 상기 소스 및 드레인 전극(31)(32)을 덮도록 반도체층(33)을 형성한다. After the pixel electrode 41 and the source and drain electrodes 31 and 32 are formed, as shown in FIG. 3, the semiconductor layer 33 is formed to cover the source and drain electrodes 31 and 32. do.

상기 반도체층(33)은 유기 반도체 또는 무기 반도체가 사용될 수 있다.The semiconductor layer 33 may be an organic semiconductor or an inorganic semiconductor.

상기 유기반도체는 반도체성 유기물질로 구비될 수 있는 데, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.The organic semiconductor may be provided as a semiconducting organic material, and as a polymer, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyfluorene and its derivatives, Polythiophenevinylene and derivatives thereof, polythiophene-heterocyclic aromatic copolymers and derivatives thereof, and as low molecular weights, oligoacenes of pentacene, tetracene, naphthalene and derivatives thereof, alpha-6-ti Ophene, oligothiophenes of alpha-5-thiophene and derivatives thereof, phthalocyanine and derivatives thereof with or without metals, pyromellitic dianhydrides or pyromellitic diimides and derivatives thereof, fur Reylenetetracarboxylic acid dianhydride or perylenetetracarboxylic diimide and derivatives thereof.

유기 반도체를 사용할 경우, 소스 전극(31) 및 드레인 전극(32)을 덮도록 유기 반도체층을 형성한 후, 레이저 식각법(LAT)의 방법에 의해 도 3과 같은 영역을 갖도록 구획한다. 물론, 이 외에도 유기 반도체에 사용되는 다양한 패터닝법이 그대로 사용될 수 있음은 물론이고, 반드시 도 3과 같은 영역으로 패터닝될 필요도 없다.In the case of using the organic semiconductor, after forming the organic semiconductor layer to cover the source electrode 31 and the drain electrode 32, it is partitioned so as to have an area as shown in FIG. 3 by a laser etching method (LAT). Of course, in addition to this, various patterning methods used in the organic semiconductor may be used as it is, and it is not necessary to pattern the region as shown in FIG.

상기 무기반도체는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si를 포함하는 것일 수 있는 데, 본 발명의 바람직한 일 실시예에 따르면, 상기 반도체층(33)으로서, 다결정 실리콘(poly Si)을 사용할 수 있다. 이를 위해, 상기 소스 전극(31) 및 드레인 전극(32) 상에 화학 기상 증착(CVD) 또는 스퍼터링(sputtering) 방법 등으로 비정질 실리콘층을 형성한 후, 상기 비정질 실리콘층을 다결정 실리콘층으로 변환시킨다.The inorganic semiconductor may include CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si. According to a preferred embodiment of the present invention, as the semiconductor layer 33, polycrystalline silicon (poly Si) can be used. To this end, an amorphous silicon layer is formed on the source electrode 31 and the drain electrode 32 by chemical vapor deposition (CVD) or sputtering, or the like, and then the amorphous silicon layer is converted into a polycrystalline silicon layer. .

상기 비정질 실리콘층의 다결정화 공정은 공정온도에 따라 저온 공정과 고온 공정으로 나뉜다. 그러나 고온 공정은 기판의 변형온도 이상의 온도조건이 요구되어 열저항력이 높은 고가의 석영 기판을 사용해야 하는 단점이 있으므로, 주로 저온 공정이 이용되고 있다. 저온 공정은 레이저 열처리(laser annealing), 금속유도 결정화(metal induced crystallization, MIC) 등으로 분류할 수 있는 바, 주로 상기 비정질 실리콘층에 레이저를 조사하여 이를 액상으로 용융시킨 후 냉각하면서 그레인을 성장시키는 엑시머 레이저 어닐링(eximer laser annealing), 또는 다결정 실리콘의 그레인이 레이저가 조사된 액상 영역과 레이저가 조사되지 않은 고상 영역의 경계에서 그 경계면에 대해 수직방향으로 성장한다는 사실을 이용한 순차적 측면 고상 결정(sequential lateral solidification) 공정 등을 이용하여 다결정 실리콘층을 형성한다. The polycrystallization process of the amorphous silicon layer is divided into a low temperature process and a high temperature process according to the process temperature. However, since the high temperature process requires a high temperature quartz substrate having a high thermal resistance due to a temperature condition above the deformation temperature of the substrate, a low temperature process is mainly used. The low temperature process can be classified into laser annealing, metal induced crystallization (MIC), etc., mainly by irradiating a laser to the amorphous silicon layer, melting it into a liquid phase, and cooling the grain to grow grain. Sequential lateral sequential crystallization, using the fact that excimer laser annealing, or grains of polycrystalline silicon, grows perpendicular to its interface at the boundary between the laser-irradiated liquid region and the non-irradiated solid-state region A polycrystalline silicon layer is formed using a lateral solidification process.

그러나 상기와 같은 결정화 공정에 있어서, 상기 저온 공정의 경우에도, 전술한 바와 같이 플라스틱재 기판의 내열 온도인 200℃ 내지 300℃ 이상의 공정이 된다. 본 발명에서는 기판(10)을 이러한 온도에도 변형없이 견딜 수 있는 재질로 사용함으로써, 비정질 실리콘층을 다결정 실리콘층으로 용이하게 변환시키고, 후술하는 바와 같이, 플라스틱재 기판을 사용할 수 있다.However, in the above-described crystallization step, even in the low temperature step, as described above, the step of 200 ° C to 300 ° C or more, which is the heat resistance temperature of the plastic substrate. In the present invention, by using the substrate 10 as a material that can withstand such a temperature without deformation, the amorphous silicon layer is easily converted into a polycrystalline silicon layer, and a plastic substrate can be used as described later.

상기와 같은 비정질 실리콘층의 다결정화 공정을 거친 후, 상기 다결정 실리콘층을 적절하게 패터닝하는 공정을 거칠 수도 있으며, 또한 상기 반도체층에 n형 또는 p형의 불순물을 이온 주입하고 활성화하는 공정을 거칠 수도 있다. 이는 후술하는 실시예들에 있어서도 동일하다.After the polycrystallization of the amorphous silicon layer as described above, the polycrystalline silicon layer may be appropriately patterned, and the semiconductor layer may be ion implanted and activated to activate n-type or p-type impurities. It may be. This is also the same in the embodiments described later.

반도체층(33)을 형성한 후에는 도 4에서 볼 수 있듯이, 반도체층(33), 화소 전극(41) 및 에칭 스토퍼층(20)의 나머지 부분을 덮도록 게이트 절연막(34)을 형성한다. After the semiconductor layer 33 is formed, as shown in FIG. 4, the gate insulating layer 34 is formed to cover the remaining portions of the semiconductor layer 33, the pixel electrode 41, and the etching stopper layer 20.

상기 게이트 절연막(34)은 무기물 및/또는 유기물이 사용될 수 있다. 무기물로서, SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 가능하며, 유기물로서, 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. 또한, 무기-유기 적층막도 가능하다.An inorganic material and / or an organic material may be used for the gate insulating layer 34. As inorganic materials, SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT, etc. are possible, and as organic materials, general purpose polymers (PMMA, PS), polymer derivatives having phenol groups, acrylic polymers, imide polymers , Arylether polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers and blends thereof. In addition, inorganic-organic laminated films are also possible.

그리고, 도 5에서 볼 수 있듯이, 이 게이트 절연막(34) 상에 소정 패턴의 게이트 전극(35)이 형성된다. 게이트 전극(35)은 반도체층(33)의 채널 영역에 대응되도록 형성된다.As shown in FIG. 5, a gate electrode 35 having a predetermined pattern is formed on the gate insulating film 34. The gate electrode 35 is formed to correspond to the channel region of the semiconductor layer 33.

게이트 전극(35)이 형성된 후에는 도 5에서 볼 수 있듯이, 이 TFT를 덮도록 절연막(36)을 더 형성한다. 상기 절연막(36)은 TFT를 보호하고, 그 위에 후술하는 바와 같이, 플라스틱 기판(50)을 붙일 때에 평탄화도를 유지하도록 한다. 이러한 절연막(36)은 무기물 및/또는 유기물이 단일 또는 복합층으로 형성될 수 있는 데, 무기물로서 SiO2, SiNx, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 등이 가능하며, 유기물로서 일반 범용고분자(PMMA, PS), phenol그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일리렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등이 가능하다. 그러나, 반드시 이에 한정되는 것은 아니며, 다양한 절연물질이 사용될 수 있음은 물론이다.After the gate electrode 35 is formed, as shown in Fig. 5, an insulating film 36 is further formed to cover this TFT. The insulating film 36 protects the TFT and maintains the flatness when attaching the plastic substrate 50 thereon, as will be described later. The insulating layer 36 may be formed of an inorganic material and / or an organic material as a single layer or a composite layer. As the inorganic material, SiO 2, SiN x, Al 2 O 3, TiO 2, Ta 2 O 5, HfO 2, ZrO 2, BST, PZT, and the like may be used. General purpose polymers (PMMA, PS), polymer derivatives having phenol groups, acrylic polymers, imide polymers, arylether polymers, amide polymers, fluorine polymers, p-xylene polymers, vinyl alcohol polymers and blends thereof It is possible. However, the present invention is not limited thereto, and various insulating materials may be used.

절연막(36) 상에는 도 6에서 볼 수 있듯이, 플라스틱 기판(50)이 접합된다. 이 플라스틱 기판(50)은 다양한 방법에 의해 접합될 수 있는 데, 절연막(36)과의 사이에 접착제가 개재되어 접합될 수 있다.As shown in FIG. 6, the plastic substrate 50 is bonded to the insulating film 36. The plastic substrate 50 may be bonded by various methods, and may be bonded with an adhesive interposed between the insulating film 36.

플라스틱 기판(50)을 접합한 후에는 도 7에서 볼 수 있듯이, 기판(10)을 제거한다. 기판(10)은 다양한 방법에 의해 제거될 수 있는 데, 건식 및 습식 에칭에 의해 제거 가능하다.After bonding the plastic substrate 50, as shown in Figure 7, the substrate 10 is removed. The substrate 10 may be removed by a variety of methods, which may be removed by dry and wet etching.

이상 설명한 박막 트랜지스터(TFT)를 구비한 기판에 있어서, 박막 트랜지스터(TFT)의 드레인 전극(32)이 화소 전극(41)과 일체로 형성되어 있기 때문에, 별도의 컨택 홀을 통한 드레인 전극(32)과 화소 전극(41)의 연결이 필요없다.In the substrate provided with the thin film transistor TFT described above, since the drain electrode 32 of the thin film transistor TFT is formed integrally with the pixel electrode 41, the drain electrode 32 through a separate contact hole. And pixel electrode 41 need not be connected.

상기와 같은 방법에 의해 박막 트랜지스터(TFT)를 구비한 플라스틱 기판(50)을 형성한 후에는 도 8에서 볼 수 있듯이, 에칭 스토퍼층(20)의 소정 부분을 식각하여 화소 전극(41)의 소정 부분이 노출되도록 개구부(21)를 형성한다. 개구부(21) 의 형성은 다양한 방법으로 가능한 데, 포토 리소그래피법이 적용될 수 있다.After forming the plastic substrate 50 including the thin film transistor TFT by the above method, as shown in FIG. 8, a predetermined portion of the etching stopper layer 20 is etched to form a predetermined portion of the pixel electrode 41. The opening 21 is formed so that the part is exposed. Formation of the opening 21 is possible in various ways, the photolithography method can be applied.

그리고, 도 9에서 볼 수 있듯이, 이 개구부(21)에 발광층(미도시)을 포함하는 유기층(42)을 형성하고, 유기층(42)을 덮도록 대향 전극(43)을 형성해, 유기 전계 발광 소자(OLED)를 형성한다.As shown in FIG. 9, the organic layer 42 including the light emitting layer (not shown) is formed in the opening 21, and the counter electrode 43 is formed to cover the organic layer 42. (OLED) is formed.

상기 유기층(42)은 저분자 또는 고분자 유기층이 사용될 수 있다.The organic layer 42 may be a low molecular or high molecular organic layer.

저분자 유기층의 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.In the case of a low molecular organic layer, a hole injection layer (HIL), a hole transport layer (HTL), an emission layer (EML), an electron transport layer (ETL), an electron injection layer (EIL) Electron Injection Layer, etc. may be formed by stacking a single or complex structure, and usable organic materials are copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N ' -Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3) It can be used in various ways. These low molecular weight organic layers are formed by the vacuum deposition method.

고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic layer, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

대향 전극(43)은 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 사용될 때에는 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기층(42)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물을 전면 증착하여 형성할 수 있다.The counter electrode 43 may be provided as a transparent electrode or a reflective electrode. When used as a transparent electrode, a metal having a small work function, that is, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and a compound thereof is deposited to face the organic layer 42, and thereafter, ITO, The auxiliary electrode layer or the bus electrode line can be formed of a material for forming a transparent electrode such as IZO, ZnO, or In 2 O 3. And, when used as a reflective electrode can be formed by depositing the above Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and compounds thereof.

본 발명에 의하면, 이처럼 에칭 스토퍼층(20)이 그대로 화소 정의막(Pixel define layer)이 되므로, 한번의 전사로 평판 표시장치를 구현할 수 있다.According to the present invention, since the etching stopper layer 20 is a pixel define layer as it is, the flat panel display can be implemented by one transfer.

전술한 실시예들에서는 능동 구동형 전계발광 소자의 경우에 대해서만 설명하였으나, 전술한 바와 같이 그 외에도 박막 트랜지스터를 구비하는 디스플레이 소자라면 어떠한 장치에도 적용될 수 있음은 물론이며, 예컨대 박막 트랜지스터 액정 디스플레이 소자(TFT LCD)와 같은 디스플레이 소자에도 적용될 수 있다.In the above-described embodiments, only the case of the active driving type electroluminescent device has been described. However, as described above, any display device having a thin film transistor may be applied to any device. It can also be applied to display elements such as TFT LCD).

또한, 상술한 바와 같은 본 발명에 따른 플라스틱재 기판 상에 형성된 박막 트랜지스터는 상기와 같은 디스플레이 장치 외의 플렉서블 전자 종이(electronic sheet), 스마트 카드(smart card) 등 플렉서블 박막 트랜지스터를 구비하는 모든 장치에 구비될 수 있음은 물론이다.In addition, the thin film transistor formed on the plastic substrate according to the present invention as described above is provided in all devices having a flexible thin film transistor, such as a flexible electronic sheet (smart card), other than the display device as described above. Of course it can be.

상기한 바와 같이 이루어진 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention made as described above, the following effects can be obtained.

첫째, 충분한 두께의 기판 상에 박막 트랜지스터를 형성한 후, 원하는 얇은 두께의 플라스틱재 기판을 상기 박막 트랜지스터 상부에 구비하고 상기 두꺼운 기판을 제거함으로써, 얇은 두께의 플라스틱재 기판 상에 형성된 박막 트랜지스터를 간단한 공정을 통해 얻을 수 있게 된다. First, after the thin film transistor is formed on a substrate having a sufficient thickness, the thin film transistor formed on the thin plastic substrate is made simple by providing a plastic substrate having a desired thin thickness on the thin film transistor and removing the thick substrate. Can be obtained through the process.                     

둘째, 플라스틱재 기판 상에 형성된 다결정 실리콘 박막 트랜지스터를 얻을 수 있다.Second, a polycrystalline silicon thin film transistor formed on a plastic substrate can be obtained.

셋째, 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비한 다양한 플렉서블 장치, 특히 플렉서블 디스플레이 장치를 제조할 수 있다.Third, various flexible devices including a thin film transistor formed on a plastic substrate, particularly a flexible display device, can be manufactured.

넷째, 플라스틱재 기판 상에 형성된 박막 트랜지스터를 구비한 전계발광 소자를 제조할 수 있으며, 이 경우 상기 공정 상의 에칭 스토퍼층을 패터닝하여 화소 정의막을 형성함으로써, 공정의 단순화 및 비용의 절감을 도모할 수 있다.Fourth, an electroluminescent device having a thin film transistor formed on a plastic substrate can be manufactured. In this case, by forming an pixel defining layer by patterning the etching stopper layer in the process, the process can be simplified and the cost can be reduced. have.

다섯째, 한 번의 전사 공정만 소요되므로, 공정이 간단해진다.Fifth, since only one transfer process is required, the process is simplified.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (19)

삭제delete 기판 상에 에칭 스토퍼층을 형성하는 단계;Forming an etch stopper layer on the substrate; 상기 에칭 스토퍼층 상에 소스 전극 및 드레인 전극을 형성하는 단계;Forming a source electrode and a drain electrode on the etching stopper layer; 상기 에칭 스토퍼층 상에 화소 전극을 형성하는 단계;Forming a pixel electrode on the etching stopper layer; 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계;Forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively; 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;Forming a gate insulating film to cover the semiconductor layer; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the gate insulating film; 상기 게이트 전극 및 게이트 절연막을 덮도록 절연막을 형성하는 단계;Forming an insulating film to cover the gate electrode and the gate insulating film; 상기 절연막 상에 상기 기판에 대응하는 플라스틱 기판을 접합하는 단계; 및Bonding a plastic substrate corresponding to the substrate on the insulating film; And 상기 기판을 제거하는 단계;를 포함하는 박막 트랜지스터를 구비한 기판의 제조방법.Removing the substrate; Method of manufacturing a substrate having a thin film transistor comprising a. 제 2항에 있어서,The method of claim 2, 상기 화소 전극은 상기 소스 전극 및 드레인 전극과 동시에 형성되는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.And the pixel electrode is formed at the same time as the source electrode and the drain electrode. 제 2항에 있어서,The method of claim 2, 상기 화소 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나와 연결되도록 형성되는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The pixel electrode is formed to be connected to any one of the source electrode and the drain electrode. 제 2항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 4, 상기 반도체층은 유기물 또는 무기물로 형성된 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The semiconductor layer is a method of manufacturing a substrate having a thin film transistor, characterized in that formed of an organic or inorganic material. 제 5항에 있어서,The method of claim 5, 상기 유기물은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The organic material is pentacene, tetracene, tetratracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene and its derivatives, ru Rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives Derivatives, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof with or without metal, pyromellitic dianhydrides and derivatives thereof, A method of manufacturing a substrate with a thin film transistor, characterized in that it comprises at least one of pyromellitic diimide and derivatives thereof. 제 5항에 있어서,The method of claim 5, 상기 무기물은, CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si 중 적어도 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.And said inorganic material comprises at least one of CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si. 제 2항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 4, 상기 반도체층을 형성하는 단계는, 비정질 실리콘층을 도포하고 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The forming of the semiconductor layer may include applying an amorphous silicon layer and crystallizing the amorphous silicon layer into a polycrystalline silicon layer. 제 2항 내지 제4항 중 어느 한 항에 있어서,The method according to any one of claims 2 to 4, 상기 기판은 글라스재 기판인 것을 특징으로 하는 박막 트랜지스터를 구비한 기판의 제조방법.The substrate is a method of manufacturing a substrate having a thin film transistor, characterized in that the glass substrate. 제 2항 내지 제4항 중 어느 한 항에 의해 제조된 것을 특징으로 하는 박막 트랜지스터를 구비한 기판.A substrate having a thin film transistor, which is manufactured according to any one of claims 2 to 4. 기판 상에 에칭 스토퍼층을 형성하는 단계;Forming an etch stopper layer on the substrate; 상기 에칭 스토퍼층 상에 화소 전극을 형성하는 단계;Forming a pixel electrode on the etching stopper layer; 상기 에칭 스토퍼층 상에 소스 전극 및 드레인 전극을 형성하는 단계;Forming a source electrode and a drain electrode on the etching stopper layer; 상기 소스 전극 및 드레인 전극과 각각 접하는 반도체층을 형성하는 단계;Forming a semiconductor layer in contact with the source electrode and the drain electrode, respectively; 상기 화소 전극 및 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;Forming a gate insulating film to cover the pixel electrode and the semiconductor layer; 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;Forming a gate electrode on the gate insulating film; 상기 게이트 전극 및 게이트 절연막을 덮도록 절연막을 형성하는 단계;Forming an insulating film to cover the gate electrode and the gate insulating film; 상기 절연막 상에 상기 기판에 대응하는 플라스틱 기판을 접합하는 단계;Bonding a plastic substrate corresponding to the substrate on the insulating film; 상기 기판을 제거하는 단계;Removing the substrate; 상기 화소 전극의 소정 영역이 노출되도록 상기 에칭 스토퍼층에 개구부를 형성하는 단계; 및Forming an opening in the etching stopper layer to expose a predetermined region of the pixel electrode; And 상기 개구부를 통해 노출된 화소 전극 하부 및 에칭 스토퍼층 하부에 디스플레이 소자를 형성하는 단계;를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And forming a display element under the pixel electrode exposed through the opening and under the etching stopper layer. 제 11항에 있어서,The method of claim 11, 상기 화소 전극은 상기 소스 전극 및 드레인 전극과 동시에 형성되는 것을 특징으로 하는 평판 표시장치의 제조방법.And the pixel electrode is formed at the same time as the source electrode and the drain electrode. 제 11항에 있어서,The method of claim 11, 상기 화소 전극은 상기 소스 전극 및 드레인 전극 중 어느 하나와 연결되도록 형성되는 것을 특징으로 하는 평판 표시장치의 제조방법.And the pixel electrode is connected to any one of the source electrode and the drain electrode. 제 11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 반도체층은 유기물 또는 무기물로 형성된 것을 특징으로 하는 평판 표시장치의 제조방법.And the semiconductor layer is formed of an organic or inorganic material. 제 14항에 있어서,The method of claim 14, 상기 유기물은, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌 (perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.The organic material is pentacene, tetracene, tetratracene, anthracene, naphthalene, alpha-6-thiophene, alpha-4-thiophene, perylene and its derivatives, ru Rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide and its derivatives, perylene tetracarboxylic dianhydride and its derivatives Derivatives, oligoacenes and derivatives thereof of naphthalene, oligothiophenes and derivatives thereof of alpha-5-thiophene, phthalocyanine and derivatives thereof with or without metal, pyromellitic dianhydrides and derivatives thereof, A method of manufacturing a flat panel display device comprising at least one of pyromellitic diimide and derivatives thereof. 제 14항에 있어서,The method of claim 14, 상기 무기물은, CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, 및 Si 중 적어도 하나를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.And the inorganic material includes at least one of CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC, and Si. 제 11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 반도체층을 형성하는 단계는, 비정질 실리콘층을 도포하고 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 포함하는 것을 특징으로 하는 평판 표시장치의 제조방법.The forming of the semiconductor layer may include applying an amorphous silicon layer and crystallizing the amorphous silicon layer into a polycrystalline silicon layer. 제 11항 내지 제13항 중 어느 한 항에 있어서,The method according to any one of claims 11 to 13, 상기 기판은 글라스재 기판인 것을 특징으로 하는 평판 표시장치의 제조방 법.The substrate is a method of manufacturing a flat panel display device, characterized in that the glass substrate. 제 11항 내지 제13항 중 어느 한 항에 의해 제조된 것을 특징으로 하는 평판 표시장치.A flat panel display manufactured according to any one of claims 11 to 13.
KR1020040088853A 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method KR100626032B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040088853A KR100626032B1 (en) 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040088853A KR100626032B1 (en) 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Publications (2)

Publication Number Publication Date
KR20060039664A KR20060039664A (en) 2006-05-09
KR100626032B1 true KR100626032B1 (en) 2006-09-20

Family

ID=37146870

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040088853A KR100626032B1 (en) 2004-11-03 2004-11-03 Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method

Country Status (1)

Country Link
KR (1) KR100626032B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189709B1 (en) 2006-10-09 2012-10-10 삼성디스플레이 주식회사 Display substrate, method of fabricating and display apparatus having the same
KR100869646B1 (en) * 2007-07-27 2008-11-21 경북대학교 산학협력단 Active matrix organic light-emitting displays having organic thin film transistors and method of the same
KR102457208B1 (en) * 2017-12-26 2022-10-20 엘지디스플레이 주식회사 organic light emitting display device and method of fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318373A (en) * 2002-04-18 2003-11-07 Ind Technol Res Inst Method of forming thin film semiconductor device on plastic sheet

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003318373A (en) * 2002-04-18 2003-11-07 Ind Technol Res Inst Method of forming thin film semiconductor device on plastic sheet

Also Published As

Publication number Publication date
KR20060039664A (en) 2006-05-09

Similar Documents

Publication Publication Date Title
KR101980234B1 (en) Organic light emitting display device and the fabrication method thereof
US7288818B2 (en) Organic thin film transistor with low gate overlap capacitance and flat panel display including the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR101065318B1 (en) Method of manufacturing flexible display apparatus
KR100683766B1 (en) Flat panel display and method for fabricating the same
CN1819299B (en) Thin film transistors, flat panel display including the thin film transistor and method for manufacturing the thin film transistor and the flat panel display
KR100647683B1 (en) Organic thin film transistor and flat display apparatus comprising the same
EP1598860A2 (en) TFT, method of manufacturing the TFT, flat panel display having the TFT, and method of manufacturing the flat panel display
JP4358152B2 (en) Thin film transistor and flat panel display having the same
US8729552B2 (en) Backplane for flat panel display apparatus, flat panel display apparatus including the same, and method of manufacturing backplane for flat panel display apparatus
JP4391451B2 (en) MANUFACTURING METHOD FOR SUBSTRATE HAVING THIN FILM TRANSISTOR, SUBSTRATE HAVING THIN FILM TRANSISTOR PRODUCED BY THE METHOD, MANUFACTURING METHOD FOR PANEL DISPLAY DEVICE, AND FLAT DISPLAY DEVICE MANUFACTURING THE SAME
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100647702B1 (en) Flexible device and flexible flat panel display device
KR100822210B1 (en) Method of manufacturing flexible display apparatus
KR100696514B1 (en) Organic light emitting display device of top emission type
KR100626032B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100964222B1 (en) Thin film transistor substrate, organic light emitting display device comprising the thin film transistor and manufacturing method of the same
KR100804526B1 (en) Method of manufacturing organic light emitting display apparatus
KR100626033B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100615226B1 (en) Method of manufacturing thin film transistor, method of manufacturing display device, display device manufactured by that method, method of manufacturing active matrix type electroluminescence device, and active matrix type electroluminescence device manufactured by that method
KR100637187B1 (en) Flexible device and flexible flat panel display device
KR100647629B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, method of manufacturing flat panel display device, and flat panel display device manufactured by the method
KR100719567B1 (en) Flat display device and manufacturing method thereof
KR101193176B1 (en) A method for preparing flat display device and the flat display device prepared by the method
KR20190054049A (en) Organic light emitting display device and the fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120906

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130830

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180829

Year of fee payment: 13