KR100622822B1 - Method for forming semiconductor package - Google Patents

Method for forming semiconductor package Download PDF

Info

Publication number
KR100622822B1
KR100622822B1 KR1020050033896A KR20050033896A KR100622822B1 KR 100622822 B1 KR100622822 B1 KR 100622822B1 KR 1020050033896 A KR1020050033896 A KR 1020050033896A KR 20050033896 A KR20050033896 A KR 20050033896A KR 100622822 B1 KR100622822 B1 KR 100622822B1
Authority
KR
South Korea
Prior art keywords
semiconductor package
forming
lead
warpage
molding compound
Prior art date
Application number
KR1020050033896A
Other languages
Korean (ko)
Inventor
엄용구
황병역
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020050033896A priority Critical patent/KR100622822B1/en
Application granted granted Critical
Publication of KR100622822B1 publication Critical patent/KR100622822B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체 패키지의 포밍 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 이용한 반도체 패키지의 리드에 대한 포밍 공정시, 포밍을 위한 클램핑 위치를 변경하여 줌으로써, 각각의 외부리드가 균일하고 평행한 배열로 포밍될 수 있도록 한 반도체 패키지의 포밍 방법에 관한 것이다.The present invention relates to a method of forming a semiconductor package, and more particularly, by changing the clamping position for forming during the forming process of the lead of the semiconductor package using a lead frame, each external lead is uniform and parallel arrangement It relates to a method of forming a semiconductor package to be formed into a.

이를 위해, 본 발명은 반도체 패키지의 포밍 방법에 있어서, 워피지가 발생된 반도체 패키지를 포밍 다이에 안착시키는 단계와; 클램핑 툴이 상기 반도체 패키지의 몰딩 컴파운드 수지의 상면 에지부를 눌러서 클램핑함으로써, 상기 몰딩 컴파운드 수지의 사방 측면으로 노출된 외부리드에 클램핑력이 작용하지 않게 되는 단계와; 상기 클랭핑력이 작용하지 않는 각 외부리드를 소정의 형상으로 포밍하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지의 포밍 방법을 제공한다.To this end, the present invention provides a method for forming a semiconductor package, comprising: mounting a semiconductor package on which warpage is generated on a forming die; The clamping tool pressing and clamping the upper edge of the molding compound resin of the semiconductor package such that the clamping force is not applied to the external leads exposed to all sides of the molding compound resin; The forming method of the semiconductor package is characterized in that it comprises the step of forming each of the external leads that do not apply the clamping force to a predetermined shape.

반도체 패키지, 포밍 방법, 외부리드, 워피지, 숄더부, 몰딩 컴파운드 수지 Semiconductor Package, Forming Method, External Lead, Warpage, Shoulder, Molding Compound Resin

Description

반도체 패키지의 포밍 방법{Method for forming semiconductor package}Method for forming semiconductor package

도 1은 본 발명에 따른 반도체 패키지의 포밍 방법을 설명하는 개략도,1 is a schematic diagram illustrating a forming method of a semiconductor package according to the present invention;

도 2는 기존의 반도체 패키지의 포밍 방법을 설명하는 개략도,2 is a schematic diagram illustrating a method of forming a conventional semiconductor package;

도 3은 본 발명에 따른 반도체 패키지와 기존의 반도체 패키지의 워피지 수준을 비교한 그래프3 is a graph comparing warpage levels of a semiconductor package and a conventional semiconductor package according to the present invention.

도 4는 본 발명에 따른 반도체 패키지와 기존의 반도체 패키지의 각 리드에 대한 평탄도(coplanarity)를 비교한 그래프.Figure 4 is a graph comparing the planarity (coplanarity) for each lead of the semiconductor package and the conventional semiconductor package according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10 : 반도체 패키지 12 : 외부리드10 semiconductor package 12 external lead

14 : 숄더부 16 : 캠-폼14: shoulder portion 16: cam-form

18 : 풋부 20 : 몰딩 컴파운드 수지18: Foot 20: Molding Compound Resin

22 : 클램핑 툴22: clamping tool

본 발명은 반도체 패키지의 포밍 방법에 관한 것으로서, 더욱 상세하게는 리드프레임을 이용한 반도체 패키지의 리드에 대한 포밍 공정시, 포밍을 위한 클램핑 위치를 변경하여 줌으로써, 각각의 외부리드가 균일하고 평행한 배열로 포밍될 수 있도록 한 반도체 패키지의 포밍 방법에 관한 것이다.The present invention relates to a method of forming a semiconductor package, and more particularly, by changing the clamping position for forming during the forming process of the lead of the semiconductor package using a lead frame, each external lead is uniform and parallel arrangement It relates to a method of forming a semiconductor package to be formed into a.

일반적으로 리드프레임은 반도체 패키지를 제조하기 위한 기판의 일종으로서, 골격을 이루는 사이드프레임과, 반도체 칩이 실장되는 칩탑재판과, 상기 사이드프레임과 칩탑재판을 일체로 연결하는 타이바와, 상기 사이드프레임으로부터 상기 칩탑재판의 사방 모서리에 인접되게 연장된 다수의 리드로 구성되어 있다.In general, a lead frame is a type of substrate for manufacturing a semiconductor package, and includes a side frame forming a skeleton, a chip mounting plate on which a semiconductor chip is mounted, a tie bar integrally connecting the side frame and a chip mounting plate, and the side It consists of a plurality of leads extending from the frame adjacent to the four corners of the chip mounting plate.

이러한 구조의 리드프레임을 이용한 반도체 패키지의 제조 방법을 간략히 살펴보면 다음과 같다.A method of manufacturing a semiconductor package using the lead frame having such a structure will be briefly described as follows.

리드프레임의 칩 탑재판에 반도체 칩을 접착수단으로 부착하는 칩 부착 단계와; 상기 반도체 칩의 본딩패드와 상기 리드프레임의 각 리드간을 입출력신호를 위해 골드와이어로 연결하는 와이어 본딩 단계와; 상기 반도체 칩과 와이어 그리고 인너리드 등을 몰딩 컴파운드 수지로 몰딩하는 몰딩 단계와; 상기 몰딩 컴파운드 수지를 통하여 사방으로 노출 연장되어 있는 외부리드를 리드프레임의 사이드 프레임으로부터 절단해주는 트리밍 단계와; 상기 외부리드를 소정의 단자 모양으로 절곡시켜주는 포밍 단계 등을 거쳐 리드프레임을 이용한 반도체 패키지로 완성된다.A chip attaching step of attaching the semiconductor chip to the chip mounting plate of the lead frame by an adhesive means; A wire bonding step of connecting a bonding pad of the semiconductor chip and each lead of the lead frame with a gold wire for an input / output signal; Molding the semiconductor chip, wire, and inner lead with a molding compound resin; A trimming step of cutting the outer lead extending in all directions through the molding compound resin from the side frame of the lead frame; A semiconductor package using a lead frame is completed through a forming step of bending the external lead into a predetermined terminal shape.

한편, 반도체 패키지의 여러 공정을 거치게 되면, 반도체 패키지에 워피지 현상이 발생되는 경우가 있으며, 이 워피지(warpage) 현상은 반도체 칩과 몰딩수지 그리고 리드프레임 등이 서로 다른 열팽창계수를 갖고 있기 때문에 발생하는 현상 으로서, 반도체 패키지 자체가 그 길이 방향을 따라 휘어지는 현상을 말한다.On the other hand, when the semiconductor package undergoes various processes, warpage may occur in the semiconductor package, and the warpage phenomenon may be due to the fact that the semiconductor chip, the molding resin, and the lead frame have different thermal expansion coefficients. As a phenomenon that occurs, the semiconductor package itself bends along its longitudinal direction.

특히, 상기 워피지 현상은 반도체 패키지의 크기가 클수록 더 크게 발생하게 되며, 이러한 워피지 현상은 반도체 칩과 칩 탑재판 또는 반도체 칩과 몰딩 컴파운드 수지간의 박리(delamination)현상을 유발하는 원인이 되기도 한다.In particular, the warpage phenomenon occurs larger as the size of the semiconductor package increases, and this warpage phenomenon may cause delamination between the semiconductor chip and the chip mounting plate or the semiconductor chip and the molding compound resin. .

여기서, 리드프레임을 이용한 반도체 패키지의 기존 포밍 공정에 대하여 좀 더 상세하게 살펴보기로 한다.Here, the conventional forming process of the semiconductor package using the lead frame will be described in more detail.

첨부한 도 2는 기존의 반도체 패키지의 포밍 방법을 설명하는 개략도로서, 워피지 현상이 발생된 반도체 패키지를 포밍하는 방법을 보여준다.2 is a schematic view illustrating a conventional method of forming a semiconductor package, and illustrates a method of forming a semiconductor package in which a warpage phenomenon occurs.

먼저, 포밍 다이에 반도체 패키지(10)를 안착시킨 다음, 반도체 패키지의 외부리드(12)의 숄더부(14)를 클램핑 툴의 일종인 캠-폼(16:cam-form)으로 눌러주며 클램핑하게 된다.First, the semiconductor package 10 is seated on a forming die, and then the shoulder portion 14 of the outer lead 12 of the semiconductor package is pressed with a cam-form, which is a kind of clamping tool, and clamped. do.

따라서, 포밍 다이의 구동에 의하여 반도체 패키지(10)의 외부리드(12)가 이중 절곡된 형상으로 포밍된다.Therefore, the external lead 12 of the semiconductor package 10 is formed into a double bent shape by driving the forming die.

이때, 포밍된 외부리드의 형상을 보면, 몰딩 컴파운드 수지(20)의 각 측면에서 직선으로 뻗은 구간인 숄더부(14)와, 이 숄더부(14)로부터 밑으로 절곡되는 동시에 다시 외부방향으로 절곡된 풋(foot)부(18)로 나누어진다.At this time, the shape of the formed outer lead, the shoulder portion 14 which is a section extending straight from each side of the molding compound resin 20, and bent downward from the shoulder portion 14 at the same time bent outward again Divided foot 18.

그러나, 위와 같은 기존의 포밍 방법은 다음과 같은 문제점이 있다.However, the conventional forming method as described above has the following problems.

워피지가 이미 발생된 반도체 패키지(10)의 외부리드(12)의 숄더부(14)를 상기 캠-폼(16)이 눌러서 클램핑하기 때문에, 숄더부(14)는 자체 탄성력으로 인하여 아래쪽으로 약간 이동하며 눌리게 되고, 이에 외부리드(12)의 숄더부(14)는 워피지 발생 정도가 해제되면서 포밍 다이상에 평평하게 배열된다.Since the cam-form 16 presses and clamps the shoulder portion 14 of the outer lead 12 of the semiconductor package 10 in which the warpage has already been generated, the shoulder portion 14 slightly downwards due to its elastic force. It is moved and pressed, so that the shoulder portion 14 of the outer lead 12 is arranged flat on the forming die while the degree of warpage generation is released.

포밍이 완료된 후(캠-폼의 하중이 제거된 후), 외부리드(12)의 숄더부(14)는 자체적인 탄성 복원력과 함께 이전의 워피지가 발생된 상태로 복원하려는 힘이 작용하여 다시 위쪽으로 약간 올라가게 됨으로써, 결국 외부리드(12)의 풋부(18)가 평행한 배열을 이루지 않게 되는 문제점이 있다.After the forming is completed (after the cam-form has been removed), the shoulder portion 14 of the outer lead 12 has its own elastic restoring force and a force for restoring to the state where the previous warpage is generated is applied again. By slightly rising upward, there is a problem that the foot portion 18 of the outer lead 12 does not form a parallel arrangement.

이와 같이, 마더보드에 대한 단자 역할을 하는 상기 외부리드의 풋부가 균일하고 평탄하며 평행한 배열(coplanarity)을 이루지 않고 불균일한 배열을 이루게 되면, 마더보드에 실장 자체가 불가한 반도체 패키지의 불량이 초래된 것이다.As such, when the foot portion of the external lead, which serves as a terminal to the motherboard, forms a non-uniform arrangement without forming a uniform, flat, and coplanarity, a defect of a semiconductor package that cannot be mounted on the motherboard is eliminated. It is caused.

또한, 포밍 공정시 캠-폼이 외부리드의 숄더부를 눌러 클램핑함에 따라, 숄더부에 클램핑 자국이 남게 되고, 이러한 자국은 후공정의 일종인 리드 스캔 검사중에 레이져 산란 현상을 일으켜 스캔 에러를 초래하기도 한다.In addition, as the cam-form presses and clamps the shoulder portion of the outer lid during the forming process, clamping marks remain on the shoulder portion, which may cause laser scattering during a lead scan test, which is a kind of post-process. do.

또한, 상기 캠-폼이 외부리드의 숄더부를 계속 반복적으로 클램핑함에 따라, 캠-폼에 쌓인 솔더(solder)가 외부리드의 숄더부에 버어(burr)로서 발생되는 단점 또한 있다.In addition, as the cam-form continues to clamp the shoulder portion of the outer lead repeatedly, a solder accumulated on the cam-form also has a disadvantage that occurs as a burr on the shoulder portion of the outer lead.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 반도체 패키지의 외부리드에 대한 포밍 공정시 클램핑 위치를 외부리드의 숄더부에서 몰딩 컴파운드 수지의 상면 에지부로 변경해줌으로써, 이미 워피지가 발생된 반도체 패키지의 경우라도 각 외부리드에 대한 포밍이 균일하고 평행하게 이루어질 수 있도록 한 반도 체 패키지의 포밍 방법을 제공하는데 그 목적이 있다.The present invention has been made in view of the above, by changing the clamping position in the forming process for the outer lead of the semiconductor package from the shoulder portion of the outer lead to the upper edge portion of the molding compound resin, the semiconductor has already generated warpage Even in the case of a package, an object of the present invention is to provide a method of forming a semiconductor package so that the forming of each external lead can be performed uniformly and in parallel.

상기한 목적을 달성하기 위한 본 발명은 반도체 패키지의 포밍 방법에 있어서, 워피지가 발생된 반도체 패키지를 포밍 다이에 안착시키는 단계와; 클램핑 툴이 상기 반도체 패키지의 몰딩 컴파운드 수지의 상면 에지부를 눌러서 클램핑함으로써, 상기 몰딩 컴파운드 수지의 사방 측면으로 노출된 외부리드에 클램핑력이 작용하지 않게 되는 단계와; 상기 클랭핑력이 작용하지 않는 각 외부리드를 소정의 형상으로 포밍하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지의 포밍 방법을 제공한다.According to an aspect of the present invention, there is provided a method of forming a semiconductor package, comprising: mounting a semiconductor package on which a warpage is generated, on a forming die; The clamping tool pressing and clamping the upper edge of the molding compound resin of the semiconductor package such that the clamping force is not applied to the external leads exposed to all sides of the molding compound resin; The forming method of the semiconductor package is characterized in that it comprises the step of forming each of the external leads that do not apply the clamping force to a predetermined shape.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명하기로 한다. 첨부한 도 1은 본 발명에 따른 반도체 패키지의 포밍 방법을 설명하는 개략도이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. 1 is a schematic view illustrating a forming method of a semiconductor package according to the present invention.

전술한 바와 같이, 기존에는 워피지가 발생된 반도체 패키지(10)의 외부리드(12)를 포밍할 때, 외부리드(12)의 숄더부(14)를 클램핑하여 외부리드(12)의 포밍 상태가 불균일하게 이루어지던 문제점을 해결하고자, 본 발명은 워피지가 발생된 반도체 패키지(10)의 외부리드(12)를 균일하고 평행한 배열로 포밍하는 방법을 제공하고자 한 것이다.As described above, when forming the outer lead 12 of the semiconductor package 10 in which the warpage is generated, the forming state of the outer lead 12 is clamped by clamping the shoulder portion 14 of the outer lead 12. In order to solve the problem that the nonuniformity is made, the present invention is to provide a method for forming the outer lead 12 of the warpage-generated semiconductor package 10 in a uniform and parallel arrangement.

이에, 본 발명은 기존의 클램핑 위치(외부리드의 숄더부)를 반도체 패키지(10)의 몰딩 컴파운드 수지(20)의 상면 에지부로 변경한 점에 주안점이 있다.Accordingly, the present invention has a major focus on changing the existing clamping position (shoulder portion of the outer lead) to the upper edge portion of the molding compound resin 20 of the semiconductor package 10.

여기서, 본 발명에 따른 반도체 패키지의 포밍 방법을 순서대로 설명하면 다음과 같다.Here, the forming method of the semiconductor package according to the present invention will be described in order.

먼저, 워피지가 발생된 반도체 패키지(10)를 포밍 다이에 안착시키게 된다.First, the warpage-generated semiconductor package 10 is mounted on the forming die.

다음으로, 워피지가 발생된 반도체 패키지(10)를 포밍을 위하여 클램핑시키게 되는데, 클램핑 툴(22)이 상기 반도체 패키지(10)의 몰딩 컴파운드 수지(20)의 상면 에지부를 눌러서 클램핑하게 된다.Next, the warpage-generated semiconductor package 10 is clamped for forming, and the clamping tool 22 is pressed by pressing the upper edge of the molding compound resin 20 of the semiconductor package 10.

이때, 상기 몰딩 컴파운드 수지(20)의 사방 측면으로 노출된 외부리드(12)에는 클램핑력이 전혀 작용하지 않는 상태가 된다.At this time, the clamping force does not act at all on the outer lead 12 exposed to all sides of the molding compound resin 20.

이어서, 포밍 다이의 구동에 의하여 클랭핑력이 작용하지 않는 각 외부리드(12)가 소정의 형상으로 포밍되어, 포밍 후의 각 외부리드(12)는 숄더부(14)와 풋부(18)로 나누어져 포밍완료된 상태가 된다.Subsequently, each outer lead 12 to which the clamping force is not acted by the forming die is formed into a predetermined shape, and each outer lead 12 after forming is divided into a shoulder portion 14 and a foot portion 18. Forming is completed.

이와 같이, 워피지가 발생된 반도체 패키지(10)의 외부리드(12)에 대한 포밍시, 외부리드(12)에 클램핑력이 작용하지 않게 됨으로써, 결국 외부리드(12)는 균일하고 평행한 배열을 이루며 포밍된다.As described above, when forming the warpage-generated semiconductor package 10 with respect to the outer lead 12, the clamping force is not applied to the outer lead 12, so that the outer lead 12 is uniform and parallel in arrangement. Formed to form.

첨부한 도 3은 본 발명에 따른 반도체 패키지와 기존의 반도체 패키지의 워피지 수준을 비교한 그래프이고, 첨부한 도 4는 본 발명에 따른 반도체 패키지와 기존의 반도체 패키지의 각 리드에 대한 평탄도(coplanarity)를 비교한 그래프이다.FIG. 3 is a graph comparing warpage levels of a semiconductor package and a conventional semiconductor package according to the present invention, and FIG. 4 is a flatness of each lead of the semiconductor package and the conventional semiconductor package according to the present invention. It is a graph comparing coplanarity.

보다 상세하게는, 도 3의 그래프는 기존에 외부리드(12)의 숄더부(14)를 클램핑하였을 때와, 본 발명의 몰딩 컴파운드 수지(20)의 상면 에지부를 클램핑하였 을 때의 각 외부리드(12)의 워피지 정도를 나타내는 것이고, 도 4의 그래프는 기존의 포밍방법에 의한 외부리드의 평탄도(coplanarity)와, 본 발명의 포밍 방법에 의한 외부리드의 평탄도를 측정한 그래프이다.More specifically, the graph of FIG. 3 shows each external lead when the shoulder 14 of the outer lead 12 is clamped and the upper edge of the molding compound resin 20 of the present invention is clamped. The warpage degree of (12) is shown, and the graph of FIG. 4 is a graph which measured the coplanarity of the external lead by the conventional forming method and the flatness of the external lead by the forming method of this invention.

이때, 도 3 및 도 4의 그래프는 RVSI 리드스캐너로 각 외부리드를 스캔하여 소정의 프로그램(점프)으로 연산한 그래프이다.In this case, the graphs of FIGS. 3 and 4 are graphs calculated by a predetermined program (jump) by scanning each external lead with an RVSI lead scanner.

도 3의 그래프에서 보는 바와 같이, 기존에는 반도체 패키지(10)의 외부리드(12)의 숄더부(14)를 눌러 클램핑하였기 때문에, 외부리드(12)의 워피지가 상당히 줄어든 것을 볼 수 있다.As shown in the graph of FIG. 3, since the shoulder 14 of the outer lead 12 of the semiconductor package 10 has been clamped by pressing, the warpage of the outer lead 12 may be considerably reduced.

반면에, 본 발명에 따르면 반도체 패키지(10)의 몰딩 컴파운드 수지(12)의 상면 에지부를 눌러 클램핑하였기 때문에, 외부리드(12)의 워피지는 본래 발생된 워피지 수준을 그대로 유지하므로 워피지 정도가 높게 나타남을 알 수 있다.On the other hand, according to the present invention, since the upper edge portion of the molding compound resin 12 of the semiconductor package 10 is pressed and clamped, the warpage of the outer lead 12 maintains the warpage level inherently generated, so the warpage degree is increased. It can be seen that high.

결국, 도 3의 그래프에서 알 수 있듯이, 본 발명의 포밍 방법은 외부리드(12)의 워피지 수준을 본래 그대로 인정한 것이지만, 도 4의 그래프에서 보듯이 외부리드(12)에 대한 포밍을 균일하고 평행(탄)하게 하고자 한 것이다.As shown in the graph of FIG. 3, the forming method of the present invention recognizes the warpage level of the outer lead 12 as it is. However, as shown in the graph of FIG. 4, the forming of the outer lead 12 is uniform. It is intended to be parallel.

즉, 도 4의 그래프를 참조하면 기존의 포밍 방법에 따른 외부리드(12)의 평탄도는 높은 수치(불균일)로 나타났고, 본 발명의 포밍 방법에 따른 외부리드(12)의 평탄도는 낮은 수치(균일)로 나타났음을 알 수 있다.That is, referring to the graph of FIG. 4, the flatness of the outer lead 12 according to the conventional forming method is represented by a high value (nonuniformity), and the flatness of the outer lead 12 according to the forming method of the present invention is low. It can be seen that the numerical value (uniform).

이와 같이, 본 발명에 따르면 워피지가 발생된 반도체 패키지(10)의 포밍 공정시, 반도체 패키지에 대한 클램핑 위치를 몰딩 컴파운드 수지(20)의 상면 에지부로 변경해줌으로써, 워피지가 발생된 상태라 하더라도 마더보드에 대한 실장이 가 능하도록 외부리드(12)에 대한 포밍이 균일하고 평행하게 이루어질 수 있다.As described above, according to the present invention, during the forming process of the warpage-generated semiconductor package 10, the clamping position of the semiconductor package is changed to the upper edge portion of the molding compound resin 20, even if warpage is generated. Forming on the outer lead 12 may be made uniform and parallel so that mounting on the motherboard is possible.

이상에서 본 바와 같이, 본 발명에 따른 반도체 패키지의 포밍 방법에 의하면, 반도체 패키지의 외부리드에 대한 포밍 공정시 클램핑 위치를 외부리드의 숄더부에서 몰딩 컴파운드 수지의 상면 에지부로 변경해줌으로써, 이미 워피지가 발생된 반도체 패키지의 경우라도 각 외부리드에 대한 포밍이 균일하고 평행하게 이루어질 수 있는 장점을 제공한다.As described above, according to the forming method of the semiconductor package according to the present invention, by changing the clamping position from the shoulder portion of the outer lead to the upper edge portion of the molding compound resin during the forming process for the outer lead of the semiconductor package, Even in the case of the generated semiconductor package, the forming of each external lead provides an advantage that it can be made uniformly and in parallel.

또한, 클램핑 위치를 몰딩 컴파운드 수지의 상면 에지부로 변경함에 따라, 기존에 외부리드의 숄더부에 클램핑 자국이 남는 것을 방지할 수 있고, 동시에 리드 스캔 검사시 레이져 산란 현상을 방지할 수 있다.In addition, by changing the clamping position to the upper edge portion of the molding compound resin, it is possible to prevent the clamping marks from remaining in the shoulder portion of the outer lead, and at the same time to prevent the laser scattering phenomenon during the lead scan inspection.

또한, 외부리드의 숄더부에 클램핑 툴에 의한 버어가 발생되는 현상을 방지할 수 있다.In addition, it is possible to prevent the occurrence of burrs caused by the clamping tool in the shoulder portion of the outer lead.

Claims (1)

반도체 패키지의 포밍 방법에 있어서, In the method of forming a semiconductor package, 워피지가 발생된 반도체 패키지를 포밍 다이에 안착시키는 단계와; Placing the warpage-generated semiconductor package on a forming die; 클램핑 툴이 상기 반도체 패키지의 몰딩 컴파운드 수지의 상면 에지부를 눌러서 클램핑함으로써, 상기 몰딩 컴파운드 수지의 사방 측면으로 노출된 외부리드에는 클램핑력이 작용하지 않게 되는 단계와;A clamping tool pressing and clamping an upper edge portion of the molding compound resin of the semiconductor package such that a clamping force is not applied to the external leads exposed to all sides of the molding compound resin; 상기 클랭핑력이 작용하지 않는 각 외부리드를 소정의 형상으로 포밍하는 단계로 이루어지는 것을 특징으로 하는 반도체 패키지의 포밍 방법.Forming each external lead in which the clamping force is not applied to a predetermined shape.
KR1020050033896A 2005-04-25 2005-04-25 Method for forming semiconductor package KR100622822B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050033896A KR100622822B1 (en) 2005-04-25 2005-04-25 Method for forming semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050033896A KR100622822B1 (en) 2005-04-25 2005-04-25 Method for forming semiconductor package

Publications (1)

Publication Number Publication Date
KR100622822B1 true KR100622822B1 (en) 2006-09-19

Family

ID=37631470

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050033896A KR100622822B1 (en) 2005-04-25 2005-04-25 Method for forming semiconductor package

Country Status (1)

Country Link
KR (1) KR100622822B1 (en)

Similar Documents

Publication Publication Date Title
US7488620B2 (en) Method of fabricating leadframe based flash memory cards including singulation by straight line cuts
US7732258B2 (en) Lead frame and method for fabricating semiconductor package employing the same
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
US20170294367A1 (en) Flat No-Leads Package With Improved Contact Pins
JP2008186891A (en) Mold package and its manufacturing method, and mounting structure of the mold package
US20150348891A1 (en) Method for making semiconductor device with lead frame made from top and bottom components and related devices
US6107676A (en) Leadframe and a method of manufacturing a semiconductor device by use of it
KR100355795B1 (en) manufacturing method of semiconductor package
JP3999780B2 (en) Lead frame manufacturing method
WO1992004730A1 (en) Semiconductor device and its manufacturing process
JP2009038196A (en) Electronic device and wire bonding method
JP2010021251A (en) Semiconductor device and its manufacturing method
KR100622822B1 (en) Method for forming semiconductor package
JP4374040B2 (en) Semiconductor manufacturing equipment
JP4207791B2 (en) Semiconductor device
JP2010192857A (en) Leadframe and method of manufacturing the same
JPH05144988A (en) Production of semiconductor device, semiconductor producing equipment and lead frame
KR20020093250A (en) ELP type leadframe and ELP using the same
KR100543510B1 (en) Singulation method of semiconductor package
JP2010003909A (en) Method of manufacturing semiconductor device
KR100534171B1 (en) Clamp for wire bonding of semiconductor package
JPH03104265A (en) Manufacture of semiconductor package
KR100250132B1 (en) Lead frame plastic deformation device and the method
JPH05326801A (en) Semiconductor device and its lead frame
GB2368195A (en) Leadframe diepad

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110906

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee