KR100621887B1 - Synchronizing signal adjustment apparatus in a time division duplex system - Google Patents

Synchronizing signal adjustment apparatus in a time division duplex system Download PDF

Info

Publication number
KR100621887B1
KR100621887B1 KR1020050090939A KR20050090939A KR100621887B1 KR 100621887 B1 KR100621887 B1 KR 100621887B1 KR 1020050090939 A KR1020050090939 A KR 1020050090939A KR 20050090939 A KR20050090939 A KR 20050090939A KR 100621887 B1 KR100621887 B1 KR 100621887B1
Authority
KR
South Korea
Prior art keywords
switching
downlink
uplink
signal
trail
Prior art date
Application number
KR1020050090939A
Other languages
Korean (ko)
Inventor
강준모
Original Assignee
(주) 기산텔레콤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 기산텔레콤 filed Critical (주) 기산텔레콤
Priority to KR1020050090939A priority Critical patent/KR100621887B1/en
Application granted granted Critical
Publication of KR100621887B1 publication Critical patent/KR100621887B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/14—Relay systems
    • H04B7/15—Active relay systems
    • H04B7/204—Multiple access
    • H04B7/212—Time-division multiple access [TDMA]
    • H04B7/2125—Synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Bidirectional Digital Transmission (AREA)

Abstract

본 발명은 시분할 다중방식 동기신호에 근거하여 펄스신호를 생성하여 출력하는 펄스신호생성기와; 상기 펄스신호생성기로부터의 펄스신호를 카운터 클리어 펄스로서 입력받아 입력 펄스신호를 근거로 시스템 클럭 개수를 카운트하고 그 카운트 값을 시간으로 환산하여 카운트 시간 값(A)을 출력하는 동기신호카운터와; 다운링크 리드 스위칭 오프셋 상수(B)와, 다운링크 트레일 스위칭 오프셋 상수(C), 업링크 리드 스위칭 오프셋 상수(D) 및, 업링크 트레일 스위칭 오프셋 상수(E)가 설정되는 스위칭 오프셋 상수 설정부와; 상기 카운트 시간 값(A)과 상기 오프셋 상수(B)(C)(D)(E)를 비교하여, 다운링크 리드 비교값, 다운링크 트레일 비교값, 업링크 리드비교값 및 업링크 트레일 비교값을 출력하는 스위칭 비교부와; 상기 다운링크 리드 비교값과 상기 다운링크 트레일 비교값을 조합하여 다운링크 스위칭신호를 생성하여 출력하는 다운링크 스위칭신호 생성출력부 및; 상기 업링크 리드비교값과 상기 업링크 트레일 비교값을 업링크 스위칭신호를 생성하여 출력하는 업링크 스위칭신호 생성출력부를 포함하여 구성된 시분할 다중 방식 시스템의 동기신호 조정 장치를 제공한다.A pulse signal generator for generating and outputting a pulse signal based on a time division multiplex synchronization signal; A synchronization signal counter which receives the pulse signal from the pulse signal generator as a counter clear pulse, counts the number of system clocks based on the input pulse signal, converts the count value into time, and outputs a count time value A; A switching offset constant setting unit for setting the downlink lead switching offset constant (B), the downlink trail switching offset constant (C), the uplink lead switching offset constant (D), and the uplink trail switching offset constant (E); ; The count time value A is compared with the offset constants B, C, D, and E, and the downlink read comparison value, the downlink trail comparison value, the uplink read comparison value, and the uplink trail comparison value are compared. A switching comparator for outputting a; A downlink switching signal generation output unit configured to generate and output a downlink switching signal by combining the downlink read comparison value and the downlink trail comparison value; An uplink switching signal generation output unit configured to generate and output an uplink switching signal from the uplink read comparison value and the uplink trail comparison value is provided.

시분할 다중 방식, 동기신호, 다운링크, 업링크, 신호 절체 Time Division Multiplexing, Synchronization Signal, Downlink, Uplink, Signal Switching

Description

시분할 다중 방식 시스템의 동기신호 조정 장치 {Synchronizing signal adjustment apparatus in a time division duplex system}Synchronizing signal adjustment apparatus in a time division duplex system

도 1은 시분할 다중 방식에서의 동기신호의 예를 도시한 도면,1 is a diagram illustrating an example of a synchronization signal in a time division multiplexing scheme;

도 2는 도 1의 동기신호에 관한 구체 도면,2 is a detailed view of a synchronization signal of FIG. 1;

도 3은 시분할 다중방식 중계기에 적용된 동기신호 절체 시간 간격과, 동기신호에 의한 특정 펄스 추출을 설명하기 위한 타이밍도,3 is a timing diagram for explaining a synchronization signal switching time interval applied to a time division multiplex repeater, and a specific pulse extraction by the synchronization signal;

도 4는 본 발명에 따른 시분할 다중 방식 시스템의 동기신호 조정 장치의 요부 회로블록도이다.4 is a main circuit block diagram of a synchronization signal adjusting apparatus of a time division multiplexing system according to the present invention.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10 : 동기신호 카운터 20~50 : 오프셋 상수 설정부10: synchronization signal counter 20 to 50: offset constant setting unit

60 : 다운링크 리드 스위칭 비교부 70 : 다운링크 트레일 스위칭 비교부60: downlink lead switching comparator 70: downlink trail switching comparator

80 : 업링크 리드 스위칭 비교부 90 : 업링크 트레일 스위칭 비교부80: uplink lead switching comparator 90: uplink trail switching comparator

100 : 다운링크 스위칭신호 생성출력부(논리합회로부)100: downlink switching signal generation output section (logical sum circuit section)

110 : 업링크 스위칭신호 생성출력부(논리곱회로부)110: uplink switching signal generation output section (logical circuit section)

120 : 펄스신호 생성기120: pulse signal generator

본 발명은 시분할 다중 방식 시스템에 관한 것으로, 보다 상세하게는 시분할 다중방식 시스템에서 다운링크와 업링크의 신호 흐름에 왜곡이 발생하지 않으면서 신호 스위칭 절체를 수행할 수 있는 시분할 다중 방식 시스템의 동기신호 조정 장치에 관한 것이다.The present invention relates to a time division multiplexing system, and more particularly, a synchronization signal of a time division multiplexing system capable of performing signal switching switching without causing distortion in downlink and uplink signal flows in a time division multiplexing system. It relates to an adjustment device.

최근 논의가 진행되고 있는 2.3 GHz 주파수 대역에서의 초고속 무선 인터넷 서비스를 제공하는 휴대 인터넷(WiBro; Wireless Broadband) 시스템은 시분할 다중(TDD; Time Division Duplex) 방식이다. TDD 시스템의 다운링크(Down Link)와 업링크(Up Link)는 전송시간으로 구분한다. 전송시간에 의해서 다운링크 신호 흐름과 업링크 신호 흐름이 존재하므로 이에 대한 송수신 신호 절체 신호(동기신호)가 필요하다. 이러한 동기신호의 예는 도 1에 도시되어 있다.Recently, the WiBro (Wireless Broadband) system that provides high-speed wireless Internet service in the 2.3 GHz frequency band is a time division duplex (TDD) scheme. Downlink and uplink of a TDD system are classified by transmission time. Since there is a downlink signal flow and an uplink signal flow according to the transmission time, a transmission / reception signal switching signal (synchronization signal) is required. An example of such a synchronization signal is shown in FIG.

도 1과 같이 TDD 신호 흐름을 제어하는 신호가 필요하다.As shown in FIG. 1, a signal for controlling the TDD signal flow is required.

휴대인터넷 시스템은 TDD 방식이므로 시간에 의한 신호 흐름 제어 신호가 존재하여 다운링크와 업링크를 구분하여 신호 흐름을 원활히 한다. TDD 방식의 휴대인터넷 중계기는 TDD 동기 신호를 기지국(RAS; Radio Access Station)으로부터 제공받으며 적절한 시간 조정으로 다운링크와 업링크 신호 절체 스위칭 제어 신호로 사용된다. Since the portable Internet system is a TDD system, a signal flow control signal exists over time to separate the downlink and the uplink to smooth the signal flow. The TDD portable Internet repeater receives a TDD synchronization signal from a radio access station (RAS) and is used as a downlink and uplink signal switching switching control signal with proper time adjustment.

TDD 동기신호는 5ms 간격으로 반복적으로 주어지며 하이레벨 구간은 다운링크를 위한 데이터 신호 구간이다. 동기신호의 로우레벨 구간은 업 링크와 신호 절체시의 보호 구간이며, 이 보호구간은 TTG(Tx/Rx Transition Gap), RTG(Rx/Tx Transition Gap) 시간 간격이 있다. TTG는 다운링크와 뒤이어 전송되는 업링크 사이의 간격으로 기지국은 송신 모드에서 수신 모드로 전환하는 시간이다. RTG는 업링크와 뒤이어 전송되는 다운링크의 시간 간격으로 기지국은 수신모드에서 송신모드로 전환하는 시간이다. 이 보호 구간에서 다운링크와 업링크 신호 절체가 이루어지며 서로 링크간에 절체 시간이 겹쳐지면 안 된다. 도 2에는 TDD 동기신호에 관한 구체적인 타이밍도가 도시되어 있다.The TDD synchronization signal is repeatedly given at 5 ms intervals, and the high level interval is a data signal interval for the downlink. The low level section of the synchronization signal is a guard section during uplink and signal switching, and the guard section has a TTG (Tx / Rx Transition Gap) and a RTG (Rx / Tx Transition Gap) time interval. TTG is the time for the base station to switch from transmit mode to receive mode at the interval between the downlink and the subsequent uplink. The RTG is the time for the base station to switch from the receive mode to the transmit mode at the time interval between the uplink and the downlink transmitted. In this guard period, downlink and uplink signal switching takes place, and switching times should not overlap between links. 2 shows a specific timing diagram regarding the TDD synchronization signal.

도 2에서는 5ms 구간에서 다운링크는 3.1104ms, 업링크는 1.728ms, TTG는 121.2us, RTG는 40.4us 시간 간격으로 주어진다. In FIG. 2, the downlink is 3.1104ms, the uplink is 1.728ms, the TTG is 121.2us, and the RTG is 40.4us in an interval of 5ms.

TDD 방식의 중계기는 도 2와 같은 동기신호를 제공받아 다운링크와 업링크의 신호 흐름에 왜곡이 발생하지 않게 조정이 이루어져야 하며, 또한 동기신호의 보호구간인 TTG와 RTG의 시간 간격 사이에서 신호 왜곡이 발생하지 않게 신호 스위칭 절체를 해야 한다. The repeater of TDD type should be adjusted so that distortion does not occur in the downlink and uplink signal flow by receiving the synchronization signal as shown in FIG. 2, and also the signal distortion between the time intervals of TTG and RTG, which are protection periods of the synchronization signal. Signal switching must be switched to prevent this from happening.

따라서, 상기와 같이 TDD 방식의 시스템에서 다운링크와 업링크의 신호 흐름에 왜곡이 발생하지 않으면서 동기신호의 보호구간인 TTG와 RTG의 시간 간격 사이에서 신호 왜곡이 발생하지 않게 신호 스위칭 절체를 수행할 수 있는 기술의 개발이 요망되고 있다.Therefore, in the TDD-based system, signal switching is performed so that no signal distortion occurs between the time intervals of the TTG and the RTG, which are protection periods of the synchronization signal, without distortion in the signal flow of the downlink and uplink. There is a demand for developing a technology that can be used.

이에, 본 발명은 상기와 같은 종래 기술상의 요구에 의하여 안출된 것으로, 시분할 다중방식 시스템에서 다운링크와 업링크의 신호 흐름에 왜곡이 발생하지 않으면서 동기신호의 보호구간인 TTG와 RTG의 시간 간격 사이에서 신호 왜곡이 발생 하지 않게 신호 스위칭 절체를 수행할 수 있도록 하는 시분할 다중 방식 시스템의 동기신호 조정 장치를 제공하고자 함에 그 목적이 있다.Accordingly, the present invention has been made in accordance with the above-described requirements of the prior art, and the time interval between the TTG and the RTG, which is a protection interval of the synchronization signal, without distortion in the downlink and uplink signal flows in a time division multiplex system. It is an object of the present invention to provide a synchronization signal adjusting apparatus of a time division multiplexing system capable of performing signal switching switching without causing signal distortion therebetween.

상기한 목적을 달성하기 위해 본 발명에 따른 시분할 다중 방식 시스템의 동기신호 조정 장치는, 시분할 다중방식 동기신호에 근거하여 펄스신호를 생성하여 출력하는 펄스신호생성기와; 상기 펄스신호생성기로부터의 펄스신호를 카운터 클리어 펄스로서 입력받아 입력 펄스신호를 근거로 시스템 클럭 개수를 카운트하고 그 카운트 값을 시간으로 환산하여 카운트 시간 값(A)을 출력하는 동기신호카운터와; 다운링크 리드 스위칭 오프셋 상수(B)와, 다운링크 트레일 스위칭 오프셋 상수(C), 업링크 리드 스위칭 오프셋 상수(D) 및, 업링크 트레일 스위칭 오프셋 상수(E)가 설정되는 스위칭 오프셋 상수 설정부와; 상기 카운트 시간 값(A)과 상기 오프셋 상수(B)(C)(D)(E)를 비교하여, 다운링크 리드 비교값, 다운링크 트레일 비교값, 업링크 리드비교값 및 업링크 트레일 비교값을 출력하는 스위칭 비교부와; 상기 다운링크 리드 비교값과 상기 다운링크 트레일 비교값을 조합하여 다운링크 스위칭신호를 생성하여 출력하는 다운링크 스위칭신호 생성출력부 및; 상기 업링크 리드비교값과 상기 업링크 트레일 비교값을 업링크 스위칭신호를 생성하여 출력하는 업링크 스위칭신호 생성출력부를 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, a synchronization signal adjusting apparatus of a time division multiplex system according to the present invention includes a pulse signal generator for generating and outputting a pulse signal based on a time division multiplex synchronization signal; A synchronization signal counter which receives the pulse signal from the pulse signal generator as a counter clear pulse, counts the number of system clocks based on the input pulse signal, converts the count value into time, and outputs a count time value A; A switching offset constant setting unit for setting the downlink lead switching offset constant (B), the downlink trail switching offset constant (C), the uplink lead switching offset constant (D), and the uplink trail switching offset constant (E); ; The count time value A is compared with the offset constants B, C, D, and E, and the downlink read comparison value, the downlink trail comparison value, the uplink read comparison value, and the uplink trail comparison value are compared. A switching comparator for outputting a; A downlink switching signal generation output unit configured to generate and output a downlink switching signal by combining the downlink read comparison value and the downlink trail comparison value; And an uplink switching signal generation output unit configured to generate and output an uplink switching signal from the uplink read comparison value and the uplink trail comparison value.

이하, 첨부도면을 참조하여 본 발명의 바람직한 실시예에 따른 시분할 다중 방식 시스템의 동기신호 조정 장치에 대하여 상세히 설명한다.Hereinafter, a synchronization signal adjusting apparatus of a time division multiplexing system according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 시분할 다중방식 중계기에 적용된 동기신호 절체 시간 간격과, 동기 신호에 의한 특정 펄스 추출을 설명하기 위한 타이밍도이다.3 is a timing diagram for explaining a synchronization signal switching time interval applied to a time division multiplex repeater and a specific pulse extraction by the synchronization signal.

동 도면에 도시한 바와 같이, 시분할 다중방식 중계기의 다운링크와 업링크의 신호 흐름은 동기신호의 하이레벨에서 원활히 이루어지며 로우레벨은 신호 절체 시간 구간이다. 다운링크에서의 신호 스위칭 절체 시간은 다운링크의 시작점인 동기신호 라이징(Raising) 시점보다 앞선 신호로 TDD 동기신호보다 먼저 절체가 이루어져야 하며, 다운링크의 끝점에서는 TDD 동기신호보다 뒤에 절체가 이루어져야 한다. 업링크에서의 신호 스위칭 절체 시간은 업링크 시작점보다 먼저 스위칭 되고 업링크 끝점은 동기신호보다 뒤에 절체가 이루어진다. 스위칭 절체 시간은 TTG, RTG 구간에서 존재하며 절체 시간은 서로 겹쳐지지 않게 한다. 이와 같은 스위칭 방식은 도 3에 도시되 있으며 시분할 다중방식 중계기에 적용된 신호 절체 시간은 신호 스위치 스위칭 타임을 감안한 TDD 동기신호보다 10us 마진(margin)을 가지고 신호 흐름을 원활히 한다.As shown in the figure, the signal flow of the downlink and uplink of the time division multiplex repeater is smoothly performed at the high level of the synchronization signal, and the low level is the signal switching time interval. The signal switching switching time in the downlink is a signal before the synchronization signal rising point, which is the start point of the downlink, and must be switched before the TDD synchronization signal, and the switching is performed after the TDD synchronization signal at the downlink end point. The signal switching transfer time in the uplink is switched before the uplink start point and the uplink end point is switched after the synchronization signal. The switching transfer time exists in the TTG and RTG intervals and the transfer time does not overlap each other. Such a switching scheme is shown in FIG. 3 and the signal transfer time applied to the time division multiplexing repeater has a 10us margin than the TDD synchronization signal in consideration of the signal switch switching time to facilitate signal flow.

TDD 동기신호의 길이는 5ms 간격은 전송시간마다 일정하다는 것을 가정하며, 동기신호의 라이징 에지(Raising edge)마다 특정 펄스신호를 추출하여 동기신호 시작점을 알린다. 특정 펄스로 인하여 동기신호 카운터가 시작하여 주어진 오프셋 값과 비교하여 중계기의 신호 절체 스위칭 신호를 생성한다.It is assumed that the length of the TDD synchronization signal is 5 ms, which is constant every transmission time, and a specific pulse signal is extracted at each rising edge of the synchronization signal to indicate the start point of the synchronization signal. Due to a specific pulse, the sync signal counter starts and produces a signal switching switching signal for the repeater by comparing it to a given offset value.

상기 특정 펄스로 동기신호 카운터를 클리어(clear) 함으로써 전송시간마다 카운터 값이 시작된다. The counter value starts every transmission time by clearing the synchronization signal counter with the specific pulse.

도 5는 본 발명의 바람직한 실시예에 따른 시분할 다중 방식 시스템의 동기신호 조정 장치의 요부 회로블록도이다.5 is a main circuit block diagram of a synchronization signal adjusting apparatus of a time division multiplexing system according to a preferred embodiment of the present invention.

동 도면에 도시한 바와 같이, 시분할 다중 방식 시스템의 동기신호 조정 장치는, 펄스신호생성기(120), 동기신호카운터(10), 스위칭 오프셋 상수 설정부(20)(30)(40)(50), 스위칭 비교부(60)(70)(80)(90), 다운링크 스위칭신호 생성출력부(100) 및 업링크 스위칭신호 생성출력부(110)를 포함하여 구성된다.As shown in the figure, the synchronization signal adjusting apparatus of the time division multiplexing system includes a pulse signal generator 120, a synchronization signal counter 10, a switching offset constant setting unit 20, 30, 40 and 50. The switching comparator 60, 70, 80, and 90 includes a downlink switching signal generation output unit 100 and an uplink switching signal generation output unit 110.

상기 펄스신호생성기(120)는, 도 3에 도시한 카운터 클리어 추출신호로 표시된 파형과 같이, 시분할 다중 방식 시스템의 동기신호인 TDD 동기신호의 라이징 에지를 검출하여 펄스신호를 생성하여 출력한다.The pulse signal generator 120 generates and outputs a pulse signal by detecting the rising edge of the TDD synchronization signal, which is a synchronization signal of the time division multiplex system, as a waveform indicated by the counter clear extraction signal shown in FIG.

상기 동기신호카운터(10)는 상기 펄스신호생성기(120)로부터의 펄스신호를 카운터 클리어 펄스로서 입력받아 입력 펄스신호의 하강 에지부터 시스템 클럭 개수를 카운트하고 그 카운트 값을 시간으로 환산하여 카운트 시간 값(A)을 출력한다.The synchronization signal counter 10 receives the pulse signal from the pulse signal generator 120 as a counter clear pulse, counts the number of system clocks from the falling edge of the input pulse signal, converts the count value into time, and counts the time value. Output (A).

상기 스위칭 오프셋 상수 설정부는, 다운링크 리드 스위칭 오프셋 상수(B)가 설정되는 다운링크 리드 스위칭 오프셋 상수 설정부(20)와, 다운링크 트레일 스위칭 오프셋 상수(C)가 설정되는 다운링크 트레일 스위칭 오프셋 상수 설정부(30)와, 업링크 리드 스위칭 오프셋 상수(D)가 설정되는 업링 리드 스위칭 오프셋 상수 설정부(40)와, 업링크 트레일 스위칭 오프셋 상수(E)가 설정되는 업링크 트레일 스위칭 오프셋 상수 설정부(50)를 포함하여 구성된다.The switching offset constant setting unit includes a downlink lead switching offset constant setting unit 20 in which a downlink lead switching offset constant B is set, and a downlink trail switching offset constant in which a downlink trail switching offset constant C is set. Setting up section 30, uplink lead switching offset constant setting section 40 in which uplink lead switching offset constant D is set, and uplink trail switching offset constant setting in which uplink trail switching offset constant E is set. It is comprised including the part 50.

여기서, 상기 다운링크 리드 스위칭 오프셋 상수(B)는 상기 펄스신호생성기(120)의 출력펄스의 하강 에지부터 TDD 동기신호의 RTG 구간에서 존재하는 다운링크 리드 스위칭 시점까지의 시간으로, 도 3에서 "Constant B"로 표시하였다. 그리 고, 상기 다운링크 트레일 스위칭 오프셋 상수(C)는 상기 펄스신호생성기(120)의 출력펄스의 하강 에지부터 TDD 동기신호의 TTG 구간에서 존재하는 다운링크 트레일 스위칭 시점까지의 시간으로, 도 3에서 "Constant C"로 표시하였다. 또, 상기 업링크 리드 스위칭 오프셋 상수(D)는 상기 펄스신호생성기(120)의 출력펄스의 하강 에지부터 TDD 동기신호의 TTG 구간에서 존재하는 업링크 리드 스위칭 시점까지의 시간으로, 도 3에서 "Constant D"로 표시하였다. 또한, 상기 업링크 트레일 스위칭 오프셋 상수(E)는 상기 펄스신호생성기(120)의 출력펄스의 하강 에지부터 TDD 동기신호의 RTG 구간에서 존재하는 업링크 트레일 스위칭 시점까지의 시간으로, 도 3에서 "Constant E"로 표시하였다. Here, the downlink read switching offset constant (B) is a time from the falling edge of the output pulse of the pulse signal generator 120 to the downlink read switching time point present in the RTG section of the TDD sync signal. Constant B ". In addition, the downlink trail switching offset constant (C) is a time from the falling edge of the output pulse of the pulse signal generator 120 to the downlink trail switching time point present in the TTG period of the TDD sync signal. Indicated as "Constant C". In addition, the uplink read switching offset constant (D) is a time from the falling edge of the output pulse of the pulse signal generator 120 to the uplink read switching time point present in the TTG period of the TDD sync signal. Constant D ". In addition, the uplink trail switching offset constant (E) is a time from the falling edge of the output pulse of the pulse signal generator 120 to the uplink trail switching time point present in the RTG section of the TDD sync signal. Constant E ".

상기 오프셋 상수(B)(C)(D)(E)는 TDD 동기신호의 TTG 및 RTG 시간 구간에서 서로 중첩이 되지 않는 범위에서 오프셋 값 입력 단자를 통해 TDD 중계기의 GUI(Graphical User Interface)에서 조절 가능하게 설계될 수 있으며, 이 오프셋 상수(B)(C)(D)(E)을 각각 적절한 범위 내에서 조절하여 동기신호를 조정할 수 있다.The offset constants (B), (C), (D), and (E) are controlled by a graphical user interface (GUI) of a TDD repeater through an offset value input terminal within a range not overlapping each other in the TTG and RTG time intervals of the TDD synchronization signal. The offset signal (B) (C) (D) (E) can be adjusted within the appropriate range, respectively, to adjust the synchronization signal.

상기 스위칭 비교부는 다운링크 리드 스위칭 비교부(60), 다운링크 트레일 스위칭 비교부(70), 업링크 리드 스위칭 비교부(80), 업링크 트레일 스위칭 비교부(90)를 포함한다.The switching comparator includes a downlink lead switching comparator 60, a downlink trail switching comparator 70, an uplink lead switching comparator 80, and an uplink trail switching comparator 90.

상기 다운링크 리드 스위칭 비교부(60)는 상기 TDD 동기신호 카운터(10)의 출력값인 카운트 시간값(A)과 상기 다운링크 리드 스위칭 오프셋 상수(B)를 비교하여, A≥B의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 출력 한다.The downlink read switching comparator 60 compares the count time value A, which is an output value of the TDD synchronization signal counter 10, with the downlink read switching offset constant B, to satisfy the condition of A≥B. Only when high level is output, otherwise low level signal is output.

상기 다운링크 트레일 스위칭 비교부(70)는 상기 TDD 동기신호 카운터(10)의 출력값인 카운트 시간값(A)과 상기 다운링크 트레일 스위칭 오프셋 상수(C)를 비교하여, A≤C의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 출력한다.The downlink trail switching comparator 70 compares the count time value A, which is the output value of the TDD synchronization signal counter 10, with the downlink trail switching offset constant C, to satisfy the condition of A ≦ C. Only when a high level signal is outputted otherwise.

상기 업링크 리드 스위칭 비교부(80)는 상기 TDD 동기신호 카운터(10)의 출력값인 카운트 시간값(A)과 상기 업링크 리드 스위칭 오프셋 상수(D)를 비교하여, A≥D의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 출력한다.The uplink read switching comparator 80 compares the count time value A, which is an output value of the TDD synchronization signal counter 10, with the uplink read switching offset constant D, and satisfies a condition of A≥D. Only when a high level signal is outputted otherwise.

상기 업링크 트레일 스위칭 비교부(90)는 상기 TDD 동기신호 카운터(10)의 출력값인 카운트 시간값(A)과 상기 업링크 트레일 스위칭 오프셋 상수(E)를 비교하여, A≤E의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 출력한다.The uplink trail switching comparator 90 compares the count time value A, which is the output value of the TDD synchronization signal counter 10, with the uplink trail switching offset constant E, to satisfy the condition of A ≦ E. Only when a high level signal is outputted otherwise.

한편, 상기 다운링크 스위칭신호 생성출력부(100)는 상기 다운링크 리드 스위칭 비교부(60)의 출력신호와 다운링크 트레일 스위칭 비교부(70)의 출력신호를 조합하여 다운링크 스위칭신호를 생성하여 출력한다. 여기서, 상기 다운링크 스위칭신호 생성출력부(100)는 상기 다운링크 리드 스위칭 비교부(60)의 출력신호와 다운링크 트레일 스위칭 비교부(70)의 출력신호를 논리합 연산하여 그 논리합 연산한 결과를 출력하는 논리합연산회로로 구성될 수 있다.On the other hand, the downlink switching signal generation output unit 100 generates a downlink switching signal by combining the output signal of the downlink lead switching comparison unit 60 and the output signal of the downlink trail switching comparison unit 70 Output Here, the downlink switching signal generation output unit 100 performs an OR operation on the output signal of the downlink read switching comparison unit 60 and the output signal of the downlink trail switching comparison unit 70 to calculate a result of the OR operation. It may be composed of a logic sum operation circuit for outputting.

또한, 상기 업링크 스위칭신호 생성출력부(110)는 상기 업링크 리드 스위칭 비교부(80)의 출력신호와 업링크 트레일 스위칭 비교부(90)의 출력신호를 조합하여 업링크 스위칭신호를 생성하여 출력한다. 여기서, 상기 업링크 스위칭신호 생성출력부(110)는 상기 업링크 리드 스위칭 비교부(80)의 출력신호와 업링크 트레일 스위칭 비교부(90)의 출력신호를 논리곱 연산하여 그 논리곱 연산한 결과를 출력하는 논리곱연산회로로 구성될 수 있다.In addition, the uplink switching signal generation output unit 110 generates an uplink switching signal by combining the output signal of the uplink lead switching comparison unit 80 and the output signal of the uplink trail switching comparison unit 90. Output Here, the uplink switching signal generation output unit 110 performs an AND operation on the output signal of the uplink read switching comparison unit 80 and the output signal of the uplink trail switching comparison unit 90 to perform an AND operation. It can be composed of an AND operation circuit for outputting a result.

상기한 바와 같이 구성된 시분할 다중 방식 시스템의 동기신호 조정 장치는, TDD 동기신호 카운트 값과 오프셋 값을 비교하여 오프셋 값에 의한 시간마다 스위칭 신호를 생성하며 다운링크와 업링크신호는 별도로 되어 있다. 동기신호 조정은 TTG, RTG 시간 구간에서 서로 중첩이 되지 않는 범위에서 오프셋 값 입력 단자를 통해 중계기의 GUI(Graphical User Interface)에서 조절이 가능하다. 따라서, TDD 동기신호의 다운링크와 업링크 구간의 시간 간격을 조정함으로써 신호 흐름의 왜곡이 발생하지 않으며 안정된 TDD 방식의 시스템을 구현할 수 있다.The synchronization signal adjusting apparatus of the time division multiplexing system configured as described above compares the TDD synchronization signal count value and the offset value to generate a switching signal for each time by the offset value, and the downlink and uplink signals are separated. Synchronization signal adjustment can be adjusted in the GUI (Graphical User Interface) of the repeater through the offset value input terminal in the range that does not overlap each other in the TTG, RTG time interval. Accordingly, by adjusting the time intervals between the downlink and uplink sections of the TDD synchronization signal, distortion of the signal flow does not occur and a stable TDD system can be implemented.

한편, 본 발명은 상기한 특정 실시예에 한정되는 것이 아니라 본 발명의 요지를 이탈하지 않는 범위 내에서 여러 가지로 변형 및 수정하여 실시할 수 있는 것이며, 이러한 변형 및 수정이 첨부되는 특허청구범위에 포함되는 것이라면 본 발명에 속하는 것이라는 것은 자명한 것이다.On the other hand, the present invention is not limited to the above-described specific embodiments can be carried out by various modifications and modifications within the scope not departing from the gist of the present invention, the modifications and modifications in the appended claims If included, it is obvious that it belongs to the present invention.

이상 설명한 바와 같이 본 발명에 의하면, 시분할 다중방식 시스템에서 다운링크와 업링크의 신호 흐름에 왜곡이 발생하지 않으면서 동기신호의 보호구간인 TTG와 RTG의 시간 간격 사이에서 신호 왜곡이 발생하지 않게 신호 스위칭 절체를 수행할 수 있도록 함으로써 안정된 TDD 방식의 시스템을 구현할 수 있게 된다.As described above, according to the present invention, in the time division multiplexing system, the signal does not occur between the time intervals of the TTG and the RTG, which are protection periods of the synchronization signal, without distortion in the downlink and uplink signal flows. By enabling switching switching, a stable TDD system can be realized.

Claims (11)

시분할 다중방식 동기신호에 근거하여 펄스신호를 생성하여 출력하는 펄스신호생성기와, A pulse signal generator for generating and outputting a pulse signal based on a time division multiplex synchronization signal; 상기 펄스신호생성기로부터의 펄스신호를 카운터 클리어 펄스로서 입력받아 입력 펄스신호를 근거로 시스템 클럭 개수를 카운트하고 그 카운트 값을 시간으로 환산하여 카운트 시간 값(A)을 출력하는 동기신호카운터와, A synchronization signal counter which receives the pulse signal from the pulse signal generator as a counter clear pulse, counts the number of system clocks based on the input pulse signal, converts the count value into time, and outputs a count time value A; 다운링크 리드 스위칭 오프셋 상수(B)와, 다운링크 트레일 스위칭 오프셋 상수(C), 업링크 리드 스위칭 오프셋 상수(D) 및, 업링크 트레일 스위칭 오프셋 상수(E)가 설정되는 스위칭 오프셋 상수 설정부와, A switching offset constant setting unit for setting the downlink lead switching offset constant (B), the downlink trail switching offset constant (C), the uplink lead switching offset constant (D), and the uplink trail switching offset constant (E); , 상기 카운트 시간 값(A)과 상기 오프셋 상수(B)(C)(D)(E)를 비교하여, 다운링크 리드 비교값, 다운링크 트레일 비교값, 업링크 리드비교값 및 업링크 트레일 비교값을 출력하는 스위칭 비교부와,The count time value A is compared with the offset constants B, C, D, and E, and the downlink read comparison value, the downlink trail comparison value, the uplink read comparison value, and the uplink trail comparison value are compared. A switching comparator for outputting 상기 다운링크 리드 비교값과 상기 다운링크 트레일 비교값을 조합하여 다운링크 스위칭신호를 생성하여 출력하는 다운링크 스위칭신호 생성출력부 및,A downlink switching signal generation output unit configured to generate and output a downlink switching signal by combining the downlink read comparison value and the downlink trail comparison value; 상기 업링크 리드비교값과 상기 업링크 트레일 비교값을 업링크 스위칭신호를 생성하여 출력하는 업링크 스위칭신호 생성출력부를 포함하여 구성된 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.And an uplink switching signal generation output unit configured to generate and output an uplink switching signal from the uplink read comparison value and the uplink trail comparison value. 제1항에 있어서,The method of claim 1, 상기 펄스신호생성기는 시분할 다중방식 동기신호의 라이징 에지를 검출하여 펄스신호를 생성하여 출력하는 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.The pulse signal generator detects the rising edge of the time division multiplex synchronization signal and generates and outputs a pulse signal. 제1항에 있어서,The method of claim 1, 상기 동기신호카운터는 입력 펄스신호의 하강 에지를 기준으로 시스템 클럭 개수를 카운트하는 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.And the synchronization signal counter counts the number of system clocks based on the falling edge of the input pulse signal. 제3항에 있어서,The method of claim 3, 상기 다운링크 리드 스위칭 오프셋 상수(B)는 상기 펄스신호생성기의 출력펄스의 하강 에지부터 시분할 다중방식 동기신호의 RTG(Rx/Tx Transition Gap) 구간에서 존재하는 다운링크 리드 스위칭 시점까지의 시간 값인 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.The downlink read switching offset constant (B) is a time value from the falling edge of the output pulse of the pulse signal generator to the downlink read switching point existing in the RTG (Rx / Tx Transition Gap) section of the time division multiplex synchronization signal. A synchronization signal adjusting device of a time division multiple system. 제3항에 있어서,The method of claim 3, 상기 다운링크 트레일 스위칭 오프셋 상수(C)는 상기 펄스신호생성기의 출력펄스의 하강 에지부터 시분할 다중방식 동기신호의 TTG(Tx/Rx Transition Gap) 구간에서 존재하는 다운링크 트레일 스위칭 시점까지의 시간 값인 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.The downlink trail switching offset constant (C) is a time value from a falling edge of the output pulse of the pulse signal generator to a downlink trail switching point existing in a TTG (Tx / Rx Transition Gap) section of a time division multiplex synchronization signal. A synchronization signal adjusting device of a time division multiple system. 제3항에 있어서,The method of claim 3, 상기 업링크 리드 스위칭 오프셋 상수(D)는 상기 펄스신호생성기의 출력펄스의 하강 에지부터 시분할 다중방식 동기신호의 TTG 구간에서 존재하는 업링크 리드 스위칭 시점까지의 시간 값인 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.The uplink read switching offset constant (D) is a time division multiplexing system, characterized in that it is a time value from the falling edge of the output pulse of the pulse signal generator to the uplink read switching time point present in the TTG section of the time division multiplex synchronization signal. Synchronization signal adjusting device. 제3항에 있어서,The method of claim 3, 상기 업링크 트레일 스위칭 오프셋 상수(E)는 상기 펄스신호생성기의 출력펄스의 하강 에지부터 시분할 다중방식 동기신호의 RTG 구간에서 존재하는 업링크 트레일 스위칭 시점까지의 시간 값인 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.The uplink trail switching offset constant (E) is a time division multiplexing system, characterized in that it is a time value from the falling edge of the output pulse of the pulse signal generator to the uplink trail switching time present in the RTG section of the time division multiplexing synchronization signal. Synchronization signal adjusting device. 제4항 내지 제7항 중 어느 한 항에 있어서,The method according to any one of claims 4 to 7, 상기 오프셋 상수(B)(C)(D)(E)는 시분할 다중방식 동기신호의 TTG 및 RTG 시간 구간에서 서로 중첩이 되지 않는 범위에서 시스템의 오프셋 값 입력 단자를 통해 시스템의 GUI(Graphical User Interface)에서 조절 가능한 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.The offset constants (B) (C) (D) (E) are graphical user interfaces (GUIs) of the system through the offset value input terminals of the system in a range not overlapping each other in the TTG and RTG time intervals of the time division multiplex synchronization signal. The synchronization signal adjusting device of the time division multiplexing system, characterized in that adjustable in). 제8항에 있어서,The method of claim 8, 상기 스위칭 비교부는,The switching comparator, 상기 카운트 시간값(A)과 상기 다운링크 리드 스위칭 오프셋 상수(B)를 비교하여, A≥B의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 상기 다운링크 리드 비교값으로서 출력하는 다운링크 리드 스위칭 비교부와;The count time value A is compared with the downlink read switching offset constant B, and a high level signal is output only when the condition of A≥B is satisfied, otherwise a low level signal is output as the downlink read comparison value. A downlink lead switching comparator; 상기 카운트 시간값(A)과 상기 다운링크 트레일 스위칭 오프셋 상수(C)를 비교하여, A≤C의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 상기 다운링크 트레일 비교값으로서 출력하는 다운링크 트레일 스위칭 비교부와;The count time value A is compared with the downlink trail switching offset constant C, and a high level signal is output only when the condition A≤C is satisfied, and a low level signal other than that is output as the downlink trail comparison value. A downlink trail switching comparator; 상기 카운트 시간값(A)과 상기 업링크 리드 스위칭 오프셋 상수(D)를 비교하여, A≥D의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 업링크 리드 비교값으로서 출력하는 업링크 리드 스위칭 비교부와;The count time value A is compared with the uplink read switching offset constant D, and the signal outputs a high level signal when the condition of A≥D is satisfied and other than that, and outputs a low level signal as an uplink read comparison value. A link lead switching comparator; 상기 카운트 시간값(A)과 상기 업링크 트레일 스위칭 오프셋 상수(E)를 비교하여, A≤E의 조건을 만족할 때만 하이레벨을, 그 이외에는 로우레벨의 신호를 업링크 트레일 비교값으로서 출력하는 업링크 트레일 스위칭 비교부를 포함하여 구성되는 것을 특징으로 시분할 다중 방식 시스템의 동기신호 조정 장치.The count time value A is compared with the uplink trail switching offset constant E, and the signal outputs a high level signal only when the condition of A? And a link trail switching comparator comprising: a synchronization signal adjusting apparatus of a time division multiplexing system. 제9항에 있어서,The method of claim 9, 상기 다운링크 스위칭신호 생성출력부는 상기 다운링크 리드 비교값과 상기 다운링크 트레일 비교값을 논리합 연산하여 출력하는 논리합연산회로로 구성된 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.And said downlink switching signal generation output section comprises a logic summation circuit for performing a logical sum operation of said downlink read comparison value and said downlink trail comparison value. 제9항에 있어서,The method of claim 9, 상기 업링크 스위칭신호 생성출력부는 상기 업링크 리드 비교값과 업링크 트레일 비교값을 논리곱 연산하여 출력하는 논리곱연산회로로 구성된 것을 특징으로 하는 시분할 다중 방식 시스템의 동기신호 조정 장치.And the uplink switching signal generation output unit is configured by an AND operation circuit for performing an AND operation on the uplink read comparison value and the uplink trail comparison value.
KR1020050090939A 2005-09-29 2005-09-29 Synchronizing signal adjustment apparatus in a time division duplex system KR100621887B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050090939A KR100621887B1 (en) 2005-09-29 2005-09-29 Synchronizing signal adjustment apparatus in a time division duplex system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050090939A KR100621887B1 (en) 2005-09-29 2005-09-29 Synchronizing signal adjustment apparatus in a time division duplex system

Publications (1)

Publication Number Publication Date
KR100621887B1 true KR100621887B1 (en) 2006-09-14

Family

ID=37631390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050090939A KR100621887B1 (en) 2005-09-29 2005-09-29 Synchronizing signal adjustment apparatus in a time division duplex system

Country Status (1)

Country Link
KR (1) KR100621887B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566295B1 (en) * 2015-01-09 2015-11-06 주식회사알에프윈도우 Apparatus for TDD Time Switching of Repeaters
KR20190011438A (en) * 2017-07-25 2019-02-07 삼성전자주식회사 Apparatus and method for sampling a signal in wireless communication system adopting a time division duplex

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101566295B1 (en) * 2015-01-09 2015-11-06 주식회사알에프윈도우 Apparatus for TDD Time Switching of Repeaters
KR20190011438A (en) * 2017-07-25 2019-02-07 삼성전자주식회사 Apparatus and method for sampling a signal in wireless communication system adopting a time division duplex
US11133917B2 (en) 2017-07-25 2021-09-28 Samsung Electronics Co., Ltd. Apparatus and method for sampling signal in wireless communication system that employs time division duplex scheme
KR102333690B1 (en) * 2017-07-25 2021-12-01 삼성전자주식회사 Apparatus and method for sampling a signal in wireless communication system adopting a time division duplex

Similar Documents

Publication Publication Date Title
KR100556843B1 (en) Up/down link synchronize apparatus and method for mobile communication device
JP4435231B2 (en) Switching timing signal generation method and system for separating transmission signals by optical repeater of mobile communication network using TDD method and OFDM modulation method
KR101566295B1 (en) Apparatus for TDD Time Switching of Repeaters
US7995924B2 (en) Method and system for generating switching control signal separating transmission signal in optical repeater employing TDD scheme
US8718213B2 (en) Clock synchronization method, apparatus, and system
KR100610929B1 (en) Method for acquiring syncronization in relay of time division duplexing procedure and apparatus
CN113341811B (en) Method, remote equipment and system compatible with two TDD switch signal transmission
KR101048960B1 (en) Signal Transition Delay Time Compensation Switching Timing Generation Method for Optical Repeater and Optical Repeater for Signal Delay Compensation Between Base Station and Repeater in OBD-TD WiBro System
US5654815A (en) Synchronization method as well as synchronizing units, terminal and exchange therefor
KR100621887B1 (en) Synchronizing signal adjustment apparatus in a time division duplex system
KR102102966B1 (en) 5G TDD Syncronization Signal Detecting Method For Common Carrier Repeater
JP6060538B2 (en) Radio apparatus and signal processing method
KR20060117917A (en) Inter-station transmission method, radio base station monitoring method, and device using the method
EP0666677A2 (en) Transmissions synchronization in a digital cordless telecommunication system
KR101035535B1 (en) Digital Time Delay Controller for Controlling Time Delay of Optical Repeater and Optical Repeater by Using Digital Time Delay Controller for Use in WiBro System
KR101450875B1 (en) The decision method of tdd control in fiber relaying wireless communication system
JPH0774727A (en) Transmission power control system for spread spectrum communication
EP2015484B1 (en) Method of data transmission and associated transceiver
KR20060019469A (en) Tdd relay apparatus using electric power detector and link control signal generation method
CN109379169B (en) Code speed adjusting device for resisting sudden large error code
KR100980892B1 (en) Apparatus for protecting TDD switching signal in mobile telecommunication
KR20030002950A (en) Circuit communication service providing system using packet communication equipments and irs mehod
JPH04284031A (en) Transmitter/receiver
KR20060038686A (en) Rf repeater for compensating delay time between ras and repeater and method for generating switching timing signal compensating delay time between ras and rf repeater in ofdm-tdd type wireless broadband system
KR0154465B1 (en) Apparatus for controlling the window of time slot according to frame in the synchronous network

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120903

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150902

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee