KR100620911B1 - Fabrication method for Au bump of a semiconductor element - Google Patents

Fabrication method for Au bump of a semiconductor element Download PDF

Info

Publication number
KR100620911B1
KR100620911B1 KR1020040091710A KR20040091710A KR100620911B1 KR 100620911 B1 KR100620911 B1 KR 100620911B1 KR 1020040091710 A KR1020040091710 A KR 1020040091710A KR 20040091710 A KR20040091710 A KR 20040091710A KR 100620911 B1 KR100620911 B1 KR 100620911B1
Authority
KR
South Korea
Prior art keywords
layer
gold
forming
seed metal
photoresist layer
Prior art date
Application number
KR1020040091710A
Other languages
Korean (ko)
Other versions
KR20060043957A (en
Inventor
유성욱
박종문
박건식
윤용선
김상기
배윤규
임병원
구진근
김보우
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020040091710A priority Critical patent/KR100620911B1/en
Publication of KR20060043957A publication Critical patent/KR20060043957A/en
Application granted granted Critical
Publication of KR100620911B1 publication Critical patent/KR100620911B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 골드 범프 제조방법에 관한 것으로, 기판 상부의 소정 영역에 금속 패드를 형성한 후 상기 금속 패드의 소정 영역이 노출되도록 전체 상부에 보호층을 형성하는 단계와, 노출된 상기 금속 패드 및 상기 보호층의 상부에 소정 두께의 확산 방지층, 접착층 및 포토 레지스트층을 순차적으로 형성하는 단계와, 상기 확산 방지층의 소정 영역이 노출되도록 상기 포토 레지스트층 및 상기 접착층을 순차적으로 제거한 후 상기 결과물의 전체 상부에 씨드 금속층을 형성하는 단계와, 상기 씨드 금속층의 상부에 소정 두께의 골드 범프를 형성한 후 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골드 범프와 상기 씨드 금속층을 제거하는 단계와, 상기 접착층이 노출되도록 상기 금속 패드의 상측에 형성된 골드 범프 이외에 형성된 골드 범프, 상기 씨드 금속층 및 상기 포토 레지스트층을 제거한 후 노출된 상기 접착층과 상기 확산 방지층을 순차적으로 제거하는 단계를 포함함으로써, 포토 레지스트층의 들뜸 현상을 억제시킬 수 있으며, 노광 및 현상 과정에서 현상용액에 의한 씨드 금속층의 부식현상으로 범프의 전단강도가 약화되는 문제점을 억제할 수 있는 효과가 있다.The present invention relates to a method for manufacturing a gold bump of a semiconductor device, and after forming a metal pad on a predetermined region on the substrate, forming a protective layer on the entire upper portion so that the predetermined region of the metal pad is exposed, and the exposed metal Sequentially forming a diffusion barrier layer, an adhesive layer, and a photoresist layer having a predetermined thickness on the pad and the protective layer, and sequentially removing the photoresist layer and the adhesive layer to expose a predetermined region of the diffusion barrier layer, and then Forming a seed metal layer over the entire portion of the seed metal layer, and forming a gold bump having a predetermined thickness on the seed metal layer, and forming a gold bump and the seed metal layer in a relatively thin portion so that a portion of the photoresist layer is exposed. Removing the upper surface of the metal pad to expose the adhesive layer; By removing the gold bump, the seed metal layer and the photoresist layer formed in addition to the formed gold bump, and sequentially removing the exposed adhesive layer and the diffusion barrier layer, it is possible to suppress the lifting phenomenon of the photoresist layer, exposure And it is possible to suppress the problem that the shear strength of the bump is weakened by the corrosion phenomenon of the seed metal layer by the developing solution during the development process.

반도체 소자, 골드 범프, 금속 패드, 확산 방지층, 접착층, 씨드 금속층Semiconductor element, gold bump, metal pad, diffusion barrier layer, adhesive layer, seed metal layer

Description

반도체 소자의 골드 범프 제조방법{Fabrication method for Au bump of a semiconductor element}Fabrication method for gold bumps of semiconductor device {Fabrication method for Au bump of a semiconductor element}

도 1a 내지 1l은 본 발명의 일 실시예에 따른 반도체 소자의 골드 범프 제조방법을 설명하기 위한 단면도.1A to 1L are cross-sectional views illustrating a method for manufacturing gold bumps of a semiconductor device in accordance with an embodiment of the present invention.

*** 도면의 주요 부분에 대한 부호 설명 ****** Explanation of symbols on main parts of drawing ***

110 : 실리콘 기판, 120 : 금속 패드,110: silicon substrate, 120: metal pad,

130 : 패시베이션층 , 140 : 확산 방지층,130: passivation layer, 140: diffusion barrier layer,

150 : 접착층, 160 : 포토 레지스트층,150: an adhesive layer, 160: a photoresist layer,

170 : 씨드 금속층, 180 : 골드 범프170: seed metal layer, 180: gold bump

본 발명은 반도체 소자의 골드 범프 제조방법에 관한 것으로, 보다 상세하게는 확산 방지층과 포토 레지스트층 사이의 접착력을 강화시켜 주는 접착층을 사용하여 포토 레지스트층의 들뜸 현상을 억제시키며, 씨드 금속층을 포토 레지스트 패턴 상에 형성하여 노광 및 현상 과정에서 현상용액에 의한 씨드 금속층의 부식현상으로 범프의 전단강도가 약화되는 문제점을 방지할 수 있도록 한 반도체 소자의 골 드 범프 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a gold bump of a semiconductor device, and more particularly, to suppress the lifting phenomenon of the photoresist layer by using an adhesive layer to enhance the adhesion between the diffusion barrier layer and the photoresist layer, the seed metal layer photoresist The present invention relates to a method for manufacturing a gold bump of a semiconductor device, which is formed on a pattern to prevent a problem that the shear strength of the bump is weakened by corrosion of the seed metal layer by the developing solution during exposure and development.

최근에는, 반도체 칩 제조분야에서 칩 자체의 미세화, 집적화가 진행되고 있으며, 패키지분야에서는 경박단소화된 새로운 패키지와 실장방법이 개발되고 있다.In recent years, miniaturization and integration of the chip itself has been progressed in the field of semiconductor chip manufacturing, and new packages and mounting methods have been developed in the package field.

이러한 요구에 따라 플립칩(flip chip) 기술을 이용한 패키지가 등장하였으며, 특히 TFT-LCD용 Drive IC, CIS(CMOS Image Sensor), PDP용 Drive IC 등에 사용되는 TAB(Tape Automated Bonding) 기술을 위해 골드 범프(Au bump) 공정이 이용되고 있다.In response to this demand, a package using flip chip technology has emerged, and in particular, gold for tape automated bonding (TAB) technology used in a drive IC for TFT-LCD, a CMOS image sensor (CIS) and a drive IC for PDP, etc. An bump process is used.

상기 골드 범프를 형성하는 방법으로는 현재 전기 도금법이 가장 널리 사용되고 있으며, 종래 기술에 의한 반도체 소자의 골드 범프 제조방법은 확산 방지층과 포토 레지스트층 사이의 계면 접착력이 우수하지 못해 상기 포토 레지스트층이 들뜨는 현상이 발생한다.Electroplating is the most widely used method of forming the gold bumps, and the gold bump manufacturing method of the semiconductor device according to the prior art does not have excellent interfacial adhesion between the diffusion barrier layer and the photoresist layer. Phenomenon occurs.

이러한 포토 레지스트층의 들뜸 현상은 이후 골드 범프를 형성하는 전기 도금 공정 시 상기 포토 레지스트층이 들뜬 부분에 도금 용액이 스며들어가므로 이 부분에 금(Au) 도금이 진행되어 결국 도전 물질이 형성되는 결과를 나타낸다.The lifting phenomenon of the photoresist layer is a result of the plating (Au) plating proceeds to the portion of the photoresist layer is extruded during the electroplating process to form a gold bump, so that the conductive material is eventually formed. Indicates.

즉, 종래 기술에 의한 반도체 소자의 골드 범프 제조방법에서는 실리콘 기판 상에 잔류하는 도전 물질에 의해 도전 불량이 유발되는 문제점이 있다.That is, in the gold bump manufacturing method of the semiconductor device according to the prior art there is a problem that the conductive failure is caused by the conductive material remaining on the silicon substrate.

또한, 노광 및 현상 과정에서 현상용액이 씨드 금속층인 금(Au) 박막을 부식시킴으로써, 상기 부식된 씨드 금속층 상부에 형성되는 골드 범프의 전단강도가 약화되는 문제점이 있다.In addition, the development solution corrodes the gold (Au) thin film, which is the seed metal layer, during exposure and development, thereby deteriorating the shear strength of the gold bump formed on the corroded seed metal layer.

본 발명은 전술한 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 확산 방지층과 포토 레지스트층 사이의 접착력을 강화시켜 주는 접착층을 사용하여 포토 레지스트층의 들뜸 현상을 억제시키며, 씨드 금속층을 포토 레지스트 패턴 상에 형성하여 노광 및 현상 과정에서 현상용액에 의한 씨드 금속층의 부식현상으로 범프의 전단강도가 약화되는 문제점을 방지할 수 있도록 한 반도체 소자의 골드 범프 제조방법을 제공하는데 있다. The present invention has been made to solve the above problems, an object of the present invention is to suppress the lifting phenomenon of the photoresist layer by using an adhesive layer to enhance the adhesion between the diffusion barrier layer and the photoresist layer, and the seed metal layer The present invention provides a method for manufacturing a gold bump of a semiconductor device, which is formed on a resist pattern to prevent a problem that the shear strength of the bump is weakened by corrosion of the seed metal layer by a developing solution during exposure and development.

전술한 목적을 달성하기 위하여 본 발명의 일 측면은, (a) 기판 상부의 소정 영역에 금속 패드를 형성한 후 상기 금속 패드의 소정 영역이 노출되도록 전체 상부에 보호층을 형성하는 단계; (b) 상기 결과물의 상부에 요망하는 골드 범프의 패턴을 가지는 포토 레지스트층을 형성하는 단계; (c) 상기 결과물의 전체 상부에 씨드 금속층을 형성하는 단계; (d) 상기 씨드 금속층의 상부에 골드 범프를 형성하는 단계; (e) 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골프범프와 상기 씨드 금속층을 제거하는 단계; 및 (f) 상기 금속 패드 상측의 요망하지 않는 영역에 형성된 골드 범프과 씨드 금속층 및 상기 포토 레지스트층을 제거하는 단계를 포함하여 이루어진 반도체 소자의 골드 범프 제조방법을 제공하는 것이다.
여기서, 상기 단계(b)는, (b-1) 노출된 상기 금속 패드 및 상기 보호층의 상부에 소정 두께의 확산 방지층, 접착층 및 포토 레지스트층을 순차적으로 형성하는 단계; 및 (b-2) 상기 확산 방지층의 소정 영역이 노출되도록 상기 포토 레지스트층 및 상기 접착층을 순차적으로 제거하는 단계로 이루어질 수 있다.
여기서, 상기 확산 방지층은 반투명 금속박막(TiW)임이 바람직하다.In order to achieve the above object, an aspect of the present invention, (a) after forming a metal pad in a predetermined region on the substrate and forming a protective layer on the entire upper portion so that the predetermined region of the metal pad; (b) forming a photoresist layer having a desired pattern of gold bumps on top of the resulting product; (c) forming a seed metal layer over the entirety of the resultant; (d) forming gold bumps on top of the seed metal layer; (e) removing the golf bump and the seed metal layer formed in a relatively thin portion so that a portion of the photoresist layer is exposed; And (f) removing the gold bump, the seed metal layer, and the photoresist layer formed in an undesired region above the metal pad.
Here, the step (b) may include (b-1) sequentially forming a diffusion barrier layer, an adhesive layer, and a photoresist layer having a predetermined thickness on the exposed metal pad and the protective layer; And (b-2) sequentially removing the photoresist layer and the adhesive layer so that a predetermined region of the diffusion barrier layer is exposed.
Here, the diffusion barrier layer is preferably a translucent metal thin film (TiW).

삭제delete

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세하게 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

도 1a 내지 1l은 본 발명의 일 실시예에 따른 반도체 소자의 골드 범프 제조방법을 설명하기 위한 단면도이다.1A to 1L are cross-sectional views illustrating a method for manufacturing gold bumps in a semiconductor device according to an embodiment of the present invention.

도 1a를 참조하면, 반도체 소자가 형성된 예컨대, 실리콘 기판(silicon substrate)(110)의 상부에 금속 패드(metal pad)(120)를 형성한 후, 상기 금속 패드(120)의 소정 영역을 제외한 전체 상부 즉, 상기 실리콘 기판(110)의 상부 및 상기 금속 패드(120)의 일부분에 패시베이션층(passivation layer)(130)을 형성한다.Referring to FIG. 1A, for example, a metal pad 120 is formed on an upper portion of a silicon substrate 110 on which a semiconductor device is formed, and then, except for a predetermined region of the metal pad 120. A passivation layer 130 is formed on the silicon substrate 110 and on a portion of the metal pad 120.

이때, 상기 패시베이션층(130)은 후술하는 골드 범프(180, 도 1h 내지 도 1l참조)와 연결될 상기 금속 패드(120)의 소정 영역을 노출시키면서 상기 실리콘 기판(110)을 보호하도록 형성됨이 바람직하다.In this case, the passivation layer 130 is preferably formed to protect the silicon substrate 110 while exposing a predetermined region of the metal pad 120 to be connected to the gold bump 180 (see FIGS. 1H to 1L) to be described later. .

도 1b를 참조하면, 상기 골드 범프(180, 도 1h 내지 도 1l참조)와 연결될 상기 노출된 금속 패드(120)의 상부 및 상기 패시베이션층(130)의 상부에 상기 골드 범프(180)의 금(Au)이 반도체 소자로 확산되는 것을 방지하기 위한 확산 방지층(barrier layer)(140)을 형성한다. 이때, 상기 확산 방지층(140)은 예컨대, 반투명 금속박막(TiW)으로 형성됨이 바람직하다.Referring to FIG. 1B, the gold of the gold bump 180 may be formed on top of the exposed metal pad 120 and on the passivation layer 130 to be connected to the gold bump 180 (see FIGS. 1H to 1L). A barrier layer 140 is formed to prevent Au from diffusing into the semiconductor device. In this case, the diffusion barrier layer 140 is preferably formed of a translucent metal thin film (TiW).

도 1c를 참조하면, 상기 확산 방지층(140)의 상부에 소정 두께의 접착층(glue layer)(150)을 형성한다. 이때, 상기 접착층(150)은 이후 형성될 포토 레지스트층(160, 도 1d참조)과의 계면 접착력이 우수한 물질 예컨대, SiOXNY 또는 TiN 박막으로 이루어질 수 있으며, 이러한 물질을 상기 확산 방지층(140)의 상부에 소정 두께로 증착하여 접착층(150)을 완성한다.Referring to FIG. 1C, a glue layer 150 having a predetermined thickness is formed on the diffusion barrier layer 140. In this case, the adhesive layer 150 may be formed of a material having excellent interfacial adhesion with a photoresist layer 160 (refer to FIG. 1D) to be formed later, for example, a SiO X N Y or TiN thin film, and the material may be the diffusion barrier layer 140. The adhesive layer 150 is completed by depositing a predetermined thickness on the upper side of the substrate.

도 1d를 참조하면, 상기 접착층(150)의 상부에 소정 높이의 포토 레지스트층(photo resistor layer)(160)을 형성한다.Referring to FIG. 1D, a photoresist layer 160 having a predetermined height is formed on the adhesive layer 150.

도 1e를 참조하면, 예컨대, 사진식각 공정을 통하여 상기 골드 범프(180, 도 1h 내지 도 1l참조)가 형성될 부분의 포토 레지스트층(160)을 선택적으로 제거한다.Referring to FIG. 1E, for example, the photoresist layer 160 of the portion where the gold bumps 180 (see FIGS. 1H to 1L) are to be formed is selectively removed through a photolithography process.

도 1f를 참조하면, 상기 포토 레지스트층(160)이 선택적으로 제거된 부분의 접착층(150)을 예컨대, 과산화수소 용액 등을 이용하여 습식 식각법(Wet Etching Process)으로 제거한다.Referring to FIG. 1F, the adhesive layer 150 of the portion where the photoresist layer 160 is selectively removed is removed by a wet etching process using, for example, a hydrogen peroxide solution or the like.

도 1g를 참조하면, 상기 포토 레지스트층(160)이 남아있는 부분과 상기 선택적으로 제거된 부분의 상부에 상기 골드 범프(180, 도 1h 내지 도 1l참조)의 전기 도금을 위한 씨드 금속층(seed metal layer)(170)을 형성한다.Referring to FIG. 1G, a seed metal layer for electroplating the gold bumps 180 (see FIGS. 1H through 1L) on top of the remaining portions of the photoresist layer 160 and the selectively removed portions thereof. layer 170 is formed.

여기서, 상기 씨드 금속층(170)은 범프와 동일한 금(Au) 박막으로 형성됨이 바람직하다. 이때, 상기 금(Au) 박막은 이후 상기 골드 범프(180) 형성을 위한 전기 도금 시 금(Au) 이온의 환원석출을 위한 도선 역할을 하므로, 상기 포토 레지스 트층(160)의 상부 및 측벽, 그리고 상기 골프 범프(180)가 형성될 금속 패드(120)의 상부에 연결될 수 있도록 형성되어야 한다.Here, the seed metal layer 170 is preferably formed of the same gold (Au) thin film as the bump. In this case, since the gold (Au) thin film serves as a conductive wire for reduction precipitation of gold (Au) ions during the electroplating to form the gold bump 180, the upper and sidewalls of the photoresist layer 160, and The golf bump 180 should be formed to be connected to the upper portion of the metal pad 120 to be formed.

따라서, 상기 금(Au) 박막은 높은 피복률(step coverage) 증착이 가능한 스퍼터링(sputtering) 방법을 이용하며, 증착 시 상기 포토 레지스트층(160)의 변형이 일어나지 않도록 상온에서 이루어짐이 바람직하다.Therefore, the gold (Au) thin film uses a sputtering method capable of high step coverage deposition, and is preferably made at room temperature so that deformation of the photoresist layer 160 does not occur during deposition.

도 1h를 참조하면, 상기 씨드 금속층(170)의 상부에 금(Au)을 전기 도금하여 골드 범프(Au bump)(180)를 형성한다.Referring to FIG. 1H, gold bumps 180 may be formed by electroplating gold on the seed metal layer 170.

도 1i를 참조하면, 예컨대, 아세톤과 같은 포토 레지스트 제거액을 이용하여 상기 금속 패드(120)의 상측에 형성된 골드 범프(180) 이외에 형성된 골드 범프(180)와 상기 포토 레지스트층(160)을 리프트 오프(lift-off)하여 제거시키기 위하여 상대적으로 두께가 얇은 부분(A)의 도금된 골드 범프(180)와 씨드 금속층(170)인 금(Au) 박막을 왕수로 제거하여 아세톤이 침투할 수 있게 상기 포토 레지스트층(160)을 약간 드러나게 한다.Referring to FIG. 1I, the gold bump 180 and the photoresist layer 160 that are formed in addition to the gold bump 180 formed on the upper side of the metal pad 120 are lifted off using, for example, a photoresist removing liquid such as acetone. In order to lift off, the plated gold bump 180 of the relatively thin portion A and the gold thin film Au of the seed metal layer 170 may be removed with aqua regia to allow acetone to penetrate. The photoresist layer 160 is slightly exposed.

도 1j를 참조하면, 상기 포토 레지스트층(160)을 리프트 어프(lift-off)하여 제거시킴으로써 상기 금속 패드(120)의 상부에 골드 범프(180)가 형성된다.Referring to FIG. 1J, a gold bump 180 is formed on the metal pad 120 by lifting off the photoresist layer 160.

도 1k 및 도 1l을 참조하면, 상기 포토 레지스트층(160)의 제거로 노출된 접착층(150) 및 하부의 확산 방지층(140)을 예컨대, 과산화수소 용액으로 순차적으로 제거하여 본 발명의 일 실시예에 따른 반도체 소자의 골드 범프(180)를 완성한다.1K and 1L, the adhesive layer 150 and the diffusion barrier layer 140 exposed by the removal of the photoresist layer 160 are sequentially removed, for example, with a hydrogen peroxide solution. The gold bump 180 of the semiconductor device is completed.

전술한 바와 같이 본 발명에 일 실시예에 따른 반도체 소자는 상기 접착층(150)에 의해 상기 포토 레지스트층(160)의 접착력이 향상되어 상기 포토 레지스트 층(160)의 들뜸 현상을 효과적으로 방지할 수 있다.As described above, in the semiconductor device according to the embodiment of the present invention, the adhesion of the photoresist layer 160 may be improved by the adhesive layer 150, thereby effectively preventing the lifting of the photoresist layer 160. .

또한, 노광 및 현상 공정 진행 후 상기 씨드 금속층(170)을 형성함으로써, 현상용액에 의한 상기 씨드 금속층(170)의 부식 현상을 효과적으로 방지할 수 있다.In addition, by forming the seed metal layer 170 after the exposure and development process, it is possible to effectively prevent the phenomenon of corrosion of the seed metal layer 170 by the developing solution.

전술한 본 발명에 따른 반도체 소자의 골드 범프 제조방법에 대한 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명에 속한다.While a preferred embodiment of the method for manufacturing a gold bump of a semiconductor device according to the present invention has been described above, the present invention is not limited thereto, and various modifications are made within the scope of the claims and the detailed description of the invention and the accompanying drawings. It is possible to carry out by this and this also belongs to the present invention.

이상에서 설명한 바와 같은 본 발명의 반도체 소자의 골드 범프 제조방법에 따르면, 확산 방지층 형성 후 포토 레지스트층과의 접착성이 우수한 접착층을 형성함으로써 포토 레지스트층의 들뜸 현상에 의해 전기 도금 공정 시 원하지 않는 곳에 도금이 진행되어 도전 물질이 형성되고 그 결과 도전 불량이 유발되는 것을 효과적으로 방지할 수 있는 이점이 있다.According to the method for manufacturing gold bumps of the semiconductor device of the present invention as described above, by forming an adhesive layer having excellent adhesion to the photoresist layer after formation of the diffusion barrier layer, the photoresist layer is lifted by an undesired phenomenon during the electroplating process. As the plating proceeds, the conductive material is formed, and as a result, there is an advantage of effectively preventing the conductive failure from occurring.

또한, 본 발명에 따르면, 노광 및 현상 공정 진행 후 씨드 금속층을 형성함으로써, 현상용액에 의한 씨드 금속층의 부식 현상이 억제되어 그 상부에 형성되는 골드 범프의 전단강도가 약화되는 것을 효과적으로 방지하여 반도체 소자의 특성을 향상시킬 수 있는 이점이 있다.In addition, according to the present invention, by forming the seed metal layer after the exposure and development process, the corrosion phenomenon of the seed metal layer by the developing solution is suppressed to effectively prevent the shear strength of the gold bump formed on the semiconductor device from being weakened. There is an advantage to improve the characteristics of.

Claims (13)

(a) 기판 상부의 소정 영역에 금속 패드를 형성한 후 상기 금속 패드의 소정 영역이 노출되도록 전체 상부에 보호층을 형성하는 단계;(a) forming a metal pad in a predetermined area on the substrate and then forming a protective layer over the entire surface to expose the predetermined area of the metal pad; (b) 상기 결과물의 상부에 요망하는 골드 범프의 패턴을 가지는 포토 레지스트층을 형성하는 단계; (b) forming a photoresist layer having a desired pattern of gold bumps on top of the resulting product; (c) 상기 결과물의 전체 상부에 씨드 금속층을 형성하는 단계;(c) forming a seed metal layer over the entirety of the resultant; (d) 상기 씨드 금속층의 상부에 골드 범프를 형성하는 단계;(d) forming gold bumps on top of the seed metal layer; (e) 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골프범프와 상기 씨드 금속층을 제거하는 단계; 및(e) removing the golf bump and the seed metal layer formed in a relatively thin portion so that a portion of the photoresist layer is exposed; And (f) 상기 금속 패드 상측의 요망하지 않는 영역에 형성된 골드 범프과 씨드 금속층 및 상기 포토 레지스트층을 제거하는 단계를 포함하여 이루어진 반도체 소자의 골드 범프 제조방법.(f) removing the gold bumps, the seed metal layer, and the photoresist layer formed in an undesired region above the metal pads. 삭제delete 삭제delete 삭제delete 제 1 항에 있어서, 상기 단계(c)에서 상기 씨드 금속층은 상기 포토 레지스층이 제거된 부분의 상부와 상기 제거된 부분 이외의 포토 레지스트층 상부 및 측벽 부분에 형성되는 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.2. The semiconductor device according to claim 1, wherein in the step (c), the seed metal layer is formed on an upper portion of the portion where the photoresist layer has been removed and on an upper portion of the photoresist layer and sidewall portions other than the removed portion. Gold bump manufacturing method. 제 1 항에 있어서, 상기 단계(c)에서 상기 씨드 금속층은 스퍼터링 방법을 통하여 상온에서 증착한 금(Au) 박막인 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.The method of claim 1, wherein in the step (c), the seed metal layer is a gold (Au) thin film deposited at room temperature through a sputtering method. 제 1 항에 있어서, 상기 단계(e)에서 상기 포토 레지스트층의 일부가 노출되도록 상대적으로 두께가 얇은 부분에 형성된 골드 범프와 상기 씨드 금속층은 왕수를 이용하여 제거되는 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.The gold of the semiconductor device as claimed in claim 1, wherein the gold bump and the seed metal layer formed in a relatively thin portion of the photoresist layer are exposed by using aqua regia in step (e). Bump manufacturing method. 제 1 항에 있어서, 상기 단계(f)에서 상기 접착층이 노출되도록 상기 금속 패드의 상측에 형성된 골드 범프 이외에 형성된 골드 범프, 상기 씨드 금속층 및 상기 포토 레지스트층은 포토 레지스트 제거액으로 리프트 오프(lift-off)를 이용하여 제거되는 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.The gold bump, the seed metal layer, and the photoresist layer formed in addition to the gold bump formed on the upper side of the metal pad to expose the adhesive layer in the step (f) are lift-off with a photoresist removing liquid. Gold bump manufacturing method of a semiconductor device, characterized in that removed using. 제 1 항에 있어서, 상기 단계(b)는,The method of claim 1, wherein step (b) comprises: (b-1) 노출된 상기 금속 패드 및 상기 보호층의 상부에 소정 두께의 확산 방지층, 접착층 및 포토 레지스트층을 순차적으로 형성하는 단계; 및(b-1) sequentially forming a diffusion barrier layer, an adhesive layer, and a photoresist layer having a predetermined thickness on the exposed metal pad and the protective layer; And (b-2) 상기 확산 방지층의 소정 영역이 노출되도록 상기 포토 레지스트층 및 상기 접착층을 순차적으로 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.(b-2) sequentially removing the photoresist layer and the adhesive layer so that a predetermined region of the diffusion barrier layer is exposed. 제2항에 있어서, 상기 단계(f) 이후,The method of claim 2, wherein after step (f), 노출된 상기 접착층과 상기 확산 방지층을 순차적으로 제거하는 단계를 더 포함하여 이루어진 반도체 소자의 골드 범프 제조방법.And sequentially removing the exposed adhesive layer and the diffusion barrier layer. 제 9 항에 있어서, 상기 확산 방지층은 반투명 금속박막(TiW)인 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.10. The method of claim 9, wherein the diffusion barrier layer is a semi-transparent metal thin film (TiW). 제 9 항에 있어서, 상기 접착층은 SiOXNY 또는 TiN 박막인 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.The method of claim 9, wherein the adhesive layer is a SiO x N Y or TiN thin film. 제 9 항에 있어서, 상기 단계(b-2)에서 상기 접착층은 과산화수소 용액을 이용하여 습식 식각법으로 제거되는 것을 특징으로 하는 반도체 소자의 골드 범프 제조방법.The method of claim 9, wherein in the step (b-2), the adhesive layer is removed by wet etching using a hydrogen peroxide solution.
KR1020040091710A 2004-11-11 2004-11-11 Fabrication method for Au bump of a semiconductor element KR100620911B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040091710A KR100620911B1 (en) 2004-11-11 2004-11-11 Fabrication method for Au bump of a semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040091710A KR100620911B1 (en) 2004-11-11 2004-11-11 Fabrication method for Au bump of a semiconductor element

Publications (2)

Publication Number Publication Date
KR20060043957A KR20060043957A (en) 2006-05-16
KR100620911B1 true KR100620911B1 (en) 2006-09-13

Family

ID=37148828

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040091710A KR100620911B1 (en) 2004-11-11 2004-11-11 Fabrication method for Au bump of a semiconductor element

Country Status (1)

Country Link
KR (1) KR100620911B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413770A (en) * 2013-08-30 2013-11-27 南通富士通微电子股份有限公司 Salient point manufacturing method

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443922B1 (en) * 2008-10-31 2014-09-29 완-링 유 A metallic bump structure without under bump metallurgy and a manufacturing method thereof
KR20240095717A (en) 2022-12-16 2024-06-26 엘티메탈 주식회사 Gold bump plating method and gold bump formed thereby
KR20240094930A (en) 2022-12-16 2024-06-25 엘티메탈 주식회사 Non-cyanide electrolytic gold plating solution for forming bumps and gold bumps formed using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271635A (en) * 1989-04-13 1990-11-06 Seiko Epson Corp Manufacture of semiconductor device
KR20000021727A (en) * 1998-09-30 2000-04-25 윤종용 Semiconductor chip with golden bump and method of manufacturing thereof
KR20030080553A (en) * 2002-04-09 2003-10-17 아남반도체 주식회사 A bump mask and a manufacturing method of bump for semiconductor device
KR100450243B1 (en) 2002-04-09 2004-09-24 아남반도체 주식회사 A manufacturing method of bump for semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271635A (en) * 1989-04-13 1990-11-06 Seiko Epson Corp Manufacture of semiconductor device
KR20000021727A (en) * 1998-09-30 2000-04-25 윤종용 Semiconductor chip with golden bump and method of manufacturing thereof
KR20030080553A (en) * 2002-04-09 2003-10-17 아남반도체 주식회사 A bump mask and a manufacturing method of bump for semiconductor device
KR100450243B1 (en) 2002-04-09 2004-09-24 아남반도체 주식회사 A manufacturing method of bump for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103413770A (en) * 2013-08-30 2013-11-27 南通富士通微电子股份有限公司 Salient point manufacturing method

Also Published As

Publication number Publication date
KR20060043957A (en) 2006-05-16

Similar Documents

Publication Publication Date Title
US7682960B2 (en) Method of fabricating a wafer structure having a pad and a first protection layer and a second protection layer
US7364998B2 (en) Method for forming high reliability bump structure
US7553751B2 (en) Method of forming solder bump with reduced surface defects
US6989326B2 (en) Bump manufacturing method
US8211789B2 (en) Manufacturing method of a bump structure having a reinforcement member
US7112522B1 (en) Method to increase bump height and achieve robust bump structure
US20060214296A1 (en) Semiconductor device and semiconductor-device manufacturing method
US20070224798A1 (en) Semiconductor device and medium of fabricating the same
US20050242446A1 (en) Integrated circuit package with different hardness bump pad and bump and manufacturing method therefor
JP5474534B2 (en) Passivation and contact surrounded by polyimide and method of manufacturing the same
US6737353B2 (en) Semiconductor device having bump electrodes
US6639314B2 (en) Solder bump structure and a method of forming the same
US20040222520A1 (en) Integrated circuit package with flat metal bump and manufacturing method therefor
CN110707013A (en) Method for manufacturing large tin ball by electroplating method
JPH11354560A (en) Manufacture of semiconductor device
US7381636B2 (en) Planar bond pad design and method of making the same
KR100620911B1 (en) Fabrication method for Au bump of a semiconductor element
US6716739B2 (en) Bump manufacturing method
JP2011029314A (en) Method for manufacturing semiconductor device
JP3506686B2 (en) Method for manufacturing semiconductor device
KR100236713B1 (en) Method for forming bump of semiconductor device
KR100450243B1 (en) A manufacturing method of bump for semiconductor device
KR100247700B1 (en) Method of fabricating semicondcutor device
KR960011855B1 (en) Manufacturing method of bump of semiconductor device
JPH03132036A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee