KR100620156B1 - 반도체 소자의 금속 배선 제조 방법 - Google Patents

반도체 소자의 금속 배선 제조 방법 Download PDF

Info

Publication number
KR100620156B1
KR100620156B1 KR1020040039706A KR20040039706A KR100620156B1 KR 100620156 B1 KR100620156 B1 KR 100620156B1 KR 1020040039706 A KR1020040039706 A KR 1020040039706A KR 20040039706 A KR20040039706 A KR 20040039706A KR 100620156 B1 KR100620156 B1 KR 100620156B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating film
metal wiring
trench
embedded pattern
Prior art date
Application number
KR1020040039706A
Other languages
English (en)
Other versions
KR20050114479A (ko
Inventor
홍지호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040039706A priority Critical patent/KR100620156B1/ko
Publication of KR20050114479A publication Critical patent/KR20050114479A/ko
Application granted granted Critical
Publication of KR100620156B1 publication Critical patent/KR100620156B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 제조 방법에 관한 것으로, 특히 반도체 기판의 하부 구조물에 광 반응 물질로 금속 배선이 형성될 예정 영역을 정의하는 엠비디드 패턴을 형성하고, 엠비디드 패턴이 있는 하부 구조물 상부면에 층간 절연막을 형성한 후에, 층간 절연막 표면을 엠비디드 패턴 높이까지 평탄화하고, 엠비디드 패턴을 제거하여 층간 절연막에 금속 배선용 트렌치를 형성한 후에, 층간 절연막의 트렌치에 금속 배선을 형성한다. 그러므로 본 발명은 층간 절연막의 식각 공정 대신에, 광 반응 물질의 엠비디드 패턴을 이용하여 층간 절연막에 금속 배선용 트렌치를 형성함으로써 식각 공정으로 인한 수율 저하를 줄일 수 있다.
금속 배선, 식각 손상, 층간 절연막, 포토레지스트 패턴

Description

반도체 소자의 금속 배선 제조 방법{METHOD FOR MANUFACTURING METAL LINE IN THE SEMICONDUCTOR DEVICE}
도 1a 내지 도 1f는 종래 기술에 의한 반도체 소자의 금속 배선 제조 공정을 순차적으로 나타낸 공정 순서도,
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 금속 배선 제조 공정을 순차적으로 나타낸 공정 순서도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 반도체 기판 102a : 포토레지스트 패턴
104 : 층간 절연막 106 : 보이드
108 : 금속 배선용 트렌치 110 : 금속 배선
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 다마신(damascene)을 이용한 금속 배선 제조 공정시 층간 절연막의 식각 공정으로 인한 수율 저하를 막을 수 있는 반도체 소자의 금속 배선 제조 방법에 관한 것이다.
반도체 소자의 축소와 관련하여 배선에서도 단면적의 감소로 인해 전류 밀도가 상승하게 되어 EM(electromigration)에 의한 금속 배선의 신뢰성이 심각한 문제를 유발한다. 따라서 일반적인 금속 배선의 물질로 알루미늄(Al)보다 비저항이 낮으면서 동시에 신뢰성(Reliability)이 우수한 구리(Cu)를 금속 배선의 재료로 사용하기 위한 많은 연구 및 개발이 이루어졌다.
하지만 구리는 휘발성이 강한 화합물의 형성이 어려워 미세 패턴을 형성하기 위한 건식 식각(dry etch) 공정을 하는데 어려움이 있다. 이러한 금속 배선의 패터닝 문제를 해결하기 위하여 다마신 공정이 도입되었다. 다마신을 이용한 금속 배선 제조 공정은 포토리소그래피의 사진 및 식각 공정으로 층간 절연막을 패터닝하여 배선용 트렌치를 형성하고, 트렌치에 구리 등의 금속을 갭필하고, 층간 절연막 표면까지 금속을 평탄화하여 금속 배선을 형성한다.
도 1a 내지 도 1f는 종래 기술에 의한 반도체 소자의 금속 배선 제조 공정을 순차적으로 나타낸 공정 순서도이다. 이들 도면들을 참조하여 종래 금속 배선 제조 공정에 대해 설명하고자 한다.
도 1a에 도시된 바와 같이, 반도체 기판의 하부 구조물(10)에 층간 절연막(12)을 형성한다. 층간 절연막(12)으로는 예를 들면, HDP(High Density Plasma) 공정에 의해 증착된 실리콘 산화막(SiO2) 등으로 형성할 수 있다.
도 1b에 도시된 바와 같이, 층간 절연막(12) 상부에 포토레지스트를 도포하고 노광 및 현상 공정을 진행하여 금속 배선이 위치할 영역을 정의하기 위한 포토레지스트 패턴(14)을 형성한다.
그리고 도 1c에 도시된 바와 같이, 포토레지스트 패턴(14)에 의해 드러난 층간 절연막(12)을 건식 또는 습식 식각(dry etch, wet etch) 공정으로 식각하여 반도체 기판의 임의의 하부 구조물(10) 표면이 드러나는 금속 배선용 트렌치(trench)(16)를 형성한 후에, 도 1d와 같이 포토레지스트 패턴(14)을 제거한다.
계속해서 도 1e에 도시된 바와 같이, 층간 절연막(12)의 금속 배선용 트렌치(16)를 완전히 갭필할 때까지 금속(예를 들어 구리)(18)을 형성한다.
이후 도 1f에 도시된 바와 같이, 금속(18)을 화학적기계적 연마(CMP : Chemical Mechanical Polishing) 공정으로 평탄화하되, 공정의 종료점을 층간 절연막(12) 표면이 드러날 때까지로 한다. 이로 인해, 트렌치 영역에만 평탄화된 금속이 채워져 결국 층간 절연막(12)내에 금속 배선(18a)이 형성된다.
다마신 공정을 이용한 종래 기술에 의한 반도체 소자의 금속 배선 제조 방법은, 반드시 층간 절연막(12)을 식각하여 금속 배선용 트렌치(16)를 형성한 후에 트렌치(16)에 금속을 갭필하게 된다. 그런데, 층간 절연막(12)의 식각 공정시 층간 절연막의 측면 프로파일이 수직으로 정확하게 식각되지 않을 경우 원하는 금속 배선의 형태를 얻을 수 없었다.
또한 층간 절연막(12)의 식각 공정으로 인해 층간 절연막의 식각 손상 또는 반도체 기판의 하부 구조물 표면이 손상되어 결국 반도체 소자의 수율이 저하되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 층간 절연막의 식각 공정 대신에 금속 배선이 위치할 부분에 광 반응 물질의 엠비디드 패턴(embedded pattern)을 형성하고 엠비디드 패턴과 동일한 높이로 층간 절연막을 형성한 후에 엠비디드 패턴을 제거함으로써 금속 배선용 트렌치를 형성하기 때문에 층간 절연막의 식각으로 인한 수율 저하를 막을 수 있는 반도체 소자의 금속 배선 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 일 관점에서 본 발명은 반도체 소자내 금속 배선의 제조 방법으로서, 반도체 기판의 하부 구조물에 광 반응 물질로 금속 배선이 형성될 예정 영역을 정의하는 엠비디드 패턴을 형성하는 단계와, 엠비디드 패턴이 있는 하부 구조물 상부면에 상기 엠비디드 패턴 사이에 보이드가 있도록 층간 절연막을 형성하는 단계와, 상기 층간 절연막 표면을 상기 엠비디드 패턴 높이까지 평탄화하는 단계와, 상기 엠비디드 패턴을 제거하여 상기 층간 절연막에 금속 배선용 트렌치를 형성하는 단계와, 상기 층간 절연막의 트렌치에 금속 배선을 형성하는 단계를 포함한다.
또한, 상기 목적을 달성하기 위한 다른 관점에서 본 발명은 반도체 소자내 금속 배선의 제조 방법으로서, 반도체 기판의 하부 구조물에 광 반응 물질로 금속 배선을 형성될 예정 영역을 정의하는 엠비디드 패턴을 형성하는 단계와, 엠비디드 패턴이 있는 하부 구조물 상부면에 층간 절연막을 형성하는 단계와, 층간 절연막 표면을 엠비디드 패턴 높이까지 평탄화하는 단계와, 상기 엠비디드 패턴을 제거하여 상기 층간 절연막에 금속 배선용 트렌치를 형성하는 단계와, 상기 층간 절연막의 트렌치 내측면에 장벽 금속막을 형성하는 단계와, 상기 층간 절연막의 트렌치에 금속 배선을 형성하는 단계를 포함한다.
본 발명에 따르면, 층간 절연막을 형성하기 전에, 금속 배선이 위치할 영역에 광 반응 물질(즉, 포토레지스트)로 엠비디드 패턴을 형성하고 엠비디드 패턴과 동일한 높이의 층간 절연막을 형성하고 엠비디드 패턴을 제거하여 금속 배선용 트렌치를 형성한 후에 트렌치에 금속 배선을 형성한다. 따라서 본 발명은 층간 절연막에 금속 배선용 트렌치를 위한 식각 공정을 생략할 수 있어 식각 공정으로 인한 수율 저하를 막을 수 있다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 설명하고자 한다.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 금속 배선 제조 공정을 순차적으로 나타낸 공정 순서도이다. 이들 도면들을 참조하면 본 발명에 따른 금속 배선 제조 공정은 다음과 같다.
우선 도 2a에 도시된 바와 같이, 반도체 기판의 하부 구조물(100)에 층간 절연막(미도시됨)을 형성하기 전에, 광 반응 물질로서 포토레지스트(102)를 도포한다.
그리고 도 2b에 도시된 바와 같이, 금속 배선용 마스크를 이용한 포토리소그래피의 노광 및 현상 공정을 진행하여 금속 배선 영역만 남기고 나머지 포토레지스트를 제거하여 본 발명에 따른 엠비디드 패턴(102a)을 형성한다.
그 다음 도 2c에 도시된 바와 같이, 엠비디드 패턴(102a) 사이의 공간을 완전히 갭필하도록 층간 절연막(104)을 형성한다. 층간 절연막(104)으로는 예를 들면, HDP 공정으로 실리콘 산화막(SiO2) 등을 증착하여 형성할 수 있다.
이때 본 발명에서는 층간 절연막(104)의 갭필 공정시 증착 속도(예컨대 100∼1000Å/min)를 조절하여 엠비디드 패턴(102a) 사이의 좁은 공간에 보이드(106)가 형성되도록 증착할 수 있다. 층간 절연막(104)에 형성된 보이드(106)는 공기(air)가 채워져 절연막내 유전 상수를 낮출 수 있다. 공기는 유전 상수가 1로서 다른 절연막들의 유전 상수보다 낮다.
따라서 본 발명은 종래 HDP 공정으로 실리콘 산화막(SiO2)의 저유전물질이 아닌 물질로 층간 절연막(104)을 형성하더라도 층간 절연막(104)내에 공기가 채워진 보이드(106)가 형성되기 때문에 층간 절연막(104)의 유전 상수가 낮아져 금속 배선간 절연 특성이 향상된다.
계속해서 도 2d에 도시된 바와 같이, 화학적기계적 연마 공정으로 층간 절연막(104)을 평탄화하되, 엠비디드 패턴(102a) 표면이 드러날 때까지 공정을 진행한다. 이로 인해, 엠비디드 패턴(102a) 상부면에 있는 층간 절연막이 모두 제거되고 엠비디드 패턴(102a) 사이의 공간에만 평탄화된 층간 절연막(104)만이 남게 된다. 즉, 평탄화된 층간 절연막(104)은 엠비디드 패턴(102a)의 수직 높이와 동일하게 된다.
그 다음 포토레지스트 제거 공정, 즉 에싱(ashing) 공정을 진행하여 엠비디드 패턴(102a)을 제거한다. 이에 따라 도 2e에 도시된 바와 같이, 층간 절연막(104)에는 반도체 기판의 임의의 하부 구조물이 노출되는 금속 배선용 트렌치(108)가 형성된다.
그리고나서 도 2f에 도시된 바와 같이, 층간 절연막(104)의 트렌치를 완전히 갭필할 때까지 금속(예를 들어 구리)을 형성하고, 화학적기계적 연마 공정으로 층간 절연막(104) 표면이 드러날 때까지 금속을 평탄화한다. 이로 인해, 층간 절연막(104)의 트렌치 영역에 평탄화된 금속으로 채워진 금속 배선(110)이 형성된다. 이때 층간 절연막의 트렌치에 금속을 형성하기 전에, 트렌치 내측면에 탄탈륨(Ta)/탄탈륨 질화막(TaN) 등의 장벽 금속막(barrier metal)을 추가 형성할 수도 있다.
그러므로 본 발명은 금속 배선이 위치할 영역에 포토레지스트로 이루어진 엠 비디드 패턴을 형성하고, 엠비디드 패턴과 동일한 높이로 층간 절연막을 형성하고, 엠비디드 패턴을 제거하여 금속 배선용 트렌치를 형성한 후에, 트렌치에 금속 배선을 형성하기 때문에 층간 절연막의 식각 공정으로 인한 수율 저하를 막을 수 있다.
한편 본 발명은 금속 배선의 제조 공정에 대해 설명하였지만, 금속 배선 사이를 수직으로 연결하는 비아(via) 또는 콘택(contact)에도 동일하게 적용될 수 있다.
이상 설명한 바와 같이, 본 발명은 층간 절연막에 식각 공정을 진행하여 금속 배선용 트렌치를 형성하지 않는 대신에, 금속 배선이 위치할 부분에 광 반응 물질의 엠비디드 패턴을 형성하고 패턴과 동일한 높이로 층간 절연막을 형성한 후에 엠비디드 패턴만 선택적으로 제거하여 금속 배선용 트렌치를 형성한다.
그러므로 본 발명은 식각 공정을 이용하지 않고서도 층간 절연막에 금속 배선용 트렌치를 형성하기 때문에 식각 공정으로 인한 반도체 소자의 수율 저하를 막을 수 있다.
또한 본 발명은 엠비디드 패턴을 형성한 후에 층간 절연막의 제조 공정시 엠비디드 패턴 사이의 좁은 공간에 보이드 생성을 유발함으로써 층간 절연막의 유전 상수를 낮추어 금속 배선간 절연 특성을 향상시킬 수 있다. 즉, 본 발명은 종래 HDP 공정으로 실리콘 산화막의 저유전물질이 아닌 물질로 층간 절연막을 형성하더라도 층간 절연막내에 공기가 채워진 보이드가 형성되기 때문에 층간 절연막의 유전 상수가 낮아져 금속 배선간 절연 특성이 향상된다.
한편, 본 발명은 상술한 실시예에 국한되는 것이 아니라 후술되는 청구범위에 기재된 본 발명의 기술적 사상과 범주내에서 당업자에 의해 여러 가지 변형이 가능하다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 반도체 소자내 금속 배선의 제조 방법으로서,
    반도체 기판의 하부 구조물에 광 반응 물질로 상기 금속 배선이 형성될 예정 영역을 정의하는 엠비디드 패턴을 형성하는 단계와,
    상기 엠비디드 패턴이 있는 하부 구조물 상부면에 상기 엠비디드 패턴 사이에 보이드가 있도록 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 표면을 상기 엠비디드 패턴 높이까지 평탄화하는 단계와,
    상기 엠비디드 패턴을 제거하여 상기 층간 절연막에 상기 금속 배선용 트렌치를 형성하는 단계와,
    상기 층간 절연막의 트렌치에 금속 배선을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 제조 방법.
  4. 삭제
  5. 반도체 소자내 금속 배선의 제조 방법으로서,
    반도체 기판의 하부 구조물에 광 반응 물질로 상기 금속 배선이 형성될 예정 영역을 정의하는 엠비디드 패턴을 형성하는 단계와,
    상기 엠비디드 패턴이 있는 하부 구조물 상부면에 층간 절연막을 형성하는 단계와,
    상기 층간 절연막 표면을 상기 엠비디드 패턴 높이까지 평탄화하는 단계와,
    상기 엠비디드 패턴을 제거하여 상기 층간 절연막에 상기 금속 배선용 트렌치를 형성하는 단계와,
    상기 층간 절연막의 트렌치 내측면에 장벽 금속막을 형성하는 단계와,
    상기 층간 절연막의 트렌치에 금속 배선을 형성하는 단계
    를 포함하는 반도체 소자의 금속 배선 제조 방법.
KR1020040039706A 2004-06-01 2004-06-01 반도체 소자의 금속 배선 제조 방법 KR100620156B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040039706A KR100620156B1 (ko) 2004-06-01 2004-06-01 반도체 소자의 금속 배선 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040039706A KR100620156B1 (ko) 2004-06-01 2004-06-01 반도체 소자의 금속 배선 제조 방법

Publications (2)

Publication Number Publication Date
KR20050114479A KR20050114479A (ko) 2005-12-06
KR100620156B1 true KR100620156B1 (ko) 2006-09-01

Family

ID=37288754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040039706A KR100620156B1 (ko) 2004-06-01 2004-06-01 반도체 소자의 금속 배선 제조 방법

Country Status (1)

Country Link
KR (1) KR100620156B1 (ko)

Also Published As

Publication number Publication date
KR20050114479A (ko) 2005-12-06

Similar Documents

Publication Publication Date Title
US8138082B2 (en) Method for forming metal interconnects in a dielectric material
US7354856B2 (en) Method for forming dual damascene structures with tapered via portions and improved performance
EP1356509B1 (en) Structural reinforcement of highly porous low k dielectric films by cu diffusion barrier structures
US6849549B1 (en) Method for forming dummy structures for improved CMP and reduced capacitance
US7214609B2 (en) Methods for forming single damascene via or trench cavities and for forming dual damascene via cavities
US20070032062A1 (en) Methods of Forming Dual-Damascene Metal Wiring Patterns for Integrated Circuit Devices and Wiring Patterns Formed Thereby
US20080174018A1 (en) Semiconductor device and method for fabricating the same
US20030181034A1 (en) Methods for forming vias and trenches with controlled SiC etch rate and selectivity
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US20050245074A1 (en) In-situ etch-stop etch and ashing in association with damascene processing in forming semiconductor interconnect structures
US20130161798A1 (en) Graded density layer for formation of interconnect structures
US20020173079A1 (en) Dual damascene integration scheme using a bilayer interlevel dielectric
KR100620156B1 (ko) 반도체 소자의 금속 배선 제조 방법
KR100791694B1 (ko) 듀얼 다마신을 이용한 금속 배선의 제조 방법
JP3898669B2 (ja) 半導体装置の製造方法
KR101069167B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100800920B1 (ko) 반도체 소자의 인덕터 제조 방법
US8048799B2 (en) Method for forming copper wiring in semiconductor device
KR100755112B1 (ko) 반도체 소자의 인덕터 제조 방법
KR100731085B1 (ko) 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
JP4695842B2 (ja) 半導体装置およびその製造方法
KR100461784B1 (ko) 듀얼 다마신 구조를 갖는 반도체 소자의 제조 방법
KR20060075887A (ko) 반도체 소자의 금속 배선 형성 방법
KR20020002733A (ko) 반도체 소자의 콘택홀 매립 방법
KR20040077307A (ko) 다마신 금속 배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
N231 Notification of change of applicant
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee