KR100620139B1 - A method for controlling the gate drving voltage in LCD - Google Patents
A method for controlling the gate drving voltage in LCD Download PDFInfo
- Publication number
- KR100620139B1 KR100620139B1 KR1020030053490A KR20030053490A KR100620139B1 KR 100620139 B1 KR100620139 B1 KR 100620139B1 KR 1020030053490 A KR1020030053490 A KR 1020030053490A KR 20030053490 A KR20030053490 A KR 20030053490A KR 100620139 B1 KR100620139 B1 KR 100620139B1
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- gate driver
- gate
- driver integrated
- integrated circuit
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 액정 디스플레이 장치에서의 게이트 구동 전압 제어 방법에 관한 것으로, 특히 GATE PCBless 방식의 액정 디스플레이 장치에서 발생하는 Y-Block을 개선하기 위한 게이트 구동 전압 제어 방법에 관한 것이다.The present invention relates to a gate driving voltage control method in a liquid crystal display device, and more particularly, to a gate driving voltage control method for improving a Y-block generated in a GATE PCBless type liquid crystal display device.
본 발명에 따른 게이트 인쇄 회로 기판이 없는 방식을 적용한 액정 디스플레이 장치의 게이트 드라이버 제어 방법은 게이트 드라이버 집적회로에 인가되는 오프 전압 발생부와 온 전압 발생부의 출력단을 회로적으로 연결하여 상기 게이트 드라이버에 인가되는 온 전압의 베이스 레벨을 오프 전압으로 만들어 줌으로써 오프 전압의 왜곡 현상을 온 전압에 반영하여 오프 전압의 왜곡 현상과 동일하게 온 전압도 변동되도록 하여 픽셀에 인가되는 온 전압과 오프전압의 차이가 일정하도록 한다.The gate driver control method of the liquid crystal display device using the method without a gate printed circuit board according to the present invention is applied to the gate driver by connecting the output terminal of the off voltage generator and the on voltage generator applied to the gate driver integrated circuit in a circuit. By making the base voltage of the on voltage to be the off voltage, the distortion of the off voltage is reflected in the on voltage so that the on voltage is changed in the same way as the off voltage distortion, so that the difference between the on voltage and the off voltage applied to the pixel is constant. Do it.
본 발명에서 적용한 회로는 게이트 드라이버 집적회로에 인가되는 Von/Voff 전압을 회로적으로 결합하여 Voff 전압의 변동량을 Von 전압에 반영함으로써 실제 각 단의 게이트 드라이버 집적회로에 인가되는 Von/Voff 전압차를 동일하게 유지시켜준다.The circuit applied in the present invention circuitically combines the Von / Voff voltage applied to the gate driver integrated circuit to reflect the variation of the Voff voltage to the Von voltage, thereby realizing the Von / Voff voltage difference applied to the gate driver integrated circuit at each stage. Keep it the same.
Description
도 1 은 GATE PCBless 방식을 적용한 액정 디스플레이 장치에 Y-Block이 발생하는 원리를 설명하는 도면.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a view for explaining the principle of generating Y-block in a liquid crystal display device to which a GATE PCBless method is applied.
도 2 는 첫번째 및 두번째 게이트 드라이버 집적회로에 있어서의 △Vg 전압의 차이를 나타내는 도면.Fig. 2 is a diagram showing a difference of ΔVg voltage in first and second gate driver integrated circuits.
도 3은 액정 디스플레이 장치에서의 게이트 구동 전압 제어를 위한 본 발명의 회로 블록도.3 is a circuit block diagram of the present invention for gate drive voltage control in a liquid crystal display device.
도 4는 본 발명에 따른 게이트 구동 전압 제어 회로를 사용하는 경우의 전압 파형도.4 is a voltage waveform diagram when a gate drive voltage control circuit according to the present invention is used.
본 발명은 액정 디스플레이 장치에서의 게이트 구동 전압 제어 방법에 관한 것으로, 특히 GATE PCBless 방식의 액정 디스플레이 장치에서 발생하는 Y-Block을 개선하기 위한 게이트 구동 전압 제어 방법에 관한 것이다.The present invention relates to a gate driving voltage control method in a liquid crystal display device, and more particularly, to a gate driving voltage control method for improving a Y-block generated in a GATE PCBless type liquid crystal display device.
최근 들어, 액정 디스플레이 패널의 제조 원가 절감 등의 이유로 게이트 드 라이버 집적 회로에서 필요로 하는 신호를 소스 드라이버 회로로부터 유리 기판을 통하여 전달하고, 기존의 게이트 드라이버 집적 회로를 통하여 전달되던 신호를 유리 기판 위에 패턴을 형성하여 전달하는 기술 즉, 게이트 인쇄 회로 기판이 없는 방식(이하, GATE PCBless 방식)이 사용되고 있다.Recently, a signal required in a gate driver integrated circuit is transferred from a source driver circuit to a glass substrate through a glass substrate, and a signal transmitted through a conventional gate driver integrated circuit is transferred onto a glass substrate, for example, to reduce manufacturing costs of a liquid crystal display panel. A technique of forming and transferring a pattern, that is, a method without a gate printed circuit board (hereinafter, referred to as a GATE PCBless method) is used.
그런데, 액정 디스플레이 장치에 GATE PCBless 방식을 적용하는 경우, 게이트 드라이버 집적회로를 연결하는 LOG(Line On Glass)의 저항으로 인하여 게이트 드라이버간의 오프 전압(이하, Voff 전압)에 일정한 편차 및 리플이 발생하는 문제점이 있다. 이때, LOG로 인하여 발생하는 Voff 전압의 강하(down) 및 리플은 첫번째 게이트 드라이버 집적회로와 두번째 게이트 드라이버 집적회로간에 가장 크게 영향을 미친다. 이는 첫번째 게이트 드라이버 집적회로와 두번째 게이트 드라이버 집적회로사이에 흐르는 전류의 양이 가장 크며, 이로 인하여 발생하는 전압 강하도 가장 크기 때문이다. However, when the GATE PCBless method is applied to the liquid crystal display device, a constant deviation and ripple occurs in the off voltage (hereinafter, Voff voltage) between the gate drivers due to the resistance of LOG (Line On Glass) connecting the gate driver integrated circuit. There is a problem. At this time, the drop and ripple of the Voff voltage generated by LOG have the greatest influence between the first gate driver integrated circuit and the second gate driver integrated circuit. This is because the amount of current flowing between the first gate driver integrated circuit and the second gate driver integrated circuit is the largest, and the voltage drop generated therefrom is also the largest.
이러한 문제점으로 인하여, 픽셀에 데이타 전압을 충전시킬 때 영향을 미치는 중요 요소인 △Vg(Von-Voff)에도 영향을 미치게 되며, 따라서 각 게이트 드라이버 집적회로간의 △Vg의 차이로 인하여 각 게이트 드라이버 집적회로에 대응하는 영역의 픽셀 충전량의 차가 발생하여 Y-Block 현상이 초래된다. Due to this problem, it also affects ΔVg (Von-Voff), which is an important factor that affects the charging of the data voltage to the pixel. Therefore, each gate driver integrated circuit is caused by the difference of ΔVg between the gate driver integrated circuits. Differences in the amount of pixel charges in the region corresponding to the Y-Block phenomenon occur.
여기서, Y-Block이란 각각의 게이트 드라이버 집적회로의 구동영역간에 휘도차가 발생하는 것을 의미하며, 통상 △Vg 전압의 영향을 받는다. 이러한 Y-Block현상은 각각의 게이트 드라이버 집적회로간의 △Vg에 차이가 있는 경우에 발생하며, △Vg에 차이가 없는 경우에는 발생하지 않는다.Here, Y-Block means that a luminance difference occurs between driving regions of each gate driver integrated circuit, and is generally affected by the ΔVg voltage. This Y-block phenomenon occurs when there is a difference in ΔVg between the respective gate driver integrated circuits and does not occur when there is no difference in ΔVg.
도 1 은 GATE PCBless 방식을 적용한 액정 디스플레이 장치에 Y-Block이 발생하는 원리를 설명하는 도면이다.1 is a view for explaining the principle that the Y-Block occurs in the liquid crystal display device applying the GATE PCBless method.
도 1 의 윗부분은 첫번째 게이트 드라이버 집적회로의 Voff 파형을 나타내고, 도 1 의 아랫 부분은 두번째 게이트 드라이버 집적회로의 Voff 파형을 나타낸다. The upper portion of FIG. 1 shows the Voff waveform of the first gate driver integrated circuit, and the lower portion of FIG. 1 shows the Voff waveform of the second gate driver integrated circuit.
도 1 에서 알 수 있듯이, GATE PCBless 방식이 적용된 제품에서는 게이트 드라이버 집적회로가 하단으로 갈수록 Voff 전압의 리플이 심해짐을 알 수 있다. As can be seen in FIG. 1, in the GATE PCBless method, the ripple of the Voff voltage increases as the gate driver integrated circuit goes to the bottom.
도 2 는 첫번째 및 두번째 게이트 드라이버 집적회로에 있어서의 △Vg 전압의 차이를 나타내는 도면이다.FIG. 2 is a diagram showing a difference of ΔVg voltage in the first and second gate driver integrated circuits.
도 2에서, a는 △Vp 를 설명하는 부분이며, b는 데이타 신호이며, c는 게이트 온 전압을 나타낸다. 참고로, △Vp는 Cgd*△Vg/Ctot 이며, 여기서, Cgd 는 게이트-드레인간 기생 용량을 나타내고, Ctot는 Cgd+Clc+Cs 를 나타내며, 이때 Clc은 액정 용량을 나타내고, Cs는 액정 용량과 병렬 연결되어 있는 저장 용량을 나타낸다.In Fig. 2, a is a part for explaining? Vp, b is a data signal, and c is a gate-on voltage. For reference, ΔVp is Cgd * ΔVg / Ctot, where Cgd represents a gate-drain parasitic capacitance, Ctot represents Cgd + Clc + Cs, wherein Clc represents a liquid crystal capacitance, and Cs Shows the storage capacity connected in parallel.
도 2 에서 알 수 있듯이, 두번째 게이트 드라이버 집적회로에 있어서의 △Vg 전압(△Vg_1)이 첫번째 게이트 드라이버 집적회로에 있어서의 △Vg 전압(△Vg_2)보다 더 크며, 따라서 편차가 존재함을 알 수 있다. As can be seen from Fig. 2, the ΔVg voltage ΔVg_1 in the second gate driver integrated circuit is larger than the ΔVg voltage ΔVg_2 in the first gate driver integrated circuit, so that there is a deviation. have.
다시 설명하면, 첫번째 게이트 드라이버 집적회로와 두번째 게이트 드라이버 집적회로간에는 LOG의 저항으로 인해 Voff 전압이 도 2와같이 왜곡현상이 하단으로 갈수록 심해지며, 이 때문에 게이트 드라이버 집적회로간의 △Vg의 차이가 발생한다. 따라서, 각 게이트 드라이버 집적회로별 영역별로 △Vp의 차이가 생기며 이는 화면상에 밝기 차를 유발하여 Y-Block 현상으로 우리 눈으로 시인되는 것이다. In other words, due to the resistance of LOG between the first gate driver integrated circuit and the second gate driver integrated circuit, the Voff voltage becomes more severe as the distortion occurs toward the bottom as shown in FIG. 2, which causes a difference in ΔVg between the gate driver integrated circuits. do. Therefore, a difference of ΔVp occurs for each gate driver integrated circuit area, which causes a difference in brightness on the screen and is recognized by our eyes as a Y-block phenomenon.
도 2 에서는 네거티브 데이타 전압을 인가할 때의 Voff 전압을 나타낸다. 이때, △Vg_2가 △Vg_1보다 크게 되며 이로 인해 △Vp_2가 △VP_1보다 크게 된다. 따라서, 실제 픽셀이 저장하는 데이타 전압은 첫번째 게이트 드라이버 집적회로 영역보다 두번째 게이트 드라이버 집적회로 영역에서 공통 전압(Vcom 전압) 대비 크게 되며 이는 화면상에서 더 어둡게 나타난다. 2 shows the Voff voltage when a negative data voltage is applied. At this time, ΔVg_2 is larger than ΔVg_1, which causes ΔVp_2 to be larger than ΔVP_1. Therefore, the data voltage stored by the actual pixel is larger than the common voltage (Vcom voltage) in the second gate driver integrated circuit region than the first gate driver integrated circuit region, which is darker on the screen.
따라서, 첫번째 게이트 드라이버 집적회로 영역과 두번째 게이트 드라이버 집적회로 영역의 밝기 차가 발생하게 되며 이는 Y_Block 현상으로 나타난다. Therefore, the brightness difference between the first gate driver integrated circuit region and the second gate driver integrated circuit region occurs, which is represented by the Y_Block phenomenon.
만일, 포지티브 데이타 전압을 인가할 때는 위와는 반대로 △Vg_2가 △Vg_1보다 작게되며, 따라서 △Vp_2가 △Vp_1 보다 작게된다. 그러므로, 역시 픽셀이 저장하는 데이타 전압은 첫번째 게이트 드라이버 집적회로 영역보다 두번째 게이트 드라이버 집적회로 영역에서 Vcom 전압 대비 크게 되며 데이타 전압의 극성에 관계없이 Y-Block 현상은 발생하게 된다. When the positive data voltage is applied, ΔVg_2 is smaller than ΔVg_1, and ΔVp_2 is smaller than ΔVp_1. Therefore, the data voltage stored in the pixel is also larger than the Vcom voltage in the second gate driver integrated circuit region than the first gate driver integrated circuit region, and the Y-block phenomenon occurs regardless of the polarity of the data voltage.
본 발명은 전술한 문제점을 해결하기 위하여 제안된 것으로, GATE PCBless 방식의 액정 디스플레이 장치에서 발생하는 Y-Block 을 개선하기 위한 게이트 구동 전압 제어 방법을 제공하고자 한다.The present invention has been proposed to solve the above-described problem, and to provide a gate driving voltage control method for improving the Y-block generated in the GATE PCBless type liquid crystal display device.
본 발명에 따른 게이트 인쇄 회로 기판이 없는 방식을 적용한 액정 디스플레이 장치의 게이트 드라이버 제어 방법은 게이트 드라이버 집적회로에 인가되는 오 프 전압 발생부와 온 전압 발생부의 출력단을 회로적으로 연결하여 상기 게이트 드라이버에 인가되는 온 전압의 베이스 레벨을 오프 전압으로 만들어 줌으로써 오프 전압의 왜곡 현상을 온 전압에 반영하여 오프 전압의 왜곡 현상과 동일하게 온 전압도 변동되도록 하여 픽셀에 인가되는 온전압과 오프전압의 차이가 일정하도록 한다.In the method of controlling a gate driver of a liquid crystal display device using a method without a gate printed circuit board according to the present invention, an output voltage of an off voltage generator and an on voltage generator applied to a gate driver integrated circuit is connected to the gate driver. By making the base voltage of the on voltage applied to the off voltage, the distortion of the off voltage is reflected on the on voltage so that the on voltage is changed in the same way as the off voltage distortion, so that the difference between the on voltage and the off voltage applied to the pixel is reduced. Make it constant.
여기서, 오프 전압 발생부와 온 전압 발생부의 출력단을 회로적으로 연결하기 위하여, 상기 오프 전압 발생부를 저항성분의 일단자와 연결시키고, 상기 온 전압 발생부를 커패시터 성분의 일단자와 연결시키고, 상기 저항성분의 타단자와 상기 커패시터 성분의 타단자를 공통 연결하여 상기 게이트 드라이버의 입력단과 결합시킨다. Here, in order to circuitally connect an output terminal of the off voltage generator and the on voltage generator, the off voltage generator is connected to one end of a resistance component, and the on voltage generator is connected to one end of a capacitor component. The other terminal of the component and the other terminal of the capacitor component are connected in common to be coupled to the input terminal of the gate driver.
(실시예)(Example)
이하, 도면을 참조하여 본 발명의 실시예에 대하여 보다 구체적으로 설명하기로 한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 액정 디스플레이 장치에서의 게이트 구동 전압 제어를 위한 본 발명의 회로 블록도를 나타낸다.3 is a circuit block diagram of the present invention for controlling the gate driving voltage in the liquid crystal display device.
도 3 에서, 번호 30 은 Voff 전압 발생부(오프 전압 발생부)를 나타내며, 번호 31 은 Von 전압 발생부(온 전압 발생부)를 나타내며, 번호 32는 게이트 드라이버 집적회로를 나타낸다. In Fig. 3,
도 3 에서, 오프 전압 발생부(30)와 온 전압 발생부(31)의 출력단은 RC 회로에 부가되어 있다. 즉, 오프 전압 발생부(30)는 저항성분의 일단자와 연결되고, 온 전압 발생부(31)는 커패시터 성분의 일단자와 연결되고, 저항성분의 타단자와 커패시터 성분의 타단자는 공통 연결되어 게이트 드라이버의 입력단과 결합된다.In Fig. 3, the output terminals of the off
이 때문에, Voff 전압과 Von 전압은 상호 연동된다. 즉, 기존의 경우와는 달리, Voff 전압이 흔들려도 Von 전압도 함께 흔들려 △Vg 는 일정한 값을 유지할 수 있다. For this reason, the Voff voltage and the Von voltage are interlocked with each other. That is, unlike the conventional case, even if the Voff voltage is shaken, the Von voltage is also shaken, so that ΔVg can maintain a constant value.
다시 표현하면, Von 전압 발생부와 Voff 전압 발생부를 RC 회로로 상호 연결시켜 줌으로써, Von 전압의 기준 레벨을 Voff 전압으로 설정하여 Voff 전압에서 발생하는 리플만큼 Von 전압으로 보상하여 실제 픽셀을 턴온/오프하는 △Vg 를 드라이버 집적회로에 상관없이 서로 동일하게 인가함으로써 기존에 발생하는 드라이버 집적회로간의 △Vp차이를 억제하여 Y-Block 발생을 미연에 방지한다. In other words, by connecting the Von voltage generator and the Voff voltage generator to the RC circuit, the reference level of the Von voltage is set to the Voff voltage, and the actual pixel is turned on / off by compensating the Von voltage by the ripple generated from the Voff voltage. By applying DELTA Vg equally to each other irrespective of the driver integrated circuit, the difference of DELTA Vp between the existing driver integrated circuits is suppressed to prevent the occurrence of the Y-block.
도 4는 본 발명에 따른 게이트 구동 전압 제어 회로를 사용하는 경우의 전압 파형도를 나타낸다. 4 shows a voltage waveform diagram in the case of using the gate driving voltage control circuit according to the present invention.
도 4에서 알 수 있듯이, RC 회로의 영향으로 인하여, 첫번째 게이트 드라이버 집적회로에 있어서의 △Vg 전압(△Vg_1)과 두번째 게이트 드라이버 집적회로에 있어서의 △Vg 전압(△Vg_2)이 사실상 동일하며, 따라서 편차가 종래의 경우보다 많이 줄어있음을 알 수 있다. As can be seen from Fig. 4, due to the influence of the RC circuit, the DELTA Vg voltage DELTA Vg_1 in the first gate driver integrated circuit and the DELTA Vg voltage DELTA Vg_2 in the second gate driver integrated circuit are substantially the same. Therefore, it can be seen that the deviation is much reduced than in the conventional case.
이상에서 설명한 바와같이, 본 발명에서 적용한 회로는 게이트 드라이버 집적회로에 인가되는 Von/Voff 전압을 회로(RC 회로 또는 이와 동일한 기능을 수행하는 유사 회로)적으로 결합하여 Voff 전압의 변동량을 Von 전압에 반영함으로써 실제 각 단의 게이트 드라이버 집적회로에 인가되는 Von/Voff 전압차를 동일하게 유 지시켜주는 방법이다.As described above, the circuit applied in the present invention combines the Von / Voff voltage applied to the gate driver integrated circuit into a circuit (an RC circuit or a similar circuit that performs the same function) so that the variation of the Voff voltage is changed to Von voltage. By reflecting, the Von / Voff voltage difference applied to the gate driver integrated circuit of each stage is kept the same.
또한, 이러한 회로는 게이트 드라이버 집적회로 내부에 구현하여 동일한 효과를 얻을 수도 있다. 즉, 게이트 드라이버 집적회로 내부에 Von 전압 회로와 Voff 전압 회로를 커패시터로 병렬 연결해 줌으로써 Von 전압의 기준 레벨을 Voff 전압으로 설정하여 Voff 전압의 변동량을 Von 전압에 반영하여 실제 픽셀을 구동하는 △Vg 를 Voff 전압의 변동에 관계없이 동일하게 인가함으로써 각 게이트 드라이버 집적회로의 영역별로 동일한 △Vp 를 형성함으로써 Y-Blcok 을 미연에 방지할 수 있는 것이다.In addition, such a circuit may be implemented inside the gate driver integrated circuit to obtain the same effect. In other words, by connecting the Von voltage circuit and the Voff voltage circuit in parallel with the capacitor inside the gate driver integrated circuit, the reference level of the Von voltage is set to the Voff voltage, and the ΔVg driving the actual pixel is reflected by reflecting the variation of the Voff voltage in the Von voltage. By applying the same regardless of the variation of the Voff voltage, Y-Blcok can be prevented by forming the same ΔVp for each gate driver integrated circuit region.
이상에서 알 수 있는 바와같이, 본 발명은 GATE PCBless 로 인하여 발생하는 Y-Block 을 개선하기 위한 게이트 구동전압 제어 방법으로서, 게이트 드라이버 집적회로간의 Voff 전압차로 인하여 픽셀의 충전율(△Vp)차이로 인하여 발생하는 Y-Block 을 개선하기 위해 Von 전압과 Voff 전압간에 회로를 구성하여 Voff 전압에서 발생하는 리플 전압을 Von 전압에도 반영함으로써 실제 픽셀에 가해지는 Vg 전압(Von-Voff)을 게이트 드라이버 집적회로간에 편차없이 동일하게 인가함으로써 게이트 드라이버 집적회로간의 Vg 전압차에 의해 발생하는 Y-Block 현상을 근본적으로 억제한다. 또한, 이와 동일한 회로를 게이트 드라이버 집적회로 내부에 구성한다면 역시 동일한 효과를 얻을 수 있다. As can be seen from the above, the present invention is a gate drive voltage control method for improving the Y-block caused by the GATE PCBless, due to the difference in charge rate (ΔVp) of the pixel due to the Voff voltage difference between the gate driver integrated circuit In order to improve the Y-block that occurs, a circuit is formed between the Von voltage and the Voff voltage to reflect the ripple voltage generated at the Voff voltage to the Von voltage so that the Vg voltage (Von-Voff) applied to the actual pixel is reflected between the gate driver integrated circuits. By applying the same without deviation, the Y-block phenomenon caused by the Vg voltage difference between the gate driver integrated circuits is essentially suppressed. Also, if the same circuit is configured inside the gate driver integrated circuit, the same effect can also be obtained.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053490A KR100620139B1 (en) | 2003-08-01 | 2003-08-01 | A method for controlling the gate drving voltage in LCD |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030053490A KR100620139B1 (en) | 2003-08-01 | 2003-08-01 | A method for controlling the gate drving voltage in LCD |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050015032A KR20050015032A (en) | 2005-02-21 |
| KR100620139B1 true KR100620139B1 (en) | 2006-09-13 |
Family
ID=37225876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030053490A KR100620139B1 (en) | 2003-08-01 | 2003-08-01 | A method for controlling the gate drving voltage in LCD |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100620139B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100231572A1 (en) * | 2009-03-12 | 2010-09-16 | Beijing Boe Optoelectronics Technology Co., Ltd. | Device for controlling the gate drive voltage in liquid crystal display |
-
2003
- 2003-08-01 KR KR1020030053490A patent/KR100620139B1/en active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100231572A1 (en) * | 2009-03-12 | 2010-09-16 | Beijing Boe Optoelectronics Technology Co., Ltd. | Device for controlling the gate drive voltage in liquid crystal display |
| KR101167698B1 (en) * | 2009-03-12 | 2012-07-20 | 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | Device for controlling the gate drive voltage in liquid crystal display |
| US8531445B2 (en) | 2009-03-12 | 2013-09-10 | Beijing Boe Optoelectronics Technology Co., Ltd. | Device for controlling the gate drive voltage in liquid crystal display and influencing the turn-on voltage to have a similar ripple to a turn-off voltage |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050015032A (en) | 2005-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100188112B1 (en) | Tft-lcd device | |
| KR101282189B1 (en) | Voltage generating circuit and display apparatus having the same | |
| KR100590746B1 (en) | Liquid crystal display with different common voltages | |
| US8217881B2 (en) | Display device and display method | |
| JP4704438B2 (en) | Display device | |
| KR100983575B1 (en) | Liquid crystal display and driving method thereof | |
| KR100608191B1 (en) | Liquid crystal display device | |
| US20010033266A1 (en) | Active matrix liquid crystal display | |
| EP0780826A2 (en) | Driving method of liquid crystal display device | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| US7764257B2 (en) | Apparatus and method for controlling gate voltage of liquid crystal display | |
| KR100620139B1 (en) | A method for controlling the gate drving voltage in LCD | |
| KR101146459B1 (en) | Liquid crystal dispaly apparatus of line on glass type | |
| KR100543035B1 (en) | Thin Film Transistor Liquid Crystal Display | |
| KR100767373B1 (en) | device for driving liquid crystal display | |
| KR100560018B1 (en) | A driving circuit of Liquid Crystal Display | |
| KR100483398B1 (en) | How to Operate Thin Film Transistor Liquid Crystal Display | |
| KR20070053887A (en) | Liquid crystal display device | |
| KR0175364B1 (en) | How to drive thin film transistor liquid crystal display | |
| JP2590229B2 (en) | Liquid crystal display | |
| KR100969625B1 (en) | Scan voltage generation apparatus and liquid crystal display using the same | |
| JPH09179098A (en) | Display device | |
| KR100495805B1 (en) | Gate on voltage generation circuit | |
| JP3876803B2 (en) | ELECTRO-OPTICAL DEVICE, ITS DRIVING METHOD, DRIVE CIRCUIT, AND ELECTRONIC DEVICE | |
| JPH06250611A (en) | Liquid crystal display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120709 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20130711 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160718 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20180724 Year of fee payment: 13 |