KR100617663B1 - 캐시 메모리 내 태그 액세스 및 데이터 액세스의 분리방법 및 장치 - Google Patents
캐시 메모리 내 태그 액세스 및 데이터 액세스의 분리방법 및 장치 Download PDFInfo
- Publication number
- KR100617663B1 KR100617663B1 KR1020047003430A KR20047003430A KR100617663B1 KR 100617663 B1 KR100617663 B1 KR 100617663B1 KR 1020047003430 A KR1020047003430 A KR 1020047003430A KR 20047003430 A KR20047003430 A KR 20047003430A KR 100617663 B1 KR100617663 B1 KR 100617663B1
- Authority
- KR
- South Korea
- Prior art keywords
- cache
- tag
- memory
- access
- data
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
마지막으로, 스테이지 E4에서, 상기 시스템은 필요 시에 L2 캐시(106)로 미스(miss)를 발생시킨다.
Claims (23)
- 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법으로서,- 상기 캐시 메모리에서 메모리 요청을 수신하고, 이때, 상기 메모리 요청은 메모리 요청에 관련된 메모리 위치를 식별시키는 어드레스를 포함하며; 그리고- 상기 캐시 메모리 내 태그 어레이로부터 한 개 이상의 태그를 룩업(탐색)함으로써, 그리고, 한 개 이상의 태그를 상기 어드레스를 갖는 태그 부분과 비교하여 상기 어드레스를 지닌 캐시 라인이 캐시 메모리에 위치하는 지를 결정하도록 함으로써 상기 태그 액세스를 실행하고;-상기 어드레스를 지닌 캐시 라인이 상기 캐시 메모리 내에 위치하지만 이 같은 캐시 라인을 지닌 데이터 어레이가 사용 중이기 때문에, 상기 태그 룩업이 캐시 히트를 발생시킨다면, 상기 방법이,상기 데이터 어레이가 사용되지 않는 때인 나중에 상기 데이터 어레이로 해당 데이터 액세스를 실행함을 더욱 포함하며;-상기 메모리 요청이 로드 동작에 대한 것이라면, 상기 해당 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 발생되도록 하고;-상기 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 실행되도록 한다는 것은:상기 데이터 어레이로부터의 데이터를 적재하도록 시도하고,로드 버퍼 내에 상기 로드 동작을 저장하여 상기 데이터 어레이에 대한 회선 쟁탈을 예측하도록 하며, 그리고이전 미스(prior miss)내에 빈 슬롯을 식별시키어 캐시 미스를 예측하도록 하고, 상기 동작들이 병렬로 실행되며;-상기 해당 데이터 액세스를 상기 데이터 어레이가 사용되지 않는 때인 나중에 실행하는 것이:한 로드 버퍼에 상기 로드 동작에 대한 엔트리를 저장함을 포함하고, 이때 상기 엔트리가 상기 태그 액세스중에 결정되었던 상기 데이터 어레이내 해당 캐시 라인의 한 위치를 명시하는 것이며, 그리고상기 데이터 어레이가 나중에 사용되고 있지 않을 때, 상기 엔트리를 사용하여 상기 데이터 어레이 내 캐시 라인의 위치를 결정하기 위해 다시 상기 태그 액세스를 실행할 필요없이 상기 데이터 어레이로부터 로드 동작을 실행하도록 함을 포함하는 것임을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법
- 삭제
- 제 1 항에 있어서, 상기 메모리 요청이 저장 동작에 대한 것일 경우, 상기 나중에 해당 데이터 액세스를 실행하는 것이,- 저장 동작에 대한 엔트리를 저장 버퍼에 저장하고, 이때 상기 엔트리가 상기 태그 액세스 중 결정된 데이터 어레이 내 해당 캐시 라인의 위치를 명시하는 것이며; 그리고- 나중에 상기 데이터 어레이가 사용되고 있지 않을 때, 상기 엔트리를 사용하여 상기 데이터 어레이 내 캐시 라인의 위치를 결정하기 위해 다시 상기 태그 액세스를 실행해야 할 필요없이 상기 데이터 어레이로 저장 동작을 실행함을 포함하는 것임을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 제 1 항에 있어서, 상기 메모리 요청이 캐시 미스를 발생시키는 로드 동작에 대한 요청일 경우, 이 방법은,- 메모리 계층 구조의 로우 레벨로부터 캐시 라인을 요청하고,- 상기 로드 동작에 대한 엔트리를 이전 미스 버퍼(prior miss buffer)에 저장하며,- 상기 캐시 라인에 의해 채워질 타겟 캐시 위치를 선택하고, 그리고- 상기 태그 어레이 내 해당 타겟 엔트리를 상기 어드레스의 태그 부분으로 업데이트함을 추가로 포함하며, 이때, 상기 타겟 엔트리를 업데이트하는 것이, 상기 타겟 캐시 위치가 두드러진 캐시 미스 동작(outstanding cache miss operation)에 관련되어 있음을 표시하도록 타겟 엔트리 내에 이전 미스 비트를 설정하도록 함을 포함하는 것임을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 제 1 항에 있어서, 상기 메모리 요청이 캐시 미스를 발생시키는 것이라면, 이 방법은,- 상기 캐시 미스에 대한 엔트리를 이전 미스 버퍼 내에 생성함을 더욱 포함하는 것임을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 제 5 항에 있어서,상기 태그 액세스를 실행하는 것이 한 개 이상의 태그에 관련된 이전 미스 비트를 룩업(lookup)함을 추가로 포함하고, 그리고상기 메모리 요청이 로드 동작에 대한 요청이고, 상기 어드레스의 태그 부분이 태그 어레이 내 한 태그와 매치되며, 그리고 상기 해당 이전 미스 비트가 설정되어 한 관련 캐시 라인이 두드러진 캐시 미스 동작을 받게 됨을 표시하게 되면, 상기 방법이,- 상기 이전 미스 버퍼 내에 상기 메모리 요청에 대한 엔트리를 저장함을 더욱 포함함을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 제 5 항에 있어서, 상기 방법이,- 두드러진 캐시 미스 동작을 댓가로 하여 되돌아온 캐시 라인을 수신하고,- 되돌아온 캐시 라인을 데이터 어레이에 삽입하도록 캐시 필 동작을 실행하며, 그리고- 캐시 필 동작을 기다리고 있었던 이전 미스 버퍼 내 메모리 요청을 완료시킴을 더욱 포함함을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 제 1 항에 있어서,a) 두드러진 캐시 미스의 리턴을 기다리고 있는 메모리 요청을 지닌 이전 미스 버퍼,b) 캐시 미스 동작에 의해 되돌아오는 캐시 라인들을 지닌 필 버퍼,c) 메모리 요청을 발생시키는 컴퓨터 시스템 파이프라인,d) 데이터 어레이에 대한 회선쟁탈로 인해 지연된 로드 요청을 지닌 로드 버퍼, 그리고e) 데이터 어레이에 대한 회선쟁탈로 인해 지연된 저장 요청을 지닌 저장 버퍼들 사이에서상기 데이터 어레이에 대한 액세스들을 조정함을 더욱 포함함을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 제 1 항에 있어서,- 두드러진 캐시 미스 동작에 관련되어 있는 한 캐시 위치로의 캐시 필 동작을 차단함을 더욱 포함함을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리하는 방법.
- 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치로서,-상기 장치가 캐시 메모리, 캐시 메모리 내의 태그 어레이, 캐시 메모리 내의 데이터 어레이, 태그 액세스 메커니즘, 그리고 상기 캐시 메모리 내의 데이터 어레이 액세스 메커니즘을 포함하고,-상기 캐시 메모리는 메모리 요청을 수신하도록 구성되고, 상기 메모리 요청은 메모리 요청에 관련된 메모리 위치를 식별시키는 어드레스를 포함하며;- 상기 태그 액세스 메커니즘이 상기 캐시 메모리 내 태그 어레이로부터 한 개 이상의 태그를 룩업(탐색)함으로써, 그리고, 한 개 이상의 태그를 상기 어드레스를 갖는 태그 부분과 비교하여 상기 어드레스를 지닌 캐시 라인이 캐시 메모리에 위치하는 지를 결정하도록 함으로써 상기 태그 액세스를 실행하고;- 상기 어드레스를 지닌 캐시 라인이 상기 캐시 메모리 내에 위치하지만 이 같은 캐시 라인을 지닌 데이터 어레이가 사용 중이기 때문에, 상기 태그 룩업이 캐시 히트를 발생시킨다면, 상기 캐시 메모리 내의 데이터 액세스 메커니즘이 상기 데이터 어레이가 사용되지 않는 때인 나중에 상기 데이터 어레이로 해당 데이터 액세스를 실행하도록 구성되며;-상기 메모리 요청이 로드 동작에 대한 것이라면, 상기 해당 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 발생되도록 하고;-상기 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 실행되도록 한다는 것은:상기 데이터 어레이로부터의 데이터를 적재하도록 시도하고,로드 버퍼 내에 상기 로드 동작을 저장하여 상기 데이터 어레이에 대한 회선 쟁탈을 예측하도록 하며, 그리고이전 미스(prior miss)내에 빈 슬롯을 식별시키어 캐시 미스를 예측하도록 하고, 상기 동작들이 병렬로 실행되며; 그리고-상기 데이터 어레이가 사용되고 있지 않은 때를 기다리는 캐시 히트로부터의 로드 동작을 담고 있는 로드 버퍼를 더욱 포함하며, 상기 메모리 요청이 로드 동작을 위한 것이라면, 상기 데이터 어레이 메커니즘이 다음 a), 및 b)에서와 같이, 엔트리를 저장하고, 또한 엔트리를 사용함에 의해 상기 데이터 어레이가 사용되지 않는 때인 나중에 상기 해당 데이터 액세스를 실행하도록 구성됨을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.-다 음-a) 한 로드 버퍼에 상기 로드 동작에 대한 엔트리를 저장함을 포함하고, 이때 상기 엔트리가 상기 태그 액세스중에 결정되었던 상기 데이터 어레이내 해당 캐시 라인의 한 위치를 명시하는 것이며, 그리고b) 상기 데이터 어레이가 나중에 사용되고 있지 않을 때, 상기 엔트리를 사용하여 상기 데이터 어레이 내 캐시 라인의 위치를 결정하기 위해 다시 상기 태그 액세스를 실행할 필요없이 상기 데이터 어레이로부터 로드 동작을 실행하도록 함
- 삭제
- 제 10 항에 있어서, 상기 로드 버퍼가 큐(queue)로 조직되는 것을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 10 항에 있어서, 상기 데이터 어레이가 사용되고 있지 않을 때를 기다리는 저장 동작을 지닌 저장 버퍼를 더욱 포함하며, 상기 메모리 요청이 저장 동작에 대한 것일 경우, 상기 데이터 어레이 액세스 메커니즘이- 상기 저장 동작에 대한 엔트리를 저장 버퍼에 저장하고, 이때 상기 엔트리가 상기 태그 액세스 중 결정된 데이터 어레이 내 해당 캐시 라인의 위치를 명시하는 것이며; 그리고- 나중에 상기 데이터 어레이가 사용되고 있지 않을 때, 상기 엔트리를 사용하여 상기 데이터 어레이 내 캐시 라인의 위치를 결정하기 위해 다시 상기 태그 액세스를 실행해야 할 필요없이 상기 데이터 어레이로 저장 동작을 실행함에 의해 상기 데이터 어레이가 사용되지 않는 때인 나중에 해당 데이터 액세스를 실행하도록 구성됨을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 10 항에 있어서, 상기 저장 버퍼가 큐(queue)로 조직되는 것을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 10 항에 있어서,상기 메모리 요청이 한 캐시 미스(cache mjss)를 발생시키는 로드 동작에 대한 요청일 경우, 상기 데이터 어레이 액세스 메커니즘이,- 메모리 계층 구조의 로우 레벨로부터 캐시 라인을 요청하고,- 상기 로드 동작에 대한 엔트리를 이전 미스 버퍼(prior miss buffer)에 저장하며,- 상기 캐시 라인에 의해 채워질 타겟 캐시 위치를 선택하고, 그리고- 상기 태그 어레이 내 해당 타겟 엔트리를 상기 어드레스의 태그 부분으로 업데이트하도록 구성되며,이때, 상기 타겟 엔트리를 업데이트하는 것이, 상기 타겟 캐시 위치가 두드러진 캐시 미스 동작(outstanding cache miss operation)에 관련되어 있음을 표시하도록 타겟 엔트리 내에 이전 미스 비트를 설정하도록 함을 포함하는 것임을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 10 항에 있어서, 상기 메모리 요청이 한 캐시 미스를 발생시키면, 상기 데이터 어레이 액세스 메커니즘이 이전 미스 버퍼 내 캐시 미스를 위한 한 엔트리를 발생시키도록 구성됨을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 16 항에 있어서,상기 태그 액세스 메카니즘이 한 개 이상의 태그에 관련된 이전 미스 비트를 룩업(lookup)함을 추가로 포함하고, 그리고상기 메모리 요청이 로드 동작에 대한 요청이고, 상기 어드레스의 태그 부분이 태그 어레이 내 한 태그와 매치되며, 그리고 상기 해당 이전 미스 비트가 설정되어 한 관련 캐시 라인이 두드러진 캐시 미스 동작을 받게 됨을 표시하게 되면, 상기 데이터 액세스 메카니즘이 상기 이전 미스 버퍼 내에 상기 메모리 요청에 대한 엔트리를 발생시키도록 구성됨을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 16 항에 있어서,- 두드러진 캐시 미스 동작을 댓가로 하여 되돌아온 캐시 라인을 수신하고,- 되돌아온 캐시 라인을 데이터 어레이에 삽입하도록 캐시 필 동작을 실행하며, 그리고- 캐시 필 동작을 기다리고 있었던 이전 미스 버퍼 내 메모리 요청을 완료시키도록 구성된 캐시 필 메커니즘을 더욱 포함함을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 16 항에 있어서, 상기 이전 미스 버퍼가 큐(queue)로 조직되는 것을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 10 항에 있어서,a) 두드러진 캐시 미스의 리턴을 기다리고 있는 메모리 요청을 지닌 이전 미스 버퍼,b) 캐시 미스 동작에 의해 되돌아오는 캐시 라인들을 지닌 필 버퍼,c) 메모리 요청을 발생시키는 컴퓨터 시스템 파이프라인,d) 데이터 어레이에 대한 회선쟁탈로 인해 지연된 로드 요청을 지닌 로드 버퍼, 그리고e) 데이터 어레이에 대한 회선쟁탈로 인해 지연된 저장 요청을 지닌 저장 버퍼들 사이에서상기 데이터 어레이에 대한 액세스들을 조정하도록 구성된 아비터 조정 메카니즘함을 더욱 포함함을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 제 10 항에 있어서, 상기 장치는 두드러진 캐시 미스 동작과 관련되어 있는 한 캐시 위치로의 캐시 필 동작을 차단하도록 구성됨을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치로서,-상기 장치가 캐시 메모리, 캐시 메모리 내의 요청 입력(request input), 캐시 메모리 내의 태그 어레이, 캐시 메모리 내의 데이터 어레이, 태그 액세스 메커니즘, 그리고 상기 캐시 메모리 내의 데이터 어레이 액세스 메커니즘을 포함하고,-상기 캐시 메모리 내의 요청 입력이 메모리 요청을 수신하도록 구성되고, 상기 메모리 요청은 메모리 요청에 관련된 메모리 위치를 식별시키는 어드레스를 포함하며;- 상기 태그 액세스 메커니즘이 상기 캐시 메모리 내 태그 어레이로부터 한 개 이상의 태그를 룩업(탐색)함으로써, 그리고, 한 개 이상의 태그를 상기 어드레스를 갖는 태그 부분과 비교하여 상기 어드레스를 지닌 캐시 라인이 캐시 메모리에 위치하는 지를 결정하도록 함으로써 상기 태그 액세스를 실행하고;- 상기 어드레스를 지닌 캐시 라인이 상기 캐시 메모리 내에 위치하지만 이 같은 캐시 라인을 지닌 데이터 어레이가 사용 중이기 때문에, 상기 태그 룩업이 캐시 히트를 발생시킨다면, 상기 캐시 메모리 내의 데이터 액세스 메커니즘이 상기 데이터 어레이가 사용되지 않는 때인 나중에 상기 데이터 어레이로 해당 데이터 액세스를 실행하도록 구성되며;-상기 메모리 요청이 로드 동작에 대한 것이라면, 상기 해당 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 발생되도록 하고;-상기 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 실행되도록 한다는 것은:상기 데이터 어레이로부터의 데이터를 적재하도록 시도하고,로드 버퍼 내에 상기 로드 동작을 저장하여 상기 데이터 어레이에 대한 회선 쟁탈을 예측하도록 하며, 그리고이전 미스(prior miss)내에 빈 슬롯을 식별시키어 캐시 미스를 예측하도록 하고, 상기 동작들이 병렬로 실행되며;한 이전 미스 버퍼가 두드러진 캐시 미스의 리턴을 기다리고 있는 메모리 요청들을 지니고;한 필 버퍼는 캐시 미스 동작들에 의해 되돌아오는 캐시 라인을 지니며;한 로드 버퍼는 데이터 어레이에 대한 액세스의 회선 쟁탈로 인해 지연된 캐시 히트에 의해 발생된 로드 요청들을 지니고; 그리고한 저장 버퍼가 데이터 어레이에 대한 액세스의 회선쟁탈로 지연된 캐시 히트에 의해 발생된 저장 요청들을 지니는 것을 특징으로 하는 캐시 메모리 내에서 태그 액세스를 해당 데이터 액세스로부터 분리시키는 장치.
- 태그 액세스를 해당 데이터 액세스로부터 분리하는 캐시 메모리를 포함하는 컴퓨터 시스템으로서,상기 컴퓨터 시스템이 프로세서, 메모리, 상기 프로세서와 메모리 사이에 연결되는 캐시 메모리, 캐시 메모리 내 요청 입력, 캐시 메모리 내의 태그 어레이, 캐시 메모리 내의 데이터 어레이, 태그 액세스 메커니즘, 그리고 상기 캐시 메모리 내 데이터 어레이 액세스 메커니즘을 포함하고;-상기 캐시 메모리내 요청 입력이 메모리 요청을 수신하도록 구성되고, 상기 메모리 요청은 메모리 요청에 관련된 메모리 위치를 식별시키는 어드레스를 포함하며;- 상기 태그 액세스 메커니즘이 상기 캐시 메모리 내 태그 어레이로부터 한 개 이상의 태그를 룩업(탐색)함으로써, 그리고, 한 개 이상의 태그를 상기 어드레스를 갖는 태그 부분과 비교하여 상기 어드레스를 지닌 캐시 라인이 캐시 메모리에 위치하는 지를 결정하도록 함으로써 상기 태그 액세스를 실행하고;- 상기 어드레스를 지닌 캐시 라인이 상기 캐시 메모리 내에 위치하지만 이 같은 캐시 라인을 지닌 데이터 어레이가 사용 중이기 때문에, 상기 태그 룩업이 캐시 히트를 발생시킨다면, 상기 캐시 메모리 내의 데이터 액세스 메커니즘이 상기 데이터 어레이가 사용되지 않는 때인 나중에 상기 데이터 어레이로 해당 데이터 액세스를 실행하도록 구성되며;-상기 메모리 요청이 로드 동작에 대한 것이라면, 상기 해당 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 발생되도록 하고; -상기 데이터 액세스가 로드 동작이 끝날 때까지 기다리지 않고 실행되도록 한다는 것은:상기 데이터 어레이로부터의 데이터를 적재하도록 시도하고,로드 버퍼 내에 상기 로드 동작을 저장하여 상기 데이터 어레이에 대한 회선 쟁탈을 예측하도록 하며, 그리고이전 미스(prior miss)내에 빈 슬롯을 식별시키어 캐시 미스를 예측하도록 하고, 상기 동작들이 병렬로 실행되며; 그리고- 상기 데이터 어레이가 사용되지 않는 때인 나중에 상기 해당 데이터 액세스를 실행하도록 함이,a) 한 로드 버퍼에 상기 로드 동작에 대한 엔트리를 저장함을 포함하고, 이때 상기 엔트리가 상기 태그 액세스중에 결정되었던 상기 데이터 어레이내 해당 캐시 라인의 한 위치를 명시하는 것이며, 그리고b) 상기 데이터 어레이가 나중에 사용되고 있지 않을 때, 상기 엔트리를 사용하여 상기 데이터 어레이 내 캐시 라인의 위치를 결정하기 위해 다시 상기 태그 액세스를 실행할 필요없이 상기 데이터 어레이로부터 로드 동작을 실행하도록 함을 포함하는 것임을 특징으로 하는 태그 액세스를 해당 데이터 액세스로부터 분리하는 캐시 메모리를 포함하는 컴퓨터 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US32398901P | 2001-09-14 | 2001-09-14 | |
US60/323,989 | 2001-09-14 | ||
PCT/US2002/029259 WO2003025757A2 (en) | 2001-09-14 | 2002-09-13 | Method and apparatus for decoupling tag and data accesses in a cache memory |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040033029A KR20040033029A (ko) | 2004-04-17 |
KR100617663B1 true KR100617663B1 (ko) | 2006-08-28 |
Family
ID=23261595
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047003430A KR100617663B1 (ko) | 2001-09-14 | 2002-09-13 | 캐시 메모리 내 태그 액세스 및 데이터 액세스의 분리방법 및 장치 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6944724B2 (ko) |
EP (1) | EP1425670A2 (ko) |
JP (1) | JP4417715B2 (ko) |
KR (1) | KR100617663B1 (ko) |
AU (1) | AU2002330027A1 (ko) |
WO (1) | WO2003025757A2 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100985517B1 (ko) | 2008-12-04 | 2010-10-05 | 주식회사 에이디칩스 | 캐시메모리 제어방법 |
KR101121487B1 (ko) | 2008-11-21 | 2012-02-28 | 엔비디아 코포레이션 | 멀티-클래스 데이터 캐시 정책들 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030137519A1 (en) * | 2002-01-22 | 2003-07-24 | Nazanda Rima M. | Method and apparatus to handle multiple requests to different memory agents |
US20050010595A1 (en) * | 2003-07-11 | 2005-01-13 | International Business Machines Corporation | System and method for automating an identification mechanism and type information configuration process for a real-time data feed to a database |
US7769950B2 (en) * | 2004-03-24 | 2010-08-03 | Qualcomm Incorporated | Cached memory system and cache controller for embedded digital signal processor |
EP1622009A1 (en) * | 2004-07-27 | 2006-02-01 | Texas Instruments Incorporated | JSM architecture and systems |
US7836262B2 (en) | 2007-06-05 | 2010-11-16 | Apple Inc. | Converting victim writeback to a fill |
US8239638B2 (en) | 2007-06-05 | 2012-08-07 | Apple Inc. | Store handling in a processor |
US20090006777A1 (en) * | 2007-06-28 | 2009-01-01 | Donley Greggory D | Apparatus for reducing cache latency while preserving cache bandwidth in a cache subsystem of a processor |
US20090006756A1 (en) * | 2007-06-29 | 2009-01-01 | Donley Greggory D | Cache memory having configurable associativity |
GB2456405B (en) * | 2008-01-15 | 2012-05-02 | Ibm | Store aborting |
US8103831B2 (en) * | 2008-03-31 | 2012-01-24 | Intel Corporation | Efficient method and apparatus for employing a micro-op cache in a processor |
US8332590B1 (en) * | 2008-06-25 | 2012-12-11 | Marvell Israel (M.I.S.L.) Ltd. | Multi-stage command processing pipeline and method for shared cache access |
JP2010033480A (ja) * | 2008-07-31 | 2010-02-12 | Sony Corp | キャッシュメモリおよびキャッシュメモリ制御装置 |
JP2010146084A (ja) * | 2008-12-16 | 2010-07-01 | Toshiba Corp | キャッシュメモリ制御部を備えるデータ処理装置 |
US20100169578A1 (en) * | 2008-12-31 | 2010-07-01 | Texas Instruments Incorporated | Cache tag memory |
US8352683B2 (en) * | 2010-06-24 | 2013-01-08 | Intel Corporation | Method and system to reduce the power consumption of a memory device |
US20130145097A1 (en) * | 2011-12-05 | 2013-06-06 | Qualcomm Incorporated | Selective Access of a Store Buffer Based on Cache State |
JP2014006807A (ja) * | 2012-06-26 | 2014-01-16 | Fujitsu Ltd | 演算処理装置、キャッシュメモリ制御装置及びキャッシュメモリの制御方法 |
US9110811B2 (en) * | 2012-09-18 | 2015-08-18 | Oracle International Corporation | Prefetching method and apparatus |
US9529720B2 (en) * | 2013-06-07 | 2016-12-27 | Advanced Micro Devices, Inc. | Variable distance bypass between tag array and data array pipelines in a cache |
US9665468B2 (en) | 2013-08-19 | 2017-05-30 | Intel Corporation | Systems and methods for invasive debug of a processor without processor execution of instructions |
US9632947B2 (en) * | 2013-08-19 | 2017-04-25 | Intel Corporation | Systems and methods for acquiring data for loads at different access times from hierarchical sources using a load queue as a temporary storage buffer and completing the load early |
US9779025B2 (en) | 2014-06-02 | 2017-10-03 | Micron Technology, Inc. | Cache architecture for comparing data |
US10922230B2 (en) * | 2016-07-15 | 2021-02-16 | Advanced Micro Devices, Inc. | System and method for identifying pendency of a memory access request at a cache entry |
US10565109B2 (en) * | 2017-09-05 | 2020-02-18 | International Business Machines Corporation | Asynchronous update of metadata tracks in response to a cache hit generated via an I/O operation over a bus interface |
US10579535B2 (en) | 2017-12-15 | 2020-03-03 | Intel Corporation | Defragmented and efficient micro-operation cache |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4370710A (en) * | 1980-08-26 | 1983-01-25 | Control Data Corporation | Cache memory organization utilizing miss information holding registers to prevent lockup from cache misses |
DE69323790T2 (de) * | 1992-04-29 | 1999-10-07 | Sun Microsystems, Inc. | Verfahren und Vorrichtung für mehreren ausstehende Operationen in einem cachespeicherkohärenten Multiprozessorsystem |
US5745729A (en) * | 1995-02-16 | 1998-04-28 | Sun Microsystems, Inc. | Methods and apparatuses for servicing load instructions |
US6732236B2 (en) * | 2000-12-18 | 2004-05-04 | Redback Networks Inc. | Cache retry request queue |
US6915396B2 (en) * | 2001-05-10 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Fast priority determination circuit with rotating priority |
-
2002
- 2002-09-13 JP JP2003529319A patent/JP4417715B2/ja not_active Expired - Lifetime
- 2002-09-13 EP EP02766284A patent/EP1425670A2/en not_active Withdrawn
- 2002-09-13 KR KR1020047003430A patent/KR100617663B1/ko active IP Right Grant
- 2002-09-13 AU AU2002330027A patent/AU2002330027A1/en not_active Abandoned
- 2002-09-13 WO PCT/US2002/029259 patent/WO2003025757A2/en active Application Filing
- 2002-09-13 US US10/243,268 patent/US6944724B2/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101121487B1 (ko) | 2008-11-21 | 2012-02-28 | 엔비디아 코포레이션 | 멀티-클래스 데이터 캐시 정책들 |
KR100985517B1 (ko) | 2008-12-04 | 2010-10-05 | 주식회사 에이디칩스 | 캐시메모리 제어방법 |
Also Published As
Publication number | Publication date |
---|---|
US6944724B2 (en) | 2005-09-13 |
AU2002330027A1 (en) | 2003-04-01 |
JP2005533295A (ja) | 2005-11-04 |
JP4417715B2 (ja) | 2010-02-17 |
EP1425670A2 (en) | 2004-06-09 |
US20030056066A1 (en) | 2003-03-20 |
WO2003025757A2 (en) | 2003-03-27 |
KR20040033029A (ko) | 2004-04-17 |
WO2003025757A3 (en) | 2003-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100617663B1 (ko) | 캐시 메모리 내 태그 액세스 및 데이터 액세스의 분리방법 및 장치 | |
US7493480B2 (en) | Method and apparatus for prefetching branch history information | |
US5353426A (en) | Cache miss buffer adapted to satisfy read requests to portions of a cache fill in progress without waiting for the cache fill to complete | |
JP4298800B2 (ja) | キャッシュメモリにおけるプリフェッチ管理 | |
JP2005533295A5 (ko) | ||
US5423011A (en) | Apparatus for initializing branch prediction information | |
US7594100B2 (en) | Efficient store queue architecture | |
KR100955433B1 (ko) | 파이프라인 구조를 갖는 캐시 메모리 및 이를 제어하는방법 | |
US8190825B2 (en) | Arithmetic processing apparatus and method of controlling the same | |
US20080189487A1 (en) | Control of cache transactions | |
JPH08194615A (ja) | 情報処理装置 | |
WO2003001383A2 (en) | Using an l2 directory to facilitate speculative loads in a multiprocessor system | |
US10740029B2 (en) | Expandable buffer for memory transactions | |
US7260674B2 (en) | Programmable parallel lookup memory | |
JPH0668736B2 (ja) | 2個のシステムクロックサイクルを利用する書込み動作をもったキャッシュメモリユニットを供与する装置及び方法 | |
EP0543487B1 (en) | Method and cache memory controller for fetching data for a CPU that further reduces CPU idle time | |
JP2000285023A (ja) | ファイル制御装置 | |
JP2006018841A (ja) | さまざまなメモリラインサイズに適応的に対応可能なキャッシュメモリシステムおよび方法 | |
US8356141B2 (en) | Identifying replacement memory pages from three page record lists | |
US7900023B2 (en) | Technique to enable store forwarding during long latency instruction execution | |
JP6016689B2 (ja) | 半導体装置 | |
US20230418749A1 (en) | Processor and method for designating a demotion target to be demoted from an in-core cache structure to an out-of-core cache structure | |
US6944698B2 (en) | Method and apparatus for providing bus arbitrations in a data processing system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120802 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130801 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150717 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160720 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170719 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180730 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190729 Year of fee payment: 14 |