KR100615300B1 - 효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치 - Google Patents

효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치 Download PDF

Info

Publication number
KR100615300B1
KR100615300B1 KR1020050004459A KR20050004459A KR100615300B1 KR 100615300 B1 KR100615300 B1 KR 100615300B1 KR 1020050004459 A KR1020050004459 A KR 1020050004459A KR 20050004459 A KR20050004459 A KR 20050004459A KR 100615300 B1 KR100615300 B1 KR 100615300B1
Authority
KR
South Korea
Prior art keywords
peak
electrode lines
boot
data
signals
Prior art date
Application number
KR1020050004459A
Other languages
English (en)
Other versions
KR20060083586A (ko
Inventor
박정국
홍승균
이일한
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050004459A priority Critical patent/KR100615300B1/ko
Publication of KR20060083586A publication Critical patent/KR20060083586A/ko
Application granted granted Critical
Publication of KR100615300B1 publication Critical patent/KR100615300B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/026—Arrangements or methods related to booting a display

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치이다. 여기에서, 각각의 주사 전극 라인에 흐르는 전류량이 검출되고, 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 피크-부팅 전류들의 공급이 중단된다.

Description

효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의 구동 방법 및 장치{Method and apparatus of driving electro-luminescence display panel for efficient peak-booting}
도 1은 본 발명의 일 실시예에 의한 전계발광 디스플레이 패널의 구동 장치를 보여주는 도면이다.
도 2는 도 1의 전계발광 디스플레이 패널의 구동을 위한 제어 및 구동 신호들을 보여주는 타이밍도이다.
도 3은 도 1의 피크-부팅 제어부의 내부 구성을 보여주는 회로도이다.
도 4는 도 1의 데이터 구동부의 내부 구성을 보여주는 회로도이다.
도 5는 도 4의 출력 회로의 내부 구성을 보여주는 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
1...주 제어부, 7...피크-부팅 제어부,
22D...데이터 구동부, 22S...주사 구동부,
9...프리-챠지 회로, SDM...영상 신호,
DDA...영상 데이터, SDC...데이터 제어 신호,
SSA...주사 제어 신호, SPC...프리-챠지 제어 신호,
SPB1...제1 피크-부팅 제어 신호, SPB2...제2 피크-부팅 제어 신호.
본 발명은, 전계-발광 디스플레이 패널의 구동 방법 및 장치에 관한 것으로서, 보다 상세하게는, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치에 관한 것이다.
전계발광 디스플레이 패널의 구조에 대해서는 미국 특허 제6,236,443호에 잘 설명되어 있으므로 생략된다.
상기와 같은 통상적인 전계-발광 디스플레이 패널의 구동 장치에 있어서, 각각의 수평 구동 시간의 시작 시점으로부터 일정한 설정 시간 동안에 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들이 데이터 전극 라인들 각각에 인가된다.
하지만, 기생 캐페시터들의 캐페시턴스는, 제조 공정상의 편차로 인하여 균일하지 않을 뿐만 아니라, 전계발광 셀들에 동적으로 인가되는 전압 및 전류에 따 라 다양하게 변한다. 그럼에도 불구하고, 통상적인 구동 장치에서처럼 피크-부팅 전류들을 일정한 설정 시간 동안에 각각의 기생 캐페시터들에 흘려주는 경우, 다음과 같은 문제점들이 있다.
첫째, 기생 캐페시터들의 캐페시턴스가 작은 경우, 기생 캐페시터들이 충전된 후에 전계발광 다이오드들에 피크-부팅 전류들이 흐른다. 이에 따라, 전계발광 다이오드들의 수명이 단축되고, 불필요한 구동 전력이 소비된다.
둘째, 기생 캐페시터들의 캐페시턴스가 큰 경우, 기생 캐페시터들이 완전하게 충전되지 못함으로 인하여, 피크-부팅 주기에 이어지는 실제 구동 시간에서 구동 전류들이 전계발광 다이오드들 뿐만이 아니라 기생 캐페시터들에도 흐른다. 이에 따라 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어진다.
본 발명의 목적은, 전계발광 다이오드들의 수명을 연장시키고, 불필요한 구동 전력의 소비를 방지하며, 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어지지 않게 하는 전계발광 디스플레이 패널의 구동 방법 및 장치를 제공하는 것이다.
상기 목적을 이루기 위한 본 발명은, 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 상기 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법 및 장치이다. 여기에서, 상기 각각의 주사 전극 라인에 흐르는 전류량이 검출되고, 상기 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 상기 피크-부팅 전류들의 공급이 중단된다.
본 발명의 상기 전계발광 디스플레이 패널의 구동 방법 및 장치에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 기생 캐페시터들의 캐페시턴스가 작은 경우, 기생 캐페시터들이 충전된 후에 상기 피크-부팅 전류들의 공급이 중단된다. 이에 따라, 전계발광 다이오드들에 피크-부팅 전류들이 흐르지 않게 되므로, 전계발광 다이오드들의 수명이 연장되고, 불필요한 구동 전력의 소비가 방지될 수 있다.
둘째, 기생 캐페시터들의 캐페시턴스가 큰 경우, 기생 캐페시터들이 완전하게 충전될 때까지 상기 피크-부팅 전류들의 공급이 지속될수 있다. 이에 따라, 피크-부팅 주기에 이어지는 실제 구동 시간에서 구동 전류들이 기생 캐페시터들에 흐르지 않는다. 이에 따라, 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어지지 않는다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 1은 본 발명의 일 실시예에 의한 전계발광 디스플레이 패널(32)의 구동 장치를 보여준다. 도 1에서 참조 부호 EC는 전계 발광 셀들을 가리키며, 이 전계발광 셀들(EC) 각각은 전계발광 다이오드 및 기생 캐페시터를 포함한다.
도 1을 참조하면, 본 발명의 일 실시예에 의한 전계발광 디스플레이 패널(32)의 구동 장치는 주 제어부(1), 데이터 구동부(22D), 주사 구동부(22S), 피크-부팅 제어부(7), 및 프리-챠지 회로(9)를 포함한다.
주 제어부(1)는 입력 영상 신호(SDM)를 처리하여 디스플레이 데이터 신호들(DDA) 및 스위칭 제어 신호들(SDC, SSA, SPC)을 발생시킨다.
데이터 구동부(22D)는 전계발광 디스플레이 패널(32)의 데이터 전극 라인들(3a 내지 3z)의 신호-입력단들에 연결된다. 데이터 구동부(22D)는 주 제어부(1)로부터 입력되는 스위칭 제어 신호들(SDC)에 따라 디스플레이 데이터 신호들(DDA)에 상응하는 데이터 전류 신호들을 전류원들(8a 내지 8z)에서 생성하여 데이터 전극 라인들(3a 내지 3z)에 인가한다. 또한, 데이터 구동부(22D)는, 각각의 수평 구동 주기(도 2의 THD1, THD2)의 초기에서, 스위칭 제어 신호들(SDC)에 포함되어 있는 제1 피크-부팅 제어 신호(도 2의 SPB1) 및 피크-부팅 제어부(7)로부터 별도로 입력되는 제2 피크-부팅 제어 신호(SPB2)에 따른 시간(도 2의 TPB1, TPB2, T PB3) 동안에 피크-부팅 전류들(도 2의 IPK)을 데이터 전극 라인들(3a 내지 3z)에 인가한다.
주사 구동부(22S)는 주 제어부(1)로부터 입력되는 스위칭 제어 신호들(SSA)에 따른 주사 구동 신호를 주사 전극 라인들(4a 내지 4z) 각각에 순차적으로 인가한 다.
피크-부팅 제어부(7)는 주사 구동부(22S)와 주사 전극 라인들(4a 내지 4z) 사이에 위치하여, 각각의 주사 전극 라인(4a 내지 4z)에 흐르는 전류량에 따른 제2 피크-부팅 제어 신호(SPB2)를 발생시킨다.
프리-챠지 회로(9)는 스위칭 회로(25)와 예비 충전부(22)를 포함한다. 주 제어부(1)로부터의 프리-챠지 제어 신호(SPC)에 따라 동작하는 스위칭 회로(25)는 데이터 전극 라인들(3a 내지 3z) 각각에 연결된 스위칭 소자들(25a 내지 25z)을 구비한다. 예비 충전부(22)는, 스위칭 회로(25)의 공통 출력 단자와 접지 단자 사이에 연결되어, 각각의 수평 구동 시간의 종료 직전에 방전될 전류에 의하여 예비 충전을 수행한다.
도 2는 도 1의 전계발광 디스플레이 패널(32)의 구동을 위한 제어 및 구동 신호들을 보여준다. 도 2에서, 참조 부호 SHS는 주 제어부(도 1의 1)로부터 데이터 구동부(도 1의 22D)에 입력되는 스위칭 제어 신호들(SDC)에 포함된 수평 동기 신호를 가리킨다. 참조 부호 SPC는, 주 제어부(1)로부터 데이터 구동부(22D)에 입력되는 스위칭 제어 신호들(SDC)에 포함된 프리-챠지 제어 신호, 및 주 제어부(1)로부터 프리-챠지 회로(9)로 입력되는 프리-챠지 제어 신호를 가리킨다. 참조 부호 SPB1은 주 제어부(1)로부터 데이터 구동부(22D)에 입력되는 스위칭 제어 신호들(SDC)에 포 함된 제1 피크-부팅 제어 신호를 가리킨다. 참조 부호 SPB2는 피크-부팅 제어부(7)로부터 데이터 구동부(22D)에 입력되는 제2 피크-부팅 제어 신호를 가리킨다. 참조 부호 SCV는 어느 한 데이터 전극 라인(3a 내지 3z)의 전위를 가리킨다. 그리고 참조 부호 SCI는 어느 한 데이터 전극 라인(3a 내지 3z)의 전류량을 각각 가리킨다.
도 1 및 2를 참조하면, 수평 동기 신호(SHS)의 전위가 접지 전위(VGND)로부터 높은 전위(VHS_H)로 상승하는 시점에서 각각의 수평 구동 주기(THD1, THD2 )가 시작된다.
제1 수평 구동 주기(THD1)에 있어서, 제1 피크-부팅 제어 신호(SPB1)가 높은 전위(VPC_H)로부터 접지 전위(VGND)로 하강하는 시간(t3 내지 t4 시간) 중에서, 제2 피크-부팅 제어 신호(SPB2)가 접지 전위(VGND)를 유지하는 시간(t3 내지 t3a 시간) 동안에 최대 전류량(IPK)의 피크-부팅 전류를 데이터 전극 라인들(3a 내지 3z)에 인가한다. 이에 따라, 각 전계발광 셀(EC)의 기생 캐페시터에서 적절한 충전을 일으키게 한다. 이로 인하여, t4 내지 t5 시간의 실제 구동 시간에서 기생 캐페시터의 간섭을 최소화할 수 있다. 이 피크-부팅 동작에 대해서는 도 3 내지 5를 참조하여 보다 상세히 설명될 것이다.
t4 내지 t5 시간의 실제 구동 시간에서는, 계조 데이터에 비례한 구동 전류(IGRAY)가 데이터 전극 라인들(3a 내지 3z)로부터 각 전계발광 셀들(EC)에 흐른다.
끝으로, 프리챠지 시간(t5 내지 t6)에서는, 스위칭 회로(25)의 스위칭 소자들(25a 내지 25z)이 온(On)된다. 이로 인하여, t4 내지 t5 시간의 실제 구동 시간의 종료 후 방전될 전류의 일부가 접지 단자로 방전된다. 또한, t4 내지 t5 시간의 실제 구동 시간의 종료 후 방전될 전류의 일부는 예비 충전부(22)에서 충전이 수행되게 한다. 보다 상세하게는, 데이터 전극 라인들(3a 내지 3z)로부터 예비 충전부(22) 안의 제너 다이오드(22)를 통하여 접지 단자로 전류가 흐르며, 데이터 전극 라인들(3a 내지 3z)의 전압이 제너 다이오드(22)의 항복 전압(breakdown voltage)과 같아지는 시점에서 전류가 흐르지 않는다. 이와 같이 예비 충전부(22)에 충전된 전압 즉, 제너 다이오드(22)의 항복 전압은 다음 수평 구동 주기에서 데이터 구동 전압을 낮추는 역할을 한다.
상기 제1 수평 구동 주기(THD1)의 동작 순서는 제2 수평 구동 주기(THD2)에서도 동일하게 적용된다. 하지만, 각각의 수평 구동 주기(THD1, THD2)에서, 피크-부팅 시간들(TPB1, TPB2)이 서로 다름을 알 수 있다. 제2 수평 구동 주기(THD2 )에 이어지는 제3 수평 구동 주기에 있어서, 제2 피크-부팅 제어 신호(SPB2)가 접지 전위(VGND)를 유지함에 따라 피크-부팅 시간(TPB3)이 최대 시간이 된다. 이 피크-부팅 동작에 대해서는 도 3 내지 5를 참조하여 보다 상세히 설명될 것이다.
도 1 내지 3을 참조하면, 도 1의 피크-부팅 제어부(7)는 저항기들(R1 내지 Rn), 증폭기들(AR1 내지 ARn), 및 비교기(CR)를 포함한다. 저항기들(R1 내지 Rn) 은 주사 전극 라인들(4a 내지 4z) 각각에 연결된다. 증폭기들(AR1 내지 ARn)은 저항기들(R1 내지 Rn) 양단에 인가되는 전압을 증폭한다. 비교기(CR)는 증폭기들(AR1 내지 ARn) 각각으로부터의 전압을 기준 전압(VREF)과 비교하여 제2 피크-부팅 제어 신호(SPB2)를 출력한다.
여기에서, 어느 한 주사 전극 라인(예를 들어, 4a)의 대다수의 전계발광 셀들(EC)의 기생 캐페시터들이 피크-부팅 전류에 의하여 충전 완료된 시점에서 비교기(CR)가 높은 출력을 발생하도록 설계되어 있다. 예를 들어, m 개의 데이터 전극 라인들이 존재하는 경우, 제1 주사 전극 라인(4a)의 2m/3 개의 전계발광 셀들(EC)이 충전 완료되는 시점에서 비교기(CR)가 높은 출력을 발생하도록 설계되어 있다. 이에 따라, 데이터 구동부(22D)가 피크-부팅 동작을 중단한다. 이에 따라, 적절한 시간 동안에 효율적인 피크-부팅이 수행될 수 있다. 이와 관련된 내용은 도 4 및 5를 참조하여 보다 상세히 설명될 것이다.
도 4를 참조하면, 도 1의 데이터 구동부(22D)는 인터페이스(30), 래치 회로(31), 디지털-아날로그 변환기들(32), 및 출력 회로(33)를 포함한다. 도 2 및 4를 참조하여, 도 1의 데이터 구동부(22D)의 내부 동작을 설명하면 다음과 같다.
래치 회로(31)와 디지털-아날로그 변환기들(32)은 주 제어부(1)로부터 입력되는 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 수평 동기 신호(HSYNC)에 따라 동작한다.
래치 회로(31)는, 주 제어부(1)로부터 인터페이스(30)를 통하여 입력되는 디스플레이 데이터 신호들(DDA)을 주기적으로 저장하는 한편, 각각의 수평 구동 시간의 디스플레이 데이터 신호들(DDA)을 주기적으로 출력한다.
디지털-아날로그 변환기들(32)은, 래치 회로(31)로부터의 현재 수평 구동 시간의 디스플레이 데이터 신호들 각각을 데이터 전압 신호들(VD1 내지 VDm)로 변환시킨다.
출력 회로(33)는, 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 제1 피크-부팅 제어 신호(SPB1) 및 피크-부팅 제어부(도 1 및 3의 7)로부터 별도로 입력되는 제2 피크-부팅 제어 신호(SPB2)에 따른 시간(TPB1, TPB2, TPB3) 동안에 피크-부팅 전류들을 데이터 전극 라인들(도 1의 3a 내지 3z)에 인가한다. 또한, 디지털-아날로그 변환기들(32)로부터의 데이터 전압 신호들(VD1 내지 VDm)에 따른 데이터 전류 신호들을 데이터 전극 라인들(3a 내지 3z)에 인가한다. 그리고, 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 프리-챠지 제어 신호(SPC)에 따라 구동 전류 신호들(SC1 내지 SCm)을 제어한다. 이 출력 회로(33)와 관련된 내용을 도 2, 4 및 5를 참조하여 보다 상세히 설명하면 다음과 같다.
도 2, 4 및 5를 참조하면, 데이터 전극 라인들(도 1의 3a 내지 3z)에 데이터 전류 신호들(SC1 내지 SCm)이 인가되고, 데이터 구동부(22D)의 출력 회로(33)는 이 구동 전류 신호들(SC1 내지 SCm) 각각에 대하여 4 개의 트랜지스터들이 형성된다.
데이터 전극 라인들(3a 내지 3z)이 m 개인 경우, m 개의 제1 트랜지스터들(TR11 내지 TRm1)과 m 개의 제2 트랜지스터들(TR12 내지 TRm2)의 드레인(Drain) 전극들에는 설정 바이어스 전압(V1)이 인가된다. 제1 트랜지스터들(TR11 내지 TRm1) 각각의 게이트(Gate) 전극들에는 디지털-아날로그 변환기들(32)로부터의 각각의 데이터 전압 신호(VD1 내지 VDm)가 인가된다. 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 제1 피크-부팅 제어 신호(SPB1)는 제2 트랜지스터들(TR12 내지 TRm2)의 게이트(Gate) 전극들에 인가된다.
제1 트랜지스터들(TR11 내지 TRm1)의 소오스(Source) 전극들 각각은 m 개의 제3 트랜지스터들(TR13 내지 TRm3)의 드레인(Drain) 전극들 각각에 연결된다. 제2 트랜지스터들(TR12 내지 TRm2)의 소오스(Source) 전극들 각각은 m 개의 제4 트랜지스터들(TR14 내지 TRm4)의 드레인(Drain) 전극들 각각에 연결된다.
주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 프리-챠지 제어 신호(SPC)는 제3 트랜지스터들(TR13 내지 TRm3)의 게이트(Gate) 전극들에 인가된다. 피크-부팅 제어부(도 1 및 3의 7)로부터 별도로 입력되는 제2 피크-부팅 제어 신호(SPB2)는 제4 트랜지스터들(TR14 내지 TRm4)의 게이트(Gate) 전극들에 인가된다. 제3 트랜지스터들(TR13 내지 TRm3)의 소오스 (Source) 전극들 각각과 제4 트랜지스터들(TR14 내지 TRm4)의 소오스(Source) 전극들 각각은 서로 연결되어, m 개의 데이터 전극 라인들(3a 내지 3z) 각각에 인가되는 구동 전류 신호들(SC1 내지 SCm)을 발생시킨다.
도 2 및 5를 참조하여, 도 5의 출력 회로(33)의 제1 수평 구동 주기(THD1)에서의 동작을 살펴보면 다음과 같다. 이 동작은 제2 수평 구동 주기(THD2)에서도 동일하다. 물론, 각각의 수평 구동 주기(THD1, THD2)에서, 피크-부팅 시간들(T PB1, TPB2)은 서로 다르다.
제1 피크-부팅 제어 신호(SPB1)가 높은 전위(VPC_H)로부터 접지 전위(VGND )로 하강하는 시간(t3 내지 t4 시간) 중에서 제2 피크-부팅 제어 신호(SPB2)가 접지 전위(VGND)를 유지하는 시간(t3 내지 t3a 시간) 동안에는 m 개의 제2 트랜지스터들(TR12 내지 TRm2) 및 m 개의 제4 트랜지스터들(TR14 내지 TRm4)이 모두 온(On) 상태가 된다. 이에 따라, 최대 전류량(IPK)의 피크-부팅 전류가 구동 전류 신호들(SC1 내지 SCm)로서 데이터 전극 라인들(3a 내지 3z)에 인가된다. 여기에서, m 개의 제2 트랜지스터들(TR12 내지 TRm2)은 다른 트랜지스터들보다 더 높은 전류를 발생시키는 특성을 가진다.
제1 피크-부팅 제어 신호(SPB1)가 높은 전위(VPC_H)로부터 접지 전위(VGND )로 하강하는 시간(t3 내지 t4 시간) 중에서 제2 피크-부팅 제어 신호(SPB2)가 상승하여 높은 전위(VPB_H)인 시간(t3a 내지 t4)에는, m 개의 제2 트랜지스터들(TR12 내지 TRm2)이 온(On) 상태이지만, m 개의 제4 트랜지스터들(TR14 내지 TRm4)이 모두 오프(Off) 상태가 된다. 또한, 제1 트랜지스터들(TR11 내지 TRm1)의 게이트들 각각에는 데이터 전압 신호들(VD1 내지 VDm) 각각이 인가되고, 제3 트랜지스터들(TR13 내지 TRm3)이 온(On) 상태이다. 이에 따라, 데이터 전압 신호들(VD1 내지 VDm)에 따른 각각의 구동 전류(IGRAY)가 구동 전류 신호들(SC1 내지 SCm)로서 데이터 전극 라인들(3a 내지 3z)에 인가된다. 이 각각의 구동 전류(IGRAY)는 t4 내지 t5 시간의 실제 구동 시간에서도 동일하게 흐른다.
끝으로, 프리챠지 시간(t5 내지 t6)에서는, 주 제어부(1)로부터의 스위칭 제어 신호들(SDC)에 포함되어 인터페이스(30)를 통하여 입력되는 프리-챠지 제어 신호(SPC)가 높은 전위(VPC_H)를 가지므로, 제3 트랜지스터들(TR13 내지 TRm3)이 오프(Off) 상태가 된다. 또한, 제2 트랜지스터들(TR12 내지 TRm2)이 오프(Off) 상태이다. 또한, 스위칭 회로(도 1의 25)의 스위칭 소자들(도 1의 25a 내지 25z)이 모두 온(On) 상태가 되므로, 구동 전류 신호들(SC1 내지 SCm)에 의하여 전계발광 셀들(EC)에 전류가 흐르지 않는다.
이상 설명된 바와 같이, 본 발명에 따른 전계발광 디스플레이 패널의 구동 방법 및 장치에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 기생 캐페시터들의 캐페시턴스가 작은 경우, 기생 캐페시터들이 충전된 후에 상기 피크-부팅 전류들의 공급이 중단된다. 이에 따라, 전계발광 다이오드들에 피크-부팅 전류들이 흐르지 않게 되므로, 전계발광 다이오드들의 수명이 연장되고, 불필요한 구동 전력의 소비가 방지될 수 있다.
둘째, 기생 캐페시터들의 캐페시턴스가 큰 경우, 기생 캐페시터들이 완전하게 충전될 때까지 상기 피크-부팅 전류들의 공급이 지속될수 있다. 이에 따라, 피크-부팅 주기에 이어지는 실제 구동 시간에서 구동 전류들이 기생 캐페시터들에 흐르지 않는다. 이에 따라, 전계발광 다이오드들의 휘도가 자신의 계조에 상응하는 휘도보다 떨어지지 않는다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.

Claims (5)

  1. 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 상기 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 방법에 있어서,
    상기 각각의 주사 전극 라인에 흐르는 전류량을 검출하는 단계;
    상기 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 상기 피크-부팅 전류들의 공급을 중단하는 단계를 포함한 전계발광 디스플레이 패널의 구동 방법.
  2. 데이터 전극 라인들과 주사 전극 라인들이 소정 간격을 두고 서로 교차되게 형성되어 상기 교차 영역들에서 전계발광 셀들이 형성되는 전계발광 디스플레이 패널에 대하여, 각각의 수평 구동 시간의 시작 시점으로부터 설정 시간 동안에 상기 전계발광 셀들의 기생 캐페시터들이 미리 충전되게 하는 피크-부팅 전류들을 상기 데이터 전극 라인들 각각에 인가하는 전계발광 디스플레이 패널의 구동 장치에 있어서,
    상기 각각의 주사 전극 라인에 흐르는 전류량을 검출하고, 상기 주사 전극 라인들 각각에 흐르는 전류량이 기준 전류량을 초과하면 상기 피크-부팅 전류들의 공급을 중단하는 전계발광 디스플레이 패널의 구동 장치.
  3. 제2항에 있어서,
    디스플레이 데이터 신호들 및 스위칭 제어 신호들을 발생시키는 주 제어부;
    상기 데이터 전극 라인들의 신호-입력단들에 연결되고, 상기 주 제어부로부터 입력되는 스위칭 제어 신호들에 따라 디스플레이 데이터 신호들에 상응하는 데이터 전류 신호들을 생성하여 상기 데이터 전극 라인들에 인가하며, 각각의 수평 구동 주기의 초기에서, 상기 스위칭 제어 신호들에 포함되어 있는 제1 피크-부팅 제어 신호 및 별도로 입력되는 제2 피크-부팅 제어 신호에 따른 시간 동안에 상기 피크-부팅 전류들을 상기 데이터 전극 라인들에 인가하는 데이터 구동부;
    상기 주 제어부로부터 입력되는 스위칭 제어 신호들에 따른 주사 구동 신호를 상기 주사 전극 라인들 각각에 순차적으로 인가하는 주사 구동부; 및
    상기 주사 구동부와 상기 주사 전극 라인들 사이에 위치하여, 상기 각각의 주사 전극 라인에 흐르는 전류량에 따른 상기 제2 피크-부팅 제어 신호를 발생시키는 피크-부팅 제어부를 포함한 전계발광 디스플레이 패널의 구동 장치.
  4. 제3항에 있어서, 상기 데이터 구동부가,
    상기 제어부로부터의 디스플레이 데이터 신호들을 주기적으로 저장하는 래치 회로;
    상기 래치 회로로부터의 디스플레이 데이터 신호들 각각을 데이터 전압 신호들로 변환시키는 디지털-아날로그 변환기들; 및
    상기 스위칭 제어 신호들에 포함되어 있는 제1 피크-부팅 제어 신호 및 별도로 입력되는 제2 피크-부팅 제어 신호에 따른 시간 동안에 상기 피크-부팅 전류들을 상기 데이터 전극 라인들에 인가하고, 상기 디지털-아날로그 변환기들로부터의 데이터 전압 신호들에 따른 상기 데이터 전류 신호들을 상기 데이터 전극 라인들에 인가하는 출력 회로를 포함한 전계발광 디스플레이 패널의 구동 장치.
  5. 제3항에 있어서, 상기 피크-부팅 제어부가,
    상기 주사 전극 라인들 각각에 연결된 저항기들,
    상기 저항기들 양단에 인가되는 전압을 증폭하는 증폭기들,
    상기 증폭기들 각각으로부터의 전압을 기준 전압과 비교하여 상기 제2 피크-부팅 제어 신호를 출력하는 비교기를 포함한 전계발광 디스플레이 패널의 구동 장치.
KR1020050004459A 2005-01-18 2005-01-18 효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치 KR100615300B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050004459A KR100615300B1 (ko) 2005-01-18 2005-01-18 효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050004459A KR100615300B1 (ko) 2005-01-18 2005-01-18 효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060083586A KR20060083586A (ko) 2006-07-21
KR100615300B1 true KR100615300B1 (ko) 2006-08-25

Family

ID=37173906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050004459A KR100615300B1 (ko) 2005-01-18 2005-01-18 효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100615300B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002244612A (ja) 2001-02-13 2002-08-30 Tohoku Pioneer Corp 容量性発光素子の駆動装置
JP2003288053A (ja) 2002-03-28 2003-10-10 Tohoku Pioneer Corp 発光表示パネルの駆動方法および有機ｅｌ表示装置
JP2003288047A (ja) 2002-03-28 2003-10-10 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002244612A (ja) 2001-02-13 2002-08-30 Tohoku Pioneer Corp 容量性発光素子の駆動装置
JP2003288053A (ja) 2002-03-28 2003-10-10 Tohoku Pioneer Corp 発光表示パネルの駆動方法および有機ｅｌ表示装置
JP2003288047A (ja) 2002-03-28 2003-10-10 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法

Also Published As

Publication number Publication date
KR20060083586A (ko) 2006-07-21

Similar Documents

Publication Publication Date Title
US8817007B2 (en) Regulator and organic light emitting diode display using the same
US8988007B2 (en) Drive voltage generation circuit for light emitting diode display device and method for driving the same
WO2016107026A1 (zh) 像素驱动电路、方法和显示装置
US20130009621A1 (en) Low offset, fast response voltage controlled current source and controlling method thereof
US20150221252A1 (en) Ac drive circuit for oled, drive method and display apparatus
CN110544452B (zh) 供电时序控制电路及控制方法、显示驱动电路、显示装置
KR101492694B1 (ko) 유기전계발광표시장치와 이의 구동방법
KR20020057538A (ko) 표시 소자의 액티브 매트릭스 방식의 구동 회로
KR20060051884A (ko) 주사선 구동회로로의 전원공급 방법, 전원회로
US20140092075A1 (en) Dc-dc converter control circuit, image display device using the same and driving method thereof
CN109427298B (zh) 显示驱动方法和显示装置
EP2531994A1 (en) Display device
JP2005128521A (ja) 有機ｅｌ画素回路
CN114550656A (zh) 驱动电路、驱动装置以及显示装置
KR20200067289A (ko) 표시 장치 및 그의 구동 전압 제어 방법
CN110491340B (zh) 微显示像素装置、微显示装置及补偿方法
KR20140117778A (ko) 표시 장치 및 표시 장치의 구동 방법
US7471269B2 (en) Method for driving electroluminescence display panel with selective preliminary charging
KR20120000334A (ko) 유기 전계발광 표시장치용 전원공급장치
CN112837647A (zh) 一种低功耗显示屏的gip驱动电路及其控制方法
KR100615300B1 (ko) 효율적인 피크-부팅을 위한 전계발광 디스플레이 패널의구동 방법 및 장치
KR20020027957A (ko) 액티브 매트릭스 방식의 전류 구동용 구동회로
US20170103724A1 (en) Circuit for common electrode voltage generation
US20070103130A1 (en) DC-DC converter and organic light emitting display using the same
US20070103128A1 (en) DC-DC converter and organic light emitting display using the same

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14