KR100615290B1 - Flat panel display - Google Patents

Flat panel display Download PDF

Info

Publication number
KR100615290B1
KR100615290B1 KR1020040098737A KR20040098737A KR100615290B1 KR 100615290 B1 KR100615290 B1 KR 100615290B1 KR 1020040098737 A KR1020040098737 A KR 1020040098737A KR 20040098737 A KR20040098737 A KR 20040098737A KR 100615290 B1 KR100615290 B1 KR 100615290B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
nanoparticles
channel
active layer
Prior art date
Application number
KR1020040098737A
Other languages
Korean (ko)
Other versions
KR20060059608A (en
Inventor
구재본
서민철
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040098737A priority Critical patent/KR100615290B1/en
Publication of KR20060059608A publication Critical patent/KR20060059608A/en
Application granted granted Critical
Publication of KR100615290B1 publication Critical patent/KR100615290B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure

Abstract

본 발명은 화소부 TFT로부터 발광소자로 전달되는 전류량을 낮출 수 있고, 회로부 TFT의 높은 특성은 그대로 유지하고, 화소부 TFT에 의한 휘도 균일도를 만족시키며, 발광 소자의 수명을 단축시키지 않고, 간단하게 플렉시블 특성을 구현하기 위한 것으로, 발광 소자와, 상기 발광 소자에 전기적으로 연결되고, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 화소부 박막 트랜지스터를 포함하는 화소 영역과, 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 회로부 박막 트랜지스터를 포함하는 회로 영역을 포함하며, 상기 회로부 박막 트랜지스터의 채널과 화소부 박막 트랜지스터의 채널은 서로 다른 방향을 갖도록 구비된 것을 특징으로 하는 평판표시장치에 관한 것이다.The present invention can lower the amount of current transmitted from the pixel portion TFT to the light emitting element, maintain the high characteristics of the circuit portion TFT, satisfy the luminance uniformity by the pixel portion TFT, and do not shorten the lifespan of the light emitting element. A pixel region including at least one pixel portion thin film transistor having a light emitting device and a semiconductor active layer electrically connected to the light emitting device, the semiconductor active layer having at least one nanoparticle and having a channel formed therein. And a circuit region for controlling a signal applied to the pixel region, the circuit region including at least one circuit portion thin film transistor having at least one nanoparticle and having a semiconductor active layer in which a channel is formed. Channel and pixel of the thin film transistor Relates to a flat panel display device, it characterized in that each equipped so as to have a different direction.

Description

평판표시장치{Flat panel display}Flat Panel Display {Flat panel display}

도 1은 본 발명의 바람직한 일 실시예에 따른 액티브 매트릭스형 유기 전계 발광 표시장치의 박막 트랜지스터 활성층 구조를 개략적으로 도시한 평면도,1 is a plan view schematically illustrating a structure of a thin film transistor active layer of an active matrix organic light emitting display device according to an exemplary embodiment of the present invention;

도 2는 도 1의 화소 영역의 부화소들 중 어느 한 부화소의 일 실시예를 나타내는 단면도,FIG. 2 is a cross-sectional view illustrating an exemplary embodiment of any one of the subpixels of the pixel area of FIG. 1;

도 3은 도 1의 회로 영역의 회로부 TFT의 일 실시예를 나타내는 단면도,3 is a cross-sectional view showing an embodiment of a circuit unit TFT in the circuit region of FIG. 1;

도 4는 활성층을 형성하는 나노입자들을 도시한 부분 사시도,4 is a partial perspective view illustrating nanoparticles forming an active layer;

도 5a 및 도 5b는 각각 제1활성층 및 제2활성층의 평면도,5A and 5B are plan views of a first active layer and a second active layer, respectively;

도 6은 기판 상에 나노입자들이 배열된 상태를 도시한 평면도,6 is a plan view showing a state in which nanoparticles are arranged on a substrate;

도 7a 내지 도 7c는 도 6에 따른 나노막을 형성하기 위한 방법으로, LITI 법의 일 예를 도시한 단면도,7A to 7C are cross-sectional views illustrating examples of the LITI method as a method for forming the nanofilm according to FIG. 6.

도 8 및 도 9는 각각 도 7a 내지 도 7c의 방법에 사용되는 도너 시트의 단면도 및 평면도,8 and 9 are cross-sectional and plan views of a donor sheet used in the method of FIGS. 7A-7C, respectively;

도 10a 및 도 10b는 도 8 및 도 9의 도너 시트를 제조하는 방법의 일 예를 도시한 도면들,10A and 10B illustrate an example of a method of manufacturing the donor sheet of FIGS. 8 and 9;

도 11 내지 도 15는 도 8 및 도 9의 도너 시트를 제조하는 방법의 다른 일 예를 도시한 도면들,11 to 15 are views showing another example of a method of manufacturing the donor sheet of FIGS. 8 and 9,

도 16은 본 발명의 또 다른 일 실시예에 따른 활성층을 형성하는 나노입자들을 도시한 부분 사시도,16 is a partial perspective view showing nanoparticles forming an active layer according to another embodiment of the present invention;

도 17은 도 16에 따른 활성층을 갖는 것으로, 본 발명의 또 다른 일 실시예에 따른 액티브 매트릭스형 유기 전계 발광 표시장치의 박막 트랜지스터 활성층 구조를 개략적으로 도시한 평면도,17 is a plan view schematically illustrating a structure of a thin film transistor active layer of an active matrix organic light emitting display device according to another embodiment of the present invention, having the active layer shown in FIG. 16;

도 18 및 도 19는 각각 회로부TFT 및 화소부TFT를 도시한 단면도들.18 and 19 are cross-sectional views illustrating a circuit TFT and a pixel TFT, respectively.

본 발명은 평판표시장치에 관한 것으로서, 보다 상세하게는 박막 트랜지스터를 구비한 액티브 매트릭스형 평판 표시장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flat panel display, and more particularly, to an active matrix flat panel display having a thin film transistor.

액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시장치에 사용되는 박막 트랜지스터(Thin Film Transistor: TFT)는, 스위칭 소자나 화소의 구동소자 등 화소부 박막 트랜지스터와 이를 구동하기 위한 회로영역의 회로부 박막 트랜지스터로 사용된다.A thin film transistor (TFT) used in a flat panel display device such as a liquid crystal display device, an organic electroluminescent display device, or an inorganic electroluminescent display device is a pixel part thin film transistor such as a switching device or a driving device of a pixel, and for driving the same. Circuit part of the circuit area is used as a thin film transistor.

이러한 박막 트랜지스터는 기판 상에 고농도의 불순물로 도핑된 드레인 영역과 소스 영역 및 상기 드래인 영역과 소스 영역의 사이에 형성된 채널 영역을 갖는 반도체 활성층을 가지며, 이 반도체 활성층 상에 형성된 게이트 절연막 및 활성층의 채널영역 상부의 게이트 절연막 상에 형성된 게이트 전극으로 구성된다. The thin film transistor has a semiconductor active layer having a drain region and a source region doped with a high concentration of impurities on a substrate, and a channel region formed between the drain region and the source region, and the gate insulating film and the active layer formed on the semiconductor active layer. And a gate electrode formed on the gate insulating film above the channel region.

상기 유기 전계 발광 소자는 애노우드 전극과 캐소오드 전극의 사이에 유기 물로 이루어진 발광층을 갖는다. 이 유기 전계 발광 소자는 이들 전극들에 양극 및 음극 전압이 각각 인가됨에 따라 애노우드 전극으로부터 주입된 정공(hole)이 정공 수송층을 경유하여 발광층으로 이동되고, 전자는 캐소오드 전극으로부터 전자 수송층을 경유하여 발광층으로 주입되어, 이 발광층에서 전자와 홀이 재결합하여 여기자(exiton)를 생성하고, 이 여기자가 여기상태에서 기저상태로 변화됨에 따라, 발광층의 형광성 분자가 발광함으로써 화상을 형성한다. 풀컬러 유기 전계 발광 표시장치의 경우에는 상기 유기 전계 발광 소자로서 적(R), 녹(G), 청(B)의 삼색을 발광하는 화소를 구비토록 함으로써 풀컬러를 구현한다.The organic electroluminescent device has a light emitting layer made of organic water between an anode electrode and a cathode electrode. In this organic electroluminescent device, as the anode and cathode voltages are applied to these electrodes, holes injected from the anode electrode are moved to the light emitting layer via the hole transport layer, and electrons are transferred from the cathode electrode through the electron transport layer. Is injected into the light emitting layer, and electrons and holes recombine in the light emitting layer to generate excitons, and as the excitons change from the excited state to the ground state, the fluorescent molecules in the light emitting layer emit light to form an image. In the case of a full color organic light emitting display device, full color is realized by including pixels emitting three colors of red (R), green (G), and blue (B) as the organic light emitting diode.

이러한 액티브 매트릭스형 유기 전계 발광 표시장치(AMOLED)에 있어서, 점차 고해상도 패널이 요구되고 있는데, 이 때는 전술한 바와 같은 고 성능의 다결정질 실리콘으로 형성한 박막 트랜지스터가 오히려 문제를 야기시키게 된다. In such an active matrix type organic light emitting display (AMOLED), a high resolution panel is increasingly required. In this case, a thin film transistor formed of high-performance polycrystalline silicon, as described above, causes problems.

종래의 액티브 매트릭스형 유기 전계 발광 표시장치 등 액티브 매트릭스형 평판표시장치에서는 동일한 다결정질 실리콘으로 회로부 박막 트랜지스터와 화소부 박막 트랜지스터, 특히, 그 중, 구동 박막 트랜지스터가 제조되어 이 구동 박막 트랜지스터와 회로부 박막 트랜지스터가 동일한 전류 이동도를 가지게 되므로, 회로부 박막 트랜지스터의 스위칭 특성과 구동 박막 트랜지스터의 저전류 구동특성을 동시에 만족할 수 없었다. 즉, 고해상도 표시소자의 구동 박막 트랜지스터와 회로부 박막 트랜지스터를 전류 이동도가 큰 다결정질 실리콘막을 이용하여 제조하는 경우에는 회로부 박막 트랜지스터의 높은 스위칭 특성은 얻을 수는 있지만, 구동 박막 트랜지스터를 통해 EL소자로 흐르는 전류량이 증가하여 휘도가 지나지게 높아 지게 되고, 결국 단위면적당 전류밀도가 높아져서 EL소자의 수명이 감소하게 되는 것이다.In an active matrix flat panel display device such as a conventional active matrix type organic light emitting display device, a circuit part thin film transistor and a pixel part thin film transistor, in particular, a driving thin film transistor are manufactured from the same polycrystalline silicon, and the driving thin film transistor and the circuit part thin film are manufactured. Since the transistors have the same current mobility, the switching characteristics of the circuit thin film transistors and the low current driving characteristics of the driving thin film transistors cannot be satisfied at the same time. That is, when the driving thin film transistor and the circuit thin film transistor of the high resolution display device are manufactured using a polycrystalline silicon film having a large current mobility, the high switching characteristics of the circuit thin film transistor can be obtained, but the driving thin film transistor is used as an EL element through the driving thin film transistor. As the amount of current flowing increases, the luminance becomes excessively high, and as a result, the current density per unit area is increased, thereby reducing the lifetime of the EL element.

한편, 전류 이동도가 낮은 비정질 실리콘막 등을 이용하여 표시소자의 구동 박막 트랜지스터와 회로부 박막 트랜지스터를 제조하는 경우에는, 구동 박막 트랜지스터는 전류가 감소되는 방향으로, 회로부 박막 트랜지스터는 전류가 증가되는 방향으로 박막 트랜지스터를 제조해야 한다. On the other hand, when the driving thin film transistor and the circuit thin film transistor of the display device are manufactured using an amorphous silicon film having a low current mobility, the driving thin film transistor is in the direction of decreasing current, and the circuit thin film transistor is in the direction of increasing current. The thin film transistor should be manufactured.

이러한 문제점을 해결하기 위하여, 구동 트랜지스터를 통해 흐르는 전류량을 제한하는 방법이 제안되었다. 그 방법으로는 구동 트랜지스터의 폭에 대한 길이의 비(W/L)를 감소시켜 채널영역의 저항을 증가시키는 방법, 또는 구동 트랜지스터의 소오스/드레인영역에 저도핑영역을 형성하여 저항을 증가시키는 방법 등이 있었다. In order to solve this problem, a method of limiting the amount of current flowing through the driving transistor has been proposed. As a method, the resistance of the channel region is increased by reducing the ratio of the width to the width of the driving transistor (W / L), or the resistance is increased by forming a low-doped region in the source / drain region of the driving transistor. There was a back.

그러나, 길이를 증가시켜 W/L을 감소시키는 방법은 채널영역의 길이가 길어져서 엑시머 레이저 어닐링(ELA: Excimer Laser Annealing)방법 등을 이용하여 결정화할 때 채널영역에 줄무늬가 형성되고, 개구면적이 감소하는 문제점이 있었다. 폭을 감소시켜 W/L을 감소시키는 방법은 포토리소그래피 공정의 디자인 룰에 제약을 받으며, 트랜지스터의 신뢰성을 확보하기 어려운 문제점이 있었다. 또한, 저도핑영역을 형성하여 저항을 증가시키는 방법은 추가의 도핑공정이 수행되어야 하는 문제점이 있었다.However, the method of increasing the length to reduce the W / L has a length of the channel region, and when the crystallization is performed using the Excimer Laser Annealing (ELA) method, streaks are formed in the channel region, and the opening area is reduced. There was a declining issue. The method of reducing the width by reducing the width is limited by the design rules of the photolithography process, and it is difficult to secure the reliability of the transistor. In addition, the method of increasing the resistance by forming a low doping region has a problem that an additional doping process should be performed.

한편, 최근의 평판 표시장치들은 충분한 시야각을 확보하기 위해 소정의 장력을 가해 일정 정도 휘어지도록 하거나, 암밴드(Arm Band), 지갑, 노트북 컴퓨터 등의 휴대성 제품에 채용하고자 하기 위해, 유연성(flexible)에 대한 요구가 높아 지고 있다.On the other hand, the recent flat panel display devices are flexed by applying a predetermined tension to secure a sufficient viewing angle, or to be adopted in portable products such as arm bands, wallets, and notebook computers. The demand for is rising.

그런데, 종래의 방법으로 다결정질 실리콘 TFT를 형성할 경우에는 유연성 평판 표시장치를 얻기가 힘들다. 즉, 유연성(flexible) 제품을 가공하기 위하여는, 기판을 포함한 구성품의 대부분에 쉽게 휘어질 수 있는 재료로서 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료를 채용해야 하는데, 이들 플라스틱 재료는 열에 약하다.However, when the polycrystalline silicon TFT is formed by the conventional method, it is difficult to obtain a flexible flat panel display. In other words, in order to process flexible products, acrylic, polyimide, polycarbonate, polyester, mylar and other plastic materials should be employed as materials that can be easily bent on most components including substrates. These plastic materials are susceptible to heat.

따라서, 특히, 유연성(flexible) 제품에 채용되는 평판 표시장치의 TFT들을 가공하기 위하여는, 플라스틱 재료가 견딜 수 있는 온도 이하에서 제조될 수 있는 구조 및 방법이 필요하다. Therefore, in particular, in order to process TFTs of flat panel displays employed in flexible products, a structure and method that can be manufactured below a temperature that the plastic material can withstand are needed.

이렇게 유연성 제품에 채용되는 TFT를 제조하기 위해, 최근에는 일본특허 2004-048062호에서 볼 수 있듯이, TFT의 채널로서 나노 구조체를 채용하는 방법이 개시되어 있다.In order to manufacture a TFT employed in such a flexible product, a method of employing a nanostructure as a channel of a TFT is disclosed recently, as can be seen in Japanese Patent 2004-048062.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 높은 특성치를 갖는 박막 트랜지스터를 구비한 평판표시장치를 제공하는 데 그 목적이 있다.The present invention has been made to solve the above problems, and an object thereof is to provide a flat panel display device having a thin film transistor having a high characteristic value.

본 발명의 다른 목적은 회로 특성 및 해상도를 높일 수 있는 평판표시장치를 제공하는 것이다.Another object of the present invention is to provide a flat panel display device capable of improving circuit characteristics and resolution.

본 발명은 또한, 간단하게 플렉시블 특성을 구현할 수 있는 평판 표시장치를 제공하는 데 목적이 있다.Another object of the present invention is to provide a flat panel display device which can simply implement flexible characteristics.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명은, 발광 소자와, 상기 발광 소자에 전기적으로 연결되고, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 화소부 박막 트랜지스터를 포함하는 화소 영역과, 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 회로부 박막 트랜지스터를 포함하는 회로 영역을 포함하며, 상기 회로부 박막 트랜지스터의 채널과 화소부 박막 트랜지스터의 채널은 서로 다른 방향을 갖도록 구비된 것을 특징으로 하는 평판표시장치를 제공한다.In order to achieve the above object, the present invention, at least one pixel portion thin film having a light emitting device, a semiconductor active layer electrically connected to the light emitting device, having at least one nanoparticles, the channel is formed A pixel region including a transistor and a circuit region including at least one circuit part thin film transistor having a semiconductor active layer having at least one or more nanoparticles and having a channel formed thereon by controlling a signal applied to the pixel region. The channel of the circuit part thin film transistor and the channel of the pixel part thin film transistor are provided to have different directions.

본 발명은 또한 전술한 목적을 달성하기 위하여, 발광 소자와, 상기 발광 소자에 전기적으로 연결되고, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 화소부 박막 트랜지스터를 포함하는 화소 영역과, 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 회로부 박막 트랜지스터를 포함하는 회로 영역을 포함하며, 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도와, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 서로 다른 것을 특징으로 하는 평판 표시장치를 제공한다.The present invention also provides at least one pixel portion thin film transistor comprising a light emitting element, a semiconductor active layer electrically connected to the light emitting element, having at least one nanoparticle, and having a channel formed therein. And a circuit region for controlling a signal applied to the pixel region, the circuit region including at least one circuit part thin film transistor having at least one nanoparticle and having a semiconductor active layer in which a channel is formed. The angle formed by the channel direction of the semiconductor active layer and the longitudinal direction of the nanoparticles in the circuit portion thin film transistor, and the angle formed by the channel direction of the semiconductor active layer and the longitudinal direction of the nanoparticles in the pixel portion thin film transistor are different from each other. Provide the device.

이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예에 대하여 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명에 따른 평판표시장치 중 그 바람직한 일 실시예에 따른 액티브 매트릭스형 유기 전계 발광 표시장치를 나타내는 평면도이다. 도 1에서 볼 때, 상기 유기 전계 발광 표시장치는 화소 영역(P)과, 상기 화소 영역(P)의 가장자리에 회로 영역(C)으로 구성된다. 1 is a plan view illustrating an active matrix organic light emitting display device according to a preferred embodiment of the flat panel display device according to the present invention. Referring to FIG. 1, the organic light emitting display device includes a pixel region P and a circuit region C at an edge of the pixel region P. In FIG.

상기 화소 영역(P)은 복수개의 화소(pixel)들로 구비되며, 각 화소들은 유기 전계 발광 소자를 각각 구비한 복수개의 부화소(sub-pixel)들로 이루어져 있다. 풀 칼라 유기 전계 발광 표시장치의 경우에는 적색(R), 녹색(G) 및 청색(B)의 부화소들이 라인상, 모자이크상, 격자상 등 다양한 패턴으로 배열되어 화소를 구성하며, 풀 칼라 평판표시장치가 아닌 모노 칼라 평판표시장치여도 무방하다.The pixel area P includes a plurality of pixels, and each pixel includes a plurality of sub-pixels each having an organic EL device. In the case of a full color organic light emitting display, subpixels of red (R), green (G), and blue (B) are arranged in various patterns such as lines, mosaics, and lattices to form pixels. It may be a mono color flat panel display instead of a display.

그리고, 상기 회로 영역(C)은 상기 화소 영역(P)을 구동하기 위한 전원을 연결해 주는 것으로, 화소 영역(P)으로 입력되는 화상 신호 등을 제어해 준다.The circuit region C connects a power source for driving the pixel region P, and controls an image signal input to the pixel region P. FIG.

이러한 유기 전계 발광 표시장치에 있어서, 상기 화소 영역(P)과 회로 영역(C)에는 각각 적어도 하나 이상의 박막 트랜지스터가 설치될 수 있다.In the organic light emitting display device, at least one thin film transistor may be provided in the pixel region P and the circuit region C, respectively.

도 2는 도 1의 화소 영역(P)의 부화소들(R)(G)(B) 중 어느 한 부화소에 대한 단면도를 도시한 것이다. 이하, 본 명세서에서 언급하는 화소부 박막 트랜지스터는 화소 영역(P)에 위치하는 부화소들 중 불특정한 한 부화소의 박막 트랜지스터를 의미하며, 예컨대 풀 칼라의 경우, 적색, 녹색, 및 청색의 각 부화소들의 박막 트랜지스터 상호간의 관계는 고려하지 않도록 한다.FIG. 2 is a cross-sectional view of one of the subpixels R, G, and B of the pixel region P of FIG. 1. Hereinafter, the pixel portion thin film transistor referred to in the present specification means a thin film transistor of one subpixel that is unspecified among the subpixels positioned in the pixel region P. For example, in the case of full color, the red, green, and blue angles The relationship between the thin film transistors of the subpixels is not considered.

도 2에 도시된 화소부 박막 트랜지스터(20)는 구동용 박막 트랜지스터를 도시한 것인데, 스토리지 커패시터(30) 및 하나의 유기 전계 발광 소자(이하, "EL소 자"라 함, 40)에 전기적으로 연결되어 있다.The pixel portion thin film transistor 20 illustrated in FIG. 2 illustrates a driving thin film transistor, which is electrically connected to the storage capacitor 30 and one organic electroluminescent element (hereinafter referred to as “EL element” 40). It is connected.

도 2를 참조하면, 먼저, 기판(1) 상에 제2활성층(21)이 형성된다. 이 때, 기판(1) 상에는 버퍼층(1a)이 더 구비될 수 있다. 제2활성층(21)은 후술하듯이, 나노입자들로 구성되어 있다.Referring to FIG. 2, first, a second active layer 21 is formed on the substrate 1. In this case, the buffer layer 1a may be further provided on the substrate 1. The second active layer 21 is made of nanoparticles, as will be described later.

이 제2활성층(21)을 덮도록 게이트 절연막(23)을 형성한 후, 게이트 전극(24), 층간 절연막(25)을 순차로 형성한 후, 콘택 홀(26a)을 형성한다.After the gate insulating film 23 is formed to cover the second active layer 21, the gate electrode 24 and the interlayer insulating film 25 are sequentially formed, and then a contact hole 26a is formed.

상기 층간 절연막(25) 상에는 소스 및 드레인 전극(26)이 배치되는 데, 이 소스 및 드레인 전극들(26)은 콘택 홀(26a)을 통해 제2활성층(21)의 나노입자에 접속된다. 이렇게 형성함으로써 본 발명에 따른 제2TFT(20)를 형성한다.Source and drain electrodes 26 are disposed on the interlayer insulating layer 25, and the source and drain electrodes 26 are connected to the nanoparticles of the second active layer 21 through the contact holes 26a. By this formation, the second TFT 20 according to the present invention is formed.

한편, 상기 게이트 전극(24) 및 소스/드레인 전극(26)의 형성 시, 이들과 동일한 물질로 스토리지 커패시터(30)를 형성할 수 있다. 즉, 게이트 전극(24)과 동일한 물질로 스토리지 커패시터(30)의 하부 전극(31)을 형성하고, 소스/드레인 전극(26)과 동일한 물질로 스토리지 커패시터(30)의 상부 전극(32)을 형성한다.Meanwhile, when the gate electrode 24 and the source / drain electrode 26 are formed, the storage capacitor 30 may be formed of the same material. That is, the lower electrode 31 of the storage capacitor 30 is formed of the same material as the gate electrode 24, and the upper electrode 32 of the storage capacitor 30 is formed of the same material as the source / drain electrode 26. do.

상기 소스/드레인 전극(26) 상부로는 절연체로 평탄화막(27)이 형성되는 데, 평탄화막(27)은 실리콘 나이트라이드 등의 무기막 및/또는 아크릴, BCB, 폴리 이미드 등의 유기막으로 형성될 수 있다.A planarization layer 27 is formed on the source / drain electrode 26 as an insulator, and the planarization layer 27 is an inorganic layer such as silicon nitride and / or an organic layer such as acrylic, BCB, polyimide, etc. It can be formed as.

이 평탄화막(27)에는 제2TFT(20)의 소스 및 드레인 전극(26) 중 어느 하나가 노출되도록 비아홀이 형성된다. 상기 평탄화막(27) 상부에는 유기 전계 발광 소자(40)의 하부 전극층인 화소 전극(41)이 형성된다. 이 화소 전극(41)이 비아홀을 통해 상기 소스 및 드레인 전극(26) 중 어느 하나에 연결되도록 한다.Via holes are formed in the planarization layer 27 so that any one of the source and drain electrodes 26 of the second TFT 20 is exposed. The pixel electrode 41, which is a lower electrode layer of the organic light emitting diode 40, is formed on the planarization layer 27. The pixel electrode 41 is connected to one of the source and drain electrodes 26 through a via hole.

상기 화소 전극(41)의 상부로는, 아크릴, BCB, 폴리 이미드 등의 유기물, 및/또는 실리콘 옥사이드, 실리콘 나이트라이드 등의 무기물과 같은 절연물에 의해 화소정의막(28)이 형성된다. 화소 정의막(28)은 도 3에서 볼 때, 화소 전극(41)의 소정 부분이 노출되도록 개구부를 가지도록 형성된다. The pixel defining layer 28 is formed on the pixel electrode 41 by an organic material such as acrylic, BCB, polyimide, and / or an inorganic material such as silicon oxide or silicon nitride. 3, the pixel defining layer 28 is formed to have an opening so that a predetermined portion of the pixel electrode 41 is exposed.

그리고, 발광층을 구비한 유기막(42)이 적어도 화소 전극(41)이 노출된 개구부 상에 도포된다. 유기막(42)은 화소 정의막(28)의 전면에 형성될 수도 있다. 이 때, 유기막(42)의 발광층은 각 화소당 적, 녹, 청색으로 패터닝되어 풀 칼라를 구현할 수 있다.And the organic film 42 provided with the light emitting layer is apply | coated on the opening part which the pixel electrode 41 was exposed at least. The organic layer 42 may be formed on the entire surface of the pixel defining layer 28. In this case, the emission layer of the organic layer 42 may be patterned in red, green, and blue for each pixel to implement full color.

상기 유기막(42)이 형성된 후에는, 유기 전계 발광 소자(40)의 다른 한 전극인 대향 전극(43)이 형성된다. 이 대향 전극(43)은 모든 화소를 다 덮도록 형성될 수 있는 데, 반드시 이에 한정되는 것은 아니며, 패터닝될 수도 있음은 물론이다.After the organic film 42 is formed, the counter electrode 43, which is the other electrode of the organic EL device 40, is formed. The counter electrode 43 may be formed to cover all the pixels, but is not limited thereto, and may be patterned.

상기 화소 전극(41)과 대향 전극(43)은 상기 유기막(42)에 의해 서로 절연되어 있으며, 유기막(42)에 서로 다른 극성의 전압을 가해 유기막(42)에서 발광이 이뤄지도록 한다.The pixel electrode 41 and the counter electrode 43 are insulated from each other by the organic layer 42, and apply light to the organic layer 42 to emit light in the organic layer 42. .

한편, 화소 전극(41)은 애노드 전극의 기능을 하고, 대향 전극(43)은 캐소드 전극의 기능을 하는데, 물론, 이들 화소 전극(41)과 대향 전극(43)의 극성은 반대로 되어도 무방하다.On the other hand, the pixel electrode 41 functions as an anode electrode, and the counter electrode 43 functions as a cathode electrode. Of course, the polarities of these pixel electrodes 41 and the counter electrode 43 may be reversed.

화소 전극(41)은 투명 전극 또는 반사형 전극으로 구비될 수 있는 데, 투명전극으로 사용될 때에는 ITO, IZO, ZnO, 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3를 형성할 수 있다.The pixel electrode 41 may be provided as a transparent electrode or a reflective electrode. When the pixel electrode 41 is used as a transparent electrode, the pixel electrode 41 may be provided as ITO, IZO, ZnO, or In 2 O 3. After forming a reflective film with Pt, Pd, Au, Ni, Nd, Ir, Cr, a compound thereof, or the like, ITO, IZO, ZnO, or In 2 O 3 can be formed thereon.

한편, 대향 전극(43)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 이 대향 전극(43)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물이 유기막(42)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.On the other hand, the counter electrode 43 may also be provided as a transparent electrode or a reflective electrode. When the counter electrode 43 is used as a transparent electrode, the counter electrode 43 is used as a cathode, and thus a metal having a small work function, that is, Li, Ca, or LiF. / Ca, LiF / Al, Al, Mg, and their compounds are deposited to face the organic film 42, and then the auxiliary electrode layer with a material for forming a transparent electrode such as ITO, IZO, ZnO, or In2O3 Or a bus electrode line can be formed. When used as a reflective electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and compounds thereof are formed by depositing the entire surface.

상기 유기막(42)은 저분자 또는 고분자 유기층이 사용될 수 있는 데, 저분자 유기층을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 유기 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기층은 진공증착의 방법으로 형성된다.The organic layer 42 may be a low molecular or high molecular organic layer. When the low molecular organic layer is used, a hole injection layer (HIL), a hole transport layer (HTL), and an organic emission layer (EML) may be used. ), An electron transport layer (ETL), an electron injection layer (EIL), and the like may be formed by stacking a single or a complex structure, and the usable organic material may be copper phthalocyanine (CuPc). , N, N-di (naphthalen-1-yl) -N, N'-diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), Various applications are possible, including tris-8-hydroxyquinoline aluminum (Alq3). These low molecular weight organic layers are formed by the vacuum deposition method.

고분자 유기층의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.In the case of the polymer organic layer, the structure may include a hole transporting layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transporting layer, and polyvinylvinylene (PPV) and polyfluorene are used as the light emitting layer. Polymer organic materials such as (Polyfluorene) are used and can be formed by screen printing or inkjet printing.

상기와 같은 화소 영역의 구조는 반드시 이에 한정되는 것은 아니며, 다양하게 적용 가능하다. 그리고, 박막 트랜지스터 또한, 구동 박막 트랜지스터 외에 이 구동 박막 트랜지스터에 연결되는 다양한 회로를 구현하기 위한 박막 트랜지스터들이 복수개 더 구비될 수 있으며, 커패시터 또한 구현하고자 하는 회로에 따라 다양하게 존재할 수 있다. The structure of the pixel area as described above is not necessarily limited thereto, and may be variously applied. In addition, the thin film transistor may further include a plurality of thin film transistors for implementing various circuits connected to the driving thin film transistor in addition to the driving thin film transistor, and the capacitor may also exist in various ways depending on the circuit to be implemented.

도 3은 회로 영역(C)에 설치되는 회로부 박막 트랜지스터(10)의 단면을 도시하였는 데, 그 구조는 전술한 화소부 박막 트랜지스터(20)와 동일하므로, 상세한 설명은 생략한다. 이 때에도, 회로부 박막 트랜지스터(10)의 제1활성층(11)은 전술한 바와 같이, 적어도 하나의 나노입자로 구비되며, 이는 제2활성층(21)과 동시에 형성될 수 있다.FIG. 3 shows a cross section of the circuit portion thin film transistor 10 provided in the circuit region C. Since the structure is the same as that of the pixel portion thin film transistor 20 described above, a detailed description thereof will be omitted. In this case, as described above, the first active layer 11 of the circuit part thin film transistor 10 may include at least one nanoparticle, which may be formed simultaneously with the second active layer 21.

물론 이러한 회로 영역(C)의 박막 트랜지스터의 수와 배치는 디스플레이의 특성 및 구동 방법 등에 따라 다양한 수가 존재할 수 있으며, 그 배치 방법도 구현하고자 하는 회로의 종류에 따라 다양하게 존재할 수 있음은 물론이다.Of course, the number and arrangement of the thin film transistors in the circuit region C may vary depending on the characteristics of the display and the driving method, and the arrangement may also vary depending on the type of circuit to be implemented.

한편, 본 발명의 바람직한 일 실시예에 따르면, 상기 제 1 활성층(11) 및 제 2 활성층(21)은 적어도 하나의 나노입자로 구비될 수 있는 데, 본 발명의 바람직한 일 실시예에 따르면, 도 4에서 볼 수 있듯이, 복수개의 나노입자(60)들이 나란히 배열될 수 있고, 이들은 서로 평행하게 배열될 수 있다. On the other hand, according to a preferred embodiment of the present invention, the first active layer 11 and the second active layer 21 may be provided with at least one nanoparticle, according to a preferred embodiment of the present invention, FIG. As can be seen at 4, a plurality of nanoparticles 60 can be arranged side by side, they can be arranged parallel to each other.

이들 나노입자들(60)은 나노 와이어, 나노 리본, 나노 막대, 단층벽 또는 다 층벽의 나노 튜브의 형태를 가질 수 있다.These nanoparticles 60 may have the form of nanowires, nanoribbons, nanorods, monolayer walls or multi-layered nanotubes.

도 4는 이 중 나노 와이어들이 일방향으로 배열되어 있는 상태를 도시한 것인 때, 각 나노입자들(60) 사이는 도 4에서 볼 수 있듯이, 경계(61)가 구비되어 있다.4 illustrates a state in which the nanowires are arranged in one direction, the boundary 61 is provided between the nanoparticles 60 as shown in FIG. 4.

본 발명의 바람직한 일 실시예에 따르면, 이러한 나노 입자들(60)로 도 5a 및 도 5b에서 볼 수 있듯이, 제1활성층(11) 및 제2활성층(21)을 구성한다.According to an exemplary embodiment of the present invention, as shown in FIGS. 5A and 5B, the nanoparticles 60 form the first active layer 11 and the second active layer 21.

도 5a 및 도 5b에서 볼 때, 제1활성층(11) 및 제2활성층(21)에서 나노 입자들(60)은 대략 그 길이방향에 평행한 방향으로 배열되어 있는 데, 이렇게 나노입자들(60)의 길이방향을 방향 N으로 한다.5A and 5B, the nanoparticles 60 in the first active layer 11 and the second active layer 21 are arranged in a direction substantially parallel to the longitudinal direction thereof. Thus, the nanoparticles 60 The lengthwise direction of) is the direction N.

한편, 제1활성층(11) 및 제2활성층(21)에 있어, 채널들(C1)(C2)은 소스 영역과 드레인 영역의 사이 영역에 해당하며, 전자나 정공과 같은 캐리어들의 흐름 통로가 된다.Meanwhile, in the first active layer 11 and the second active layer 21, the channels C1 and C2 correspond to a region between the source region and the drain region, and become flow paths of carriers such as electrons and holes. .

이 채널들(C1)(C2)은 도 5a 및 도 5b에서 볼 수 있듯이, 소정의 방향으로 형성되는 데, 채널의 형성 방향을 방향 C로 한다. 여기서, 채널의 형성 방향이란, 채널을 통해, 캐리어가 이동되는 방향, 즉, 채널에서의 캐리어들의 대체적인 흐름방향이라 볼 수 있다.These channels C1 and C2 are formed in a predetermined direction, as shown in Figs. 5A and 5B, and the channel formation direction is the direction C. Figs. Herein, the formation direction of the channel may be regarded as a direction in which carriers move through the channel, that is, a general flow direction of carriers in the channel.

본 발명에서, 상기 제1활성층(11)과 제2활성층(21)은 각각 다른 방향을 갖도록 배치되어 있다. 이 때, 이들 제1활성층(11)과 제2활성층(21) 중 그 중앙부분인 채널들(C1)(C2)이 이렇게 서로 다른 방향을 갖도록 하면 충분하나, 구조 설계의 복잡성으로 인하여 제1활성층(11) 및 제2활성층(21) 전체가 다른 방향을 갖도록 한 것이다. 따라서, 이하에서는 박막 트랜지스터의 활성층의 채널들의 방향에 대하여 활성층의 방향으로 설명하고, 이는 채널들의 방향만으로 충분한 것을 의미하며, 이러한 사실은 후술하는 모든 실시예에서 마찬가지로 동일하게 적용되는 것이다.In the present invention, the first active layer 11 and the second active layer 21 are disposed to have different directions, respectively. At this time, it is sufficient that the channels C1 and C2, which are the central portions of the first active layer 11 and the second active layer 21, have such different directions, but due to the complexity of the structural design, the first active layer (11) and the second active layer 21 as a whole have different directions. Therefore, hereinafter, the direction of the channels of the active layer of the thin film transistor will be described in the direction of the active layer, which means that only the direction of the channels is sufficient, and this fact is equally applied to all the embodiments described below.

전술한 바와 같이, 유기 전계 발광표시장치에 있어서, 고해상도, 특히, 소형 고해상도에 적합한 TFT를 형성하기 위해서는 회로부 TFT의 온 커런트(on-current)는 높이고, 화소부 TFT, 특히 구동 TFT의 온 커런트는 낮추는 방향으로 해야 한다. 본 발명에서는 이러한 TFT의 온 커런트 조절을 각 TFT의 채널의 방향을 서로 다르게 함으로써 실현되도록 하였다. 즉, 회로부 TFT의 채널의 방향과 화소부 TFT의 채널의 방향을 조절함으로써 회로부 TFT의 온 커런트는 높이고, 화소부 TFT의 온 커런트는 낮추는 것이다.As described above, in the organic electroluminescent display device, in order to form a TFT suitable for high resolution, in particular, a small high resolution, the on current of the circuit portion TFT is increased, and the on current of the pixel portion TFT, particularly the driving TFT, is increased. It should be lowered. In the present invention, the on current control of the TFTs is realized by changing the direction of the channel of each TFT. That is, by adjusting the direction of the channel of the circuit portion TFT and the direction of the channel of the pixel portion TFT, the on current of the circuit portion TFT is increased and the on current of the pixel portion TFT is decreased.

따라서, 상기와 같은 회로부 TFT의 채널의 방향과 화소부 TFT의 채널의 방향은 각 활성층의 채널에서의 전류 이동도에 따라 결정될 수 있다. 이는 활성층의 채널에서의 전류 이동도가 크면 온 커런트 크게 되고, 채널에서의 전류 이동도가 작으면 온 커런트가 작게 되기 때문이다. 결국, 전술한 바와 같이, 화소부 TFT의 온 커런트를 낮춰 고해상도를 실현하도록 하기 위해서는 화소부 TFT의 활성층의 채널에서의 전류 이동도가 회로부 TFT의 활성층의 채널에서의 전류 이동도에 비해 낮게 되도록 화소부 TFT의 채널의 방향과 회로부 TFT의 채널의 방향을 조정해야 하는 것이다.Therefore, the direction of the channel of the circuit portion TFT and the channel of the pixel portion TFT as described above may be determined according to the current mobility in the channel of each active layer. This is because, if the current mobility in the channel of the active layer is large, the on current is large, and if the current mobility in the channel is small, the on current is small. As a result, as described above, in order to lower the on current of the pixel portion TFT to realize high resolution, the current mobility in the channel of the active layer of the pixel portion TFT is lower than the current mobility in the channel of the active layer of the circuit portion TFT. It is necessary to adjust the direction of the channel of the sub TFT and the channel of the circuit part TFT.

이러한 전류 이동도의 차이는 도 5a 및 도 5b에서 볼 수 있듯이, 각 활성층들을 형성하는 나노입자들(60)의 방향인 방향 N과 각 활성층들(11)(21)의 채널 형 성 방향인 방향 C와의 각도를 다르게 함으로써 얻을 수 있다. 이하에서는 이를 보다 상세히 설명한다.As shown in FIGS. 5A and 5B, the difference in the current mobility is the direction N of the nanoparticles 60 forming the active layers and the channel formation direction of the active layers 11 and 21. It can be obtained by changing the angle with C. This will be described in more detail below.

전술한 바와 같이, 각 활성층들을 형성하는 나노입자들(60)은 소정 방향, 예컨대, N 방향을 따라 서로 대략 나란하도록 배열되어 있고, 각 나노입자들(60) 사이에는 경계(61)가 형성된다.As described above, the nanoparticles 60 forming the respective active layers are arranged to be substantially parallel to each other along a predetermined direction, for example, the N direction, and a boundary 61 is formed between each of the nanoparticles 60. .

이렇게 나노입자들(60)이 일방향으로 나란하게 배열되어 있는 활성층 구조에서는 활성층의 채널의 방향에 따라 TFT 특성에 이방성을 띨 수 있게 된다. 즉, 상기와 같은 나노입자들의 배열구조에 활성층의 채널을 어떠한 방향으로 형성하느냐에 따라 채널에서의 전류 이동도와 전류값이 달라지게 된다.Thus, in the active layer structure in which the nanoparticles 60 are arranged side by side in one direction, the anisotropy can be exhibited in the TFT characteristics according to the direction of the channel of the active layer. That is, the current mobility and the current value in the channel vary depending on which direction the channel of the active layer is formed in the arrangement of the nanoparticles as described above.

상기 나노 입자들(60)은 그 자체가 반도체 물질로 구비되어 이를 따라 캐리어가 이동할 수 있는 층이 된다. 그런데, 나노 입자들(60) 사이의 경계(61)는 채널에서 캐리어의 이동에 대한 저항 성분으로 작용하게 된다. The nanoparticles 60 are themselves provided with a semiconductor material, thereby becoming a layer through which a carrier can move. However, the boundary 61 between the nanoparticles 60 serves as a resistance component to the movement of the carrier in the channel.

따라서, 나노 입자들(60) 사이의 경계(61)가 채널 내에 얼마나 존재하느냐, 또 캐리어의 이동 경로와 어떠한 각도로 존재하느냐가 전류 이동도에 영향을 미칠 수 있는 것이다.Thus, how much of the boundary 61 between the nanoparticles 60 is in the channel and at what angle to the carrier's path of travel may affect the current mobility.

즉, 활성층의 채널 방향이 나노 입자들(60)이 정열되어 있는 방향, 예컨대, 나노 입자들(60)의 길이방향과 대략 0°를 이루는 경우에는, 상기 채널 방향이 많은 수의 경계(61)와 대략 평행하게 배치되어 캐리어(carrier)의 이동 시, 캐리어의 이동에 대한 저항 성분인 상기 경계(61)들이 적게 되고, 결국, 전류 이동도가 큰 값을 나타내게 된다.That is, when the channel direction of the active layer is approximately 0 ° with the direction in which the nanoparticles 60 are aligned, for example, the length direction of the nanoparticles 60, the channel direction has a large number of boundaries 61. When the carrier is moved in parallel with the carrier, the boundary 61 which is a resistance component to the carrier's movement is reduced, resulting in a large current mobility.

반대로, 활성층의 채널 방향이 나노 입자들(60)의 길이방향과 대략 90°를 이루는 경우에는, 상기 채널 방향이 많은 수의 경계(61)와 대략 수직하게 배치되어 캐리어(carrier)의 이동 시, 캐리어의 이동에 대한 저항 성분인 상기 경계(61)들이 적게 되고, 결국, 전류 이동도가 줄어들게 된다.On the contrary, when the channel direction of the active layer is approximately 90 ° with the longitudinal direction of the nanoparticles 60, the channel direction is disposed substantially perpendicular to a large number of boundaries 61 so that when the carrier moves, The boundaries 61, which are resistance components to the movement of the carriers, are lessened, resulting in less current mobility.

즉, 캐리어의 이동 방향에 저항 성분으로 작용하는 나노입자들의 경계가 얼마나 많이 포함되어 있는가 하는 것이 전류 이동도의 차이를 가져오는 것으로 볼 수 있다. 이러한 전류 이동도의 차이는 전술한 바와 같이, 온 커런트의 차이로서 나타난다. 즉, 전류 이동도가 작은 값을 나타내게 되면 온 커런트는 떨어지고, 전류 이동도가 커지면 온 커런트는 증대된다.In other words, how much the boundary of the nanoparticles acting as a resistance component in the direction of movement of the carrier can be seen as a difference in the current mobility. This difference in current mobility appears as a difference in on current, as described above. In other words, if the current mobility shows a small value, the on current drops, and if the current mobility increases, the on current increases.

이는 곧, 활성층의 채널 방향에 대해 나노입자들의 정렬 방향이 이루는 각도가 커짐에 따라 전류 이동도가 작아지고, 이에 따라 온 커런트는 감소하며, 활성층의 채널 방향에 대해 나노입자들의 정렬 방향이 이루는 각도가 감소함에 따라 전류 이동도가 커지고, 이에 따라 온 커런트도 커지는 것을 의미한다.This means that the current mobility decreases as the angle of the nanoparticles 'alignment direction increases with respect to the channel direction of the active layer, thereby reducing the on current, and the angle of the nanoparticles' alignment direction with respect to the channel direction of the active layer. As it decreases, the current mobility increases, and accordingly, the on current also increases.

따라서, 높은 온 커런트값을 필요로 하는 상기 회로부 TFT의 채널 방향에 대해 이 채널을 형성하는 나노입자들의 길이 방향이 이루는 각도가, 낮은 온 커런트값을 필요로 하는 상기 화소부 TFT, 특히, 구동 TFT의 채널 방향에 대해 이 채널을 형성하는 나노입자들의 길이 방향이 이루는 각도가 보다 작게 되도록 하는 것이 바람직하다. Therefore, the angle formed by the longitudinal direction of the nanoparticles forming this channel with respect to the channel direction of the circuit portion TFT requiring a high on current value is the pixel portion TFT, especially a driving TFT that requires a low on current value. It is preferable that the angle formed by the longitudinal direction of the nanoparticles forming the channel with respect to the channel direction of is smaller.

이 때, 나노입자들은 모두가 반듯하게 배열될 수는 없고, 일부는 약간 사선방향으로 형성될 수도 있으므로, 도 5a에서 볼 수 있듯이, 회로부 TFT의 제1활성층 (11)은 그 채널 방향 C에 대해 나노입자들(60)의 길이방향N이 이루는 각도가 -45°내지 45°인 것이 바람직하다. 더욱 바람직하게는 회로부 TFT는 그 채널 방향 C에 대해 나노입자들(60)의 길이방향N이 이루는 각도가 대략 0°인 것이 바람직하다. At this time, since the nanoparticles may not all be arranged in a straight line, and some may be formed in a slightly oblique direction, as shown in FIG. 5A, the first active layer 11 of the circuit portion TFT has the channel direction C with respect to the channel direction C. FIG. It is preferable that the angle formed by the longitudinal direction N of the nanoparticles 60 is -45 ° to 45 °. More preferably, the circuit portion TFT preferably has an angle formed by the longitudinal direction N of the nanoparticles 60 with respect to the channel direction C of approximately 0 °.

그리고, 화소부 TFT, 특히, 구동 TFT는, 도 5b에서 볼 수 있듯이, 제2활성층(21)의 채널 방향C에 대해 나노입자들(60)의 길이방향N이 이루는 각도가 45°내지 135°인 것이 바람직하며, 대략 90°인 것이 더욱 바람직하다. In addition, as shown in FIG. 5B, the pixel portion TFT, particularly the driving TFT, has an angle of 45 ° to 135 ° between the longitudinal direction N of the nanoparticles 60 with respect to the channel direction C of the second active layer 21. It is preferable that it is and it is more preferable that it is about 90 degrees.

한편, 도 5a 및 도 5b에서 볼 수 있는 바와 같이, 캐리어의 이동 방향으로 길게 형성된 활성층을 형성할 경우, 도 5b와 같이, 그 채널 방향 C가 나노입자들(60)의 길이방향N에 수직한 경우가 도 5a와 같이, 채널 방향 C가 나노입자들(60)의 길이방향N에 수평한 경우보다 TFT 특성의 산포가 더 작을 수 있다.Meanwhile, as shown in FIGS. 5A and 5B, in the case of forming an active layer elongated in the carrier moving direction, as shown in FIG. 5B, the channel direction C is perpendicular to the longitudinal direction N of the nanoparticles 60. 5A, the dispersion of the TFT characteristics may be smaller than when the channel direction C is horizontal to the longitudinal direction N of the nanoparticles 60.

도 5a에서 볼 수 있듯이, 제1활성층(11) 내에 나노입자들(60)의 길이방향의 단부(60a)가 존재하게 된다. 이러한 나노입자들(60)의 단부(60a)는, 나노입자들의 길이에 한계가 있기 때문에 필연적으로 존재하게 된다.As can be seen in FIG. 5A, the longitudinal ends 60a of the nanoparticles 60 are present in the first active layer 11. The ends 60a of these nanoparticles 60 are inevitably present because of the limited length of the nanoparticles.

그런데, 이러한 나노입자들(60)의 단부(60a)는 도 5a와 같이, 나노입자들을 채널 방향에 평행하게 배열할 경우, 채널(C1) 내에 불규칙하게 존재할 수 있다. 이렇게 채널(C1) 내에 존재하는 나노입자들(60)의 단부(60a)는 캐리어 이동에 대한 저항요소로서 작용하게 된다.However, the end portion 60a of the nanoparticles 60 may be irregularly present in the channel C1 when the nanoparticles are arranged parallel to the channel direction as shown in FIG. 5A. The end portion 60a of the nanoparticles 60 present in the channel C1 acts as a resistance to carrier movement.

한편, 도 5b와 같이, 나노입자들을 채널 방향에 수직하게 배열할 경우에도, 나노입자들(60)의 단부(60a)는 존재하게 되나, 이들은 모두 캐리어 이동방향에 대해 평행하게 배열되어 있어, 캐리어 이동에 대한 저항요소로서의 기능이 떨어지게 된다. On the other hand, as shown in Figure 5b, even when the nanoparticles are arranged perpendicular to the channel direction, the end portion (60a) of the nanoparticles 60, but they are all arranged in parallel to the carrier moving direction, The function as a resistance to movement is reduced.

결국, 도 5a의 경우에는 나노입자들(60)의 단부(60a)가 캐리어 이동에 대한 저항요소로서 작용하고, 도 5b의 경우에는 나노입자들(60) 사이의 경계(61)가 캐리어 이동에 대한 저항요소로서 작용하는 것이다.As a result, in the case of FIG. 5A, the end portion 60a of the nanoparticles 60 acts as a resistance to carrier movement, and in FIG. 5B, the boundary 61 between the nanoparticles 60 is connected to the carrier movement. It acts as a resistance element.

그런데, 나노입자들(60)의 경우, 후술하는 바와 같이, 애스팩트 레이쇼(aspect ratio)가 매우 크므로, 그 두께의 편차보다 길이의 편차가 더 심하다. 따라서, 한 채널에 존재하는 나노입자들(60)의 단부(60a)의 개수는 나노입자들(60)의 길이에 따라 그 편차가 심하게 되나, 한 채널에 존재하는 나노입자들(60)사이의 경계(61)의 개수는 이보다 편차가 더 적게 된다.However, in the case of the nanoparticles 60, as described below, since the aspect ratio is very large, the length variation is more severe than the thickness variation. Therefore, the number of the end portion 60a of the nanoparticles 60 present in one channel varies greatly depending on the length of the nanoparticles 60, but between the nanoparticles 60 present in one channel. The number of boundaries 61 is less than this deviation.

따라서, 도 5a와 같이, 채널 방향 C에 대해 나노입자들의 길이방향 N이 이루는 각도가 대략 0°가 되는 경우에는 그 전류 이동도가 큰 값을 나타내나, 그 채널에 나노입자들(60)의 단부(60a)에 대한 편차가 심해, 전류 이동도의 산포도 크다. 반면, 도 5b와 같이, 채널 방향 C에 대해 나노입자들의 길이방향 N이 이루는 각도가 대략 90°가 되는 경우에는 그 전류 이동도가 작은 값을 나타내나, 그 채널에 나노입자들(60) 사이의 경계(60)에 대한 편차가 적해, 전류 이동도의 산포도 작다. 즉, 채널 방향에 대해 나노입자들의 길이방향이 이루는 각도가 90°가 되는 경우가 채널 방향에 대해 나노입자들의 길이방향이 이루는 각도가 0°가 되는 경우에 비해 전류 이동도는 작으나 산포 역시 작아 더 균일한 특성을 나타낼 수 있게 되는 것이다. 따라서, 이렇게 산포가 작은 경우가 보다 균일한 특성이 요구되는 구동 TFT에 보다 적합하게 된다.Accordingly, as shown in FIG. 5A, when the angle formed by the longitudinal direction N of the nanoparticles with respect to the channel direction C becomes approximately 0 °, the current mobility exhibits a large value, but the nanoparticles 60 in the channel The deviation with respect to the edge part 60a is severe, and the dispersion of current mobility is also large. On the other hand, when the angle formed by the longitudinal direction N of the nanoparticles with respect to the channel direction C becomes approximately 90 °, as shown in FIG. 5B, the current mobility shows a small value, but between the nanoparticles 60 in the channel. The deviation with respect to the boundary 60 is small, and the dispersion of the current mobility is small. In other words, when the angle formed by the nanoparticles in the longitudinal direction of the channel direction is 90 °, the current mobility is smaller but the dispersion is smaller than when the angle formed by the nanoparticles in the longitudinal direction is 0 ° relative to the channel direction. It will be able to exhibit uniform characteristics. Therefore, such a small dispersion becomes more suitable for the driving TFT requiring more uniform characteristics.

이상 살펴본 바와 같이, 채널 방향에 대해 나노입자들의 길이방향이 이루는 각도가 90°가 되는 경우가 0°가 되는 경우에 비해 전류 이동도가 더 작고, TFT 특성에 대한 산포가 더 균일하다. As described above, when the angle of the nanoparticles in the longitudinal direction of the channel direction becomes 90 °, the current mobility is smaller than that of 0 °, and the dispersion of the TFT characteristics is more uniform.

따라서, 동일 구동조건에서 균일한 특성을 얻어야 하는 화소부 TFT의 채널로는 그 채널 방향에 대해 나노입자들의 길이방향이 이루는 각도가 90°가 되는 도 5b와 같이 설계하고, 회로부 TFT의 채널로는 그 채널 방향에 대해 나노입자들의 길이방향이 이루는 각도가 0°가 되도록 설계하면, 고해상도 제품을 제작 시, 더욱 우수한 휘도 균일성을 얻을 수 있고, 동시에 발광 소자의 수명 특성도 향상시킬 수 있게 된다.Therefore, the channel of the pixel TFT having the uniform characteristics under the same driving conditions is designed as shown in FIG. 5B in which the length of the nanoparticles in the longitudinal direction is 90 ° with respect to the channel direction. If the angle of the nanoparticles in the longitudinal direction of the channel direction is designed to be 0 °, when manufacturing a high-resolution product, it is possible to obtain more excellent luminance uniformity, and at the same time improve the life characteristics of the light emitting device.

이상 설명한 도 5a 및 도 5b의 실시예는 활성층을 구성하는 나노입자들과 채널의 관계를 개념적으로 나타낸 것으로, 반드시 위에서 설명한 각도대로 설계될 필요는 없다. 다만, 회로부 TFT의 제1활성층(11)의 경우가 화소부 TFT의 경우보다 방향 N과 방향 C가 이루는 각도가 작으면 충분하다.5A and 5B described above conceptually show a relationship between a channel and nanoparticles constituting the active layer, and are not necessarily designed at the angles described above. However, it is sufficient that the angle formed between the direction N and the direction C is smaller in the case of the first active layer 11 of the circuit portion TFT than in the case of the pixel portion TFT.

이러한 제1활성층들(11) 및 제2활성층들(21)은 도 6과 같이 기판(1) 상에 나노입자들(60)을 대략 동일한 방향으로 배열한 후, 각 부화소들에서 제1활성층들(11) 및 제2활성층들(21)이 도 5a 및 도 5b와 같은 배열을 갖도록 패터닝함으로써 얻어질 수 있다. 이 때, 기판(1)은 플렉시블한 소재로 형성하는 것이 바람직한 데, 아크릴, 폴리이미드, 폴리카보네이트, 폴리에스테르, 미라르(mylar) 기타 플라스틱 재료가 사용될 수 있고, 얇은 글라스나, 표면 절연처리된 금속재를 사용할 수도 있다.After the first active layers 11 and the second active layers 21 arrange the nanoparticles 60 on the substrate 1 in approximately the same direction as shown in FIG. 6, the first active layers 11 and the second active layers 21 are formed in the respective subpixels. (11) and the second active layers 21 can be obtained by patterning to have the arrangement as shown in Figs. 5A and 5B. At this time, the substrate 1 is preferably formed of a flexible material, acrylic, polyimide, polycarbonate, polyester, mylar and other plastic materials may be used, thin glass, surface-insulated Metal materials can also be used.

이 때, 나노입자는 전술한 바와 같이, 나노 와이어, 나노 리본, 나노 막대, 단층벽 또는 다층벽의 나노 튜브의 형태를 가질 수 있다.In this case, as described above, the nanoparticles may have the form of nanowires of nanowires, nanoribbons, nanorods, monolayer walls, or multilayer walls.

이러한 나노입자의 제조방법의 예들로서 다음과 같은 방법들이 더 있을 수 있다.As examples of the method of manufacturing such nanoparticles, there may be further methods as follows.

(a) P형 Si 나노 와이어(a) P-type Si nanowires

두께 20-40nm를 갖는 P형 Si 나노 와이어의 경우, 상업적으로 이용가능한 단분산 금 콜로이드 입자(Mono-dispersed gold colloid particle (British Biocell International Ltd))를 촉매로 하여 SiH4 와 B2H6 의 열증착으로 합성되어진다. 이 때 온도는 420 - 480 ℃ 사이를 이용하고, 반응기는 8-인치 튜브 퍼니스(8-inch tube furnace)에서 컴퓨터로 제어되는 성장(computer-controlled growth)이 가능하도록 조절한다. 전체 압력이 30 torr 일 때 실란(silane) 분압은 약 2 torr, 반응 시간은 40 분이 소요된다. SiH4와 B2H6 의 비율은 도핑레벨을 감안하여 6400:1 로 조절한다. 이때 나노 와이어의 도핑농도는 약 ~4x10E+17 cm-3 으로 추정된다. 도핑레벨이 높으면 높을 수록 고온 어닐링 프로세스가 없어도 컨택 저항이 낮아지는 장점이 있다.P-type Si nanowires with a thickness of 20-40 nm were synthesized by thermal evaporation of SiH4 and B2H6 using a commercially available mono-dispersed gold colloid particle (British Biocell International Ltd) as a catalyst. Lose. The temperature is then used between 420-480 ° C and the reactor is controlled to allow computer-controlled growth in an 8-inch tube furnace. When the total pressure is 30 torr, the silane partial pressure is about 2 torr and the reaction time is 40 minutes. The ratio of SiH4 and B2H6 is adjusted to 6400: 1 in consideration of the doping level. At this time, the doping concentration of the nanowire is estimated to be about ~ 4x10E + 17 cm-3. The higher the doping level, the lower the contact resistance is without the high temperature annealing process.

(b) N형 Si 나노 와이어(b) N-type Si nanowires

N형 의 Si 나노 와이어는 레이저 촉매 성장(laser-assisted catalytic growth ;LCG) 방법으로 합성된다. 간단하게는 Nd:YAG 레이저(532 nm; 8 ns 펄스폭, 300 mJ/pulse, 10Hz)의 레이저 빔을 이용하여 금 타겟(gold target)을 박리(ablation) 하는 방법을 채택하게 된다. 이 때 생성되는 금 나노 클러스터(gold nanocluster) 촉매 입자는 반응용기에서 SiH4 가스와 함께 반응하여 Si 나노 와이어로 성장하게 된다. 도핑을 할 경우에는 N형의 경우 Au-P 타겟(99.5:0.5 wt%, Alfa Aesar) 과 보조 적색 형광(additional red phosphorus)(99% Alfa Aesar)을 반응 용기의 가스 입구에 두어 생성한다.N-type Si nanowires are synthesized by laser-assisted catalytic growth (LCG). In brief, a method of ablation of a gold target is adopted using a laser beam of an Nd: YAG laser (532 nm; 8 ns pulse width, 300 mJ / pulse, 10 Hz). At this time, the gold nanocluster catalyst particles generated are reacted with SiH4 gas in the reaction vessel to grow into Si nanowires. In the case of doping, Au-P target (99.5: 0.5 wt%, Alfa Aesar) and supplemental red phosphorus (99% Alfa Aesar) are formed at the gas inlet of the reaction vessel.

(c) N형 GaN 나노 와이어(c) N-type GaN nanowires

암모니아 가스 (99.99%, Matheson), 갈륨 금속(99.9999%, Alfa Aesar), 마그네슘 나이트라이드(Mg3N2, 99.6%, Alfa Aesar)를 각각 N, Ga, Mg의 소스로 이용하여 금속-촉매 CVD(metal-catalyzed CVD)로 형성한다. 이 때 사용하는 기판은 c-플레인 사파이어(c-plane sapphire)가 바람직하다. Mg3N2는 열적으로 분해하여 MgN2(s) = 3Mg(g) + N2(g)와 같이 되고, Mg 도판트를 생성하며, Ga-source의 upstream 에 놓여진다. 950℃ 온도 조건에서 GaN 나노 와이어가 형성되며, 니켈(nickel)이 촉매로 사용된다. 대부분 길이는 10~40 um 의 분포를 갖는다.Ammonia gas (99.99%, Matheson), gallium metal (99.9999%, Alfa Aesar) and magnesium nitride (Mg3N2, 99.6%, Alfa Aesar) are used as sources of N, Ga, and Mg, respectively. catalyzed CVD). The substrate used at this time is preferably c-plane sapphire (c-plane sapphire). Mg3N2 thermally decomposes to form MgN2 (s) = 3Mg (g) + N2 (g), producing Mg dopants and placing them upstream of the Ga-source. GaN nanowires are formed at a temperature of 950 ° C., and nickel is used as a catalyst. Most of them have a distribution of 10 ~ 40 um.

(d) N형 CdS 나노 리본(d) N-type CdS Nano Ribbon

CdS 나노 리본(nano-ribbon)은 진공 카포 전달(vacuum capour transport) 방법으로 합성되어진다. 특히, 적은 양의 CdS 분말 (~100mg)을 진공관의 한쪽 끝에 놓고 밀봉해주도록 한다. CdS 분말의 온도가 900C 가 유지되도록 진공관을 가열하는 동안에 다른 쪽 끝은 50C보다 낮도록 유지해 준다. 두시간 이내에 대부분의 CdS 들이 차가운 쪽으로 이동되게 되고 진공관의 기벽에 달라붙게 된다. 이런 방법으로 얻어진 물질들은 30-150nm 사이의 두께를 갖는 나노리본이 주종이고 이때의 폭은 0.5 - 5 um, 길이는 10 - 200 um 정도이다.CdS nanoribbons (nano-ribbon) are synthesized by the vacuum capour transport (vacuum capour transport) method. In particular, place a small amount of CdS powder (~ 100mg) on one end of the tube and seal it. While heating the tube to keep the temperature of the CdS powder at 900C, keep the other end lower than 50C. Within two hours, most of the CdS will migrate to the cold side and stick to the tube wall. The materials obtained in this way are predominantly nanoribbons with a thickness between 30-150 nm, with a width of 0.5-5 um and a length of 10-200 um.

(e) Ge 나노 와이어(e) Ge nanowires

2.5cm 직경의 퍼니스 반응기(furnace reactor)에서 (총 기압 = 1atm) H2을 100 sccm 의 유속으로 흘리면서 동시에 GeH4 (10% in He) 의 유속을 10 sccm (표준 입방 센티미터) 로 유지하면서 275C 조건에서 15분간 CVD 를 하여 얻는다. 반응 기판은 금 나노 결정(Au nanocrystal)을 (평균 20 nm 지름) SiO2 기판표면에 고르게 분산한 기판을 사용한다.In a 2.5 cm diameter furnace reactor (total pressure = 1 atm), H2 was flowed at a flow rate of 100 sccm while maintaining a flow rate of GeH4 (10% in He) at 10 sccm (standard cubic centimeters) at 275C. Obtained by CVD for a minute. The reaction substrate is a substrate in which Au nanocrystals (average 20 nm diameter) are evenly dispersed on the surface of SiO 2 substrate.

(f) InP 나노 와이어(f) InP nanowires

InP 나노 와이어들은 LCG 방법으로 형성된다. LCG 타겟은 대체적으로 94%의 InP, 촉매로써의 5% Au, 도핑 원소로써의 1% Te 또는 Zn 로 구성되어 있다. 성장하는 동안 퍼니스 온도는 (중간) 800C로 유지하며, 타겟은 퍼니스의 중간보다는 상류 단부(upstream end)에 위치시킨다. 레이저 조건은 Nd-YAG 레이저(파장 1064nm)의 펄스를 10분간 조사하며, 이 때 나노 와이어들은 퍼니스의 차가운 단측의 하류 단부(downstream)에 포집된다.InP nanowires are formed by LCG method. The LCG target is generally composed of 94% InP, 5% Au as catalyst, 1% Te or Zn as doping element. The furnace temperature is maintained at (intermediate) 800C during growth and the target is located at the upstream end rather than in the middle of the furnace. The laser condition irradiates the pulse of an Nd-YAG laser (wavelength 1064 nm) for 10 minutes, at which time the nanowires are captured downstream of the cold short side of the furnace.

(g) ZnO 나노 막대(g) ZnO nanorods

ZnO 나노 막대(Nanorod)는 대략, 29.5g (0.13 mol)의 아연 아세테이트 디하이드레이트(Zinc acetate dihydrate (ZnOCOCH3-2H2O)) 를 60C에서 125 mL 의 메탄올에 녹인후 65 mL 의 메탄올에 14.8g (0.23 mol) 의 포타슘 히드록사이드(potassium hydroxide (KOH))를 녹인 용액을 부가하여 만든다. 반응 혼합물은 60C에서 수일동안 교반해 준다. 몇 일 내에 나노 막대기가 침전되면 침전물을 메탄올로 씻어주고 5500 rpm에서 30분간 원심분리한다. 얻어진 나노입자들을 에틸렌 글리 콜/물(ethylene glycol/water) 2:1 의 용매로 희석시켜 용액을 만든다. 3일정도 숙성을 시킬경우 지름이 15-30nm, 길이는 200 - 300 nm 정도의 나노 막대(nanorod)를 얻을 수 있다. 이와는 달리 CVD 방법을 이용하면 나노와이어를 얻을 수도 있다.ZnO nanorods are approximately 29.5 g (0.13 mol) of zinc acetate dihydrate (ZnOCOCH3-2H2O) dissolved in 125 mL of methanol at 60C and then 14.8g (0.23 mol) in 65 mL of methanol. Is prepared by adding a solution of potassium hydroxide (KOH). The reaction mixture is stirred for several days at 60C. If nanorods precipitate within a few days, the precipitates are washed with methanol and centrifuged at 5500 rpm for 30 minutes. The obtained nanoparticles are diluted with a solvent of ethylene glycol / water 2: 1 to make a solution. When aged for 3 days, nanorods of 15-30 nm in diameter and 200-300 nm in length can be obtained. Alternatively, nanowires can be obtained using the CVD method.

이러한 나노입자(60)들은 기판(1) 상에 다양한 방법에 의해 형성될 수 있다.These nanoparticles 60 may be formed on the substrate 1 by various methods.

그 일 예로, 레이저 유도화 열전사법(Laser Induced Thermal Imaging Method, 이하, "LITI 법"이라 함)이 있다. For example, there is a laser induced thermal imaging method (hereinafter referred to as "LITI method").

도 7a 내지 도 7c는 LITI법에 의해 기판(1) 상에 나노입자들(60)을 형성하는 방법을 도시한 것이고, 도 8은 이 때의 도너(Donor) 시트의 단면을 도시한 것이며, 도 9는 도너 시트의 평명을 도시한 것이다.7A to 7C show a method of forming nanoparticles 60 on the substrate 1 by the LITI method, and FIG. 8 shows a cross section of a donor sheet at this time, and FIG. 9 shows the plane of the donor sheet.

먼저, 본 발명에 있어, LITI법에 따라 나노입자를 갖는 활성층들을 형성하는 방법은 도 8 및 도 9에서 볼 수 있는 바와 같은 도너(Donor) 시트(70)를 이용한다.First, in the present invention, a method of forming active layers having nanoparticles according to the LITI method uses a donor sheet 70 as shown in FIGS. 8 and 9.

이 도너 시트(70)는 필름(71)에 나노 와이어(60)들을 그 길이방향에 평행하게 배열시켜 전사층(72)을 형성한다. The donor sheet 70 forms the transfer layer 72 by arranging the nanowires 60 in the film 71 in parallel to the longitudinal direction thereof.

상기 필름(71)은 기재가 되는 베이스 필름(73)과, 광열전환층(Light to Heat Conversion Layer, LTHC Layer, 74)을 포함한다. 상기 베이스 필름(73)은 폴리 올레핀계 수지가 사용될 수 있다. 그리고, 상기 광열전환층(74)은 아크릴에 탄소를 교반하여 상기 베이스 필름(73)에 코팅할 수 있는 데, 반드시 이에 한정되는 것은 아니며, 레이저의 빛을 열로 전환시켜 전사층(72)에 열을 가해, 전사층(340)을 전사하거나, 레이저의 ablation 현상을 유발하도록 할 수 있는 것이면 어떠한 것이라도 무방하다. The film 71 includes a base film 73 serving as a substrate and a light to heat conversion layer (LTHC layer) 74. The base film 73 may be a polyolefin resin. In addition, the light-to-heat conversion layer 74 may be coated on the base film 73 by stirring carbon in acryl, but is not necessarily limited thereto, and converts the light of the laser into heat to heat the transfer layer 72. May be applied to transfer the transfer layer 340 or cause a laser ablation phenomenon.

도너 시트(70)에는 도 9에서 볼 수 있듯이, 나노 와이어(60)들이 일방향으로 정렬되어 있다. As shown in FIG. 9, the donor sheet 70 has nanowires 60 aligned in one direction.

이러한 도너 시트(70)를 도 7a에서 볼 수 있듯이, 버퍼층(1a)이 형성된 기판(1)에 안착시키고, 도 7b에서 볼 수 있듯이, 서로 라미네이팅하여 가접합한다. 그 상태로, 패턴을 형성할 소정 부위에 레이저 빔을 조사하고, 도너 시트(70)와 기판(1)을 분리시키면, 도 7c에서 볼 수 있듯이, 기판(1)상에 나노입자들(60)이 형성된다. As shown in FIG. 7A, the donor sheet 70 is seated on the substrate 1 on which the buffer layer 1a is formed, and as shown in FIG. 7B, the donor sheet 70 is laminated and temporarily bonded to each other. In this state, when the laser beam is irradiated to a predetermined site where the pattern is to be formed, and the donor sheet 70 and the substrate 1 are separated, as shown in FIG. 7C, the nanoparticles 60 are formed on the substrate 1. Is formed.

나노 와이어(60)들이 일방향으로 정렬되어 있는 도너 시트(70)는 다양한 방법에 의해 제조될 수 있다. 도 10a 및 도 10b는 그 일 예를 나타낸 것이다.The donor sheet 70 in which the nanowires 60 are aligned in one direction may be manufactured by various methods. 10A and 10B illustrate an example.

먼저, 도 10a와 같이, 물과 같은 용액(81)이 저장되어 있는 수조(80)에 복수개의 나노 와이어(60)들을 혼입시킨다. 이 때, 나노 와이어(60)들은 전술한 P형 나노 와이어 또는 N형 나노 와이어일 수 있는 데, 이들은 용액(81)상에 떠 있는 상태로 불규칙한 방향으로 배열되어 있다. First, as shown in FIG. 10A, a plurality of nanowires 60 are mixed in a water tank 80 in which a solution 81 such as water is stored. At this time, the nanowires 60 may be the above-described P-type nanowires or N-type nanowires, which are arranged in an irregular direction while floating on the solution 81.

그리고, 얼라인 바아(82)를 이용해 용액(81) 표면의 나노 와이어(60)들을 일측으로 밀게 되면, 나노 와이어(60)들은 얼라인 바아(82)에 밀려 일측으로 밀집되게 된다. 통상의 나노 와이어의 경우, 직경 또는 두께가 30nm 정도이고, 길이가 40 내지 50 ㎛ 이기 때문에, 그 애스펙트 레이쇼(aspect ratio)가 매우 크다. 따라서, 일측으로 밀집된 나노 와이어(60)들은 대략 일방향으로 정열되고, 이 정열 방향은 나노 와이어(60)들의 길이방향에 평행하게 된다. Then, when the nanowires 60 on the surface of the solution 81 are pushed to one side using the alignment bar 82, the nanowires 60 are pushed to the alignment bar 82 to be concentrated to one side. In the case of a conventional nanowire, since its diameter or thickness is about 30 nm and the length is 40-50 micrometers, the aspect ratio is very large. Therefore, the nanowires 60 that are concentrated on one side are aligned in one direction, and the alignment direction is parallel to the longitudinal direction of the nanowires 60.

수조(80)에는 복수개의 롤러들(83)을 설치하고, 이 롤러들(83)을 이용해 필 름(71)이 수조(80)를 관통하도록 한다. 이 때, 필름(71)은 도 8에서 볼 수 있듯이, 베이스 필름(73)에 광열전환층(74)이 형성되어 있는 것으로, 광열전환층(74)에 나노 와이어(60)들이 접합되도록, 광열전환층(74)이 나노 와이어(60)의 방향이 되도록 수조(80)를 통과시킨다.A plurality of rollers (83) are installed in the water tank (80), and the rollers (71) allow the film (71) to pass through the water tank (80). In this case, as shown in FIG. 8, the film 71 has a light-heat conversion layer 74 formed on the base film 73, so that the nanowires 60 are bonded to the light-heat conversion layer 74. The conversion layer 74 is passed through the water tank 80 to be in the direction of the nanowire 60.

이렇게 수조(80)를 통과시켜 광열전환층(74)에 나노 와이어(60)들이 접합될 때, 나노 와이어(60)들은 수조(80)의 일측으로 밀집되어 있는 상태이므로, 대략 일방향으로 정렬되어 있게 된다. 이러한 나노 와이어(60)들은 필름(71)의 광열전환층(74)에 접합되어도 그 정렬상태가 그대로 유지될 수 있다. 이렇게 나노 와이어(60)들이 정렬된 필름(71)을 건조한 후, 소정 길이로 절단하면, 도 9에서 볼 수 있듯이, 나노 와이어(60)들이 일방향으로 정렬된 도너 시트(70)를 얻을 수 있다. When the nano wires 60 are bonded to the light-heat conversion layer 74 by passing through the water tank 80, the nano wires 60 are densely arranged on one side of the water tank 80, so that the nano wires 60 are aligned in one direction. do. The nanowires 60 may be aligned as they are bonded to the light-heat conversion layer 74 of the film 71. When the film 71 in which the nanowires 60 are aligned is dried and cut into a predetermined length, as shown in FIG. 9, the donor sheet 70 in which the nanowires 60 are aligned in one direction may be obtained.

이러한 도너 시트(70)의 형성방법은 필름(71)이 인라인상으로 연속하여 공급되므로, Roll-to-Roll 방식이 가능하게 되고, 이에 따라, 연속하여 많은 도너 시트(70)를 형성할 수 있게 된다. 따라서, 생산성을 더욱 증대시킬 수 있다.In the method of forming the donor sheet 70, since the film 71 is continuously supplied in an inline shape, a roll-to-roll method is possible, and thus, a large number of donor sheets 70 can be continuously formed. do. Therefore, productivity can be further increased.

상기 도너 시트(70)는 도 11 내지 도 15에서 볼 수 있는 방법으로 제조될 수도 있다. 이를 보다 상세히 설명하면 다음과 같다.The donor sheet 70 may be manufactured by the method shown in FIGS. 11 to 15. This will be described in more detail as follows.

먼저, 고분자계 물질로 제 1 섬유 및 제 2 섬유를 형성한다. 제 1 섬유(63)는 도 12 및 도 13에서 볼 수 있듯이, 직포를 형성할 때에 씨실 또는 날실 중 어느 하나가 되는 것으로 고분자계 물질로만 이루어져 있으며, 나노 입자(60)들을 포함하고 있지 않다. 그리고, 제 2 섬유(64)는 상기 제 1 섬유(63)에 대략 직각으로 교차하는 날실 또는 씨실이 되는 것으로, 도 14에서 볼 수 있듯이, 그 내부에 복수개 의 나노 입자(60)들이 서로 대략 평행하게 배열되어 있다.First, the first fiber and the second fiber are formed of a polymeric material. As shown in FIGS. 12 and 13, the first fiber 63 may be either a weft or a warp yarn when forming a woven fabric, and may be made of only a polymer material, and may not include nanoparticles 60. The second fiber 64 is a warp or weft that crosses the first fiber 63 at approximately right angles. As shown in FIG. 14, the plurality of nanoparticles 60 are substantially parallel to each other. Is arranged.

이러한 제 1 섬유(63) 및 제 2 섬유(64)들은 도 11에서 볼 수 있는 바와 같은 일렉트로스피닝(electrospinning)법을 사용하여 제조될 수 있으나, 반드시 이에 한정되는 것은 아니며, 다양한 방법에 의해 제조될 수 있다. 이하에서는, 일렉트로 스피닝법을 이용한 제 1 섬유(63) 및 제 2 섬유(64)의 제조방법을 보다 상세히 설명토록 한다.The first fibers 63 and the second fibers 64 may be manufactured using an electrospinning method as shown in FIG. 11, but are not necessarily limited thereto, and may be manufactured by various methods. Can be. Hereinafter, the manufacturing method of the 1st fiber 63 and the 2nd fiber 64 using the electro spinning method is demonstrated in more detail.

도 11에 도시된 바와 같은 일렉트로스피닝 장치(90)는 노즐(411)을 갖는 주입기(91)와, 이 주입기(91)에 고주파 전원을 인가하는 파워 서플라이(95)와, 노즐(91)로부터 주입되는 고분자 용액으로 나노사이즈의 섬유를 형성하는 콜렉터(94)를 구비한다. The electrospinning apparatus 90 as shown in FIG. 11 includes an injector 91 having a nozzle 411, a power supply 95 for applying high frequency power to the injector 91, and an injection from the nozzle 91. And a collector 94 for forming nano-sized fibers with the polymer solution.

주입기(91)에 소정의 고분자 용액(93)을 주입하고, 이 고분자 용액(93)에 고주파 전원을 인가한 상태에서 회전하는 콜렉터(94)로 고분자 용액(93)을 분사한다. 그러면, 이 콜렉터(94)에는 섬유가 연신되며 감기게 된다. A predetermined polymer solution 93 is injected into the injector 91, and the polymer solution 93 is injected into the collector 94 which rotates while applying a high frequency power to the polymer solution 93. Then, the collector 94 is stretched and wound.

상기 고분자 용액(93)은, 제 1 섬유(63)를 형성할 때에는 나노 입자가 혼합되어 있지 않은 고분자 용액을 사용하고, 제 2 섬유(64)를 형성할 때에는 나노 입자가 혼합되어 있는 고분자 용액을 사용한다. 나노입자의 제조방법은 전술한 바와 같다.The polymer solution 93 is a polymer solution in which nanoparticles are not mixed when the first fibers 63 are formed, and a polymer solution in which nanoparticles are mixed when the second fibers 64 is formed. use. The method for producing nanoparticles is as described above.

이러한 나노 입자들을 포함한 고분자 용액으로 제 2 섬유(64)를 형성하면, 이 제 2 섬유(64)에 포함되어 있는 나노 입자들(60)은 도 14에서 볼 수 있듯이, 제 2 섬유(64)의 연신방향으로 정렬된다. 따라서, 서로 평행하게 배열된 나노 입자 (60)들을 얻을 수 있게 된다.When the second fiber 64 is formed of the polymer solution including the nanoparticles, the nanoparticles 60 included in the second fiber 64 may be formed of the second fiber 64, as shown in FIG. 14. Aligned in the stretching direction. Thus, the nanoparticles 60 arranged in parallel with each other can be obtained.

다음으로, 이렇게 나노 입자들이 포함되어 있지 않은 제 1 섬유(63)와, 나노 입자들이 포함되어 있는 제 2 섬유(64)를 도 12 또는 도 13과 같이 서로 교차하도록 직포(62)를 형성한다. 이 직포(62)에는 제 2 섬유(64)에만 나노 입자들이 포함되어 있기 때문에, 결국, 제 2 섬유(64)가 배열되어 있는 방향에 평행하게 나노 입자들이 배열되어 있게 된다.Next, the woven fabric 62 is formed such that the first fiber 63 not including the nanoparticles and the second fiber 64 including the nanoparticles cross each other as shown in FIG. 12 or FIG. 13. Since the woven fabric 62 contains nanoparticles only in the second fiber 64, the nanoparticles are arranged in parallel to the direction in which the second fiber 64 is arranged.

따라서, 이러한 직포(62)를 도 15에서 볼 수 있듯이, 상기 광열전환층(74)이 형성되어 있는 필름(71)에 라미네이팅시키면, 도 9에서 볼 수 있는 바와 같이, 나노 입자(60)들이 서로 대략 평행하게 배열되어 있는 도너 시트(70)를 얻을 수 있게 된다. 라미네이팅 시에는 직포(62)가 필름(71)의 광열전환층(74)에 밀착되도록 한 상태에서 진행한다.Therefore, as shown in FIG. 15, when the woven fabric 62 is laminated on the film 71 in which the light-heat conversion layer 74 is formed, as shown in FIG. 9, the nanoparticles 60 are separated from each other. The donor sheet 70 arrange | positioned substantially parallel can be obtained. At the time of laminating, the woven fabric 62 proceeds in a state of being in close contact with the light-heat conversion layer 74 of the film 71.

이러한 도너 시트(70)의 형성방법은 상기 직포(62)를 롤 형상으로 제조한 후, 이를 이용해 연속하여 많은 도너 시트(70)를 형성할 수 있으므로, 생산성을 더욱 증대시킬 수 있다.In the method of forming the donor sheet 70, since the woven fabric 62 is manufactured in a roll shape, many donor sheets 70 may be continuously formed using the woven fabric 62, and thus productivity may be further increased.

한편, 상기 직포(62)는 이를 도너 시트(70)로 만들지 않고, 곧바로 기판에 라미네이팅하여, 기판 상에 나노입자들(60)을 직접 코팅할 수도 있다.On the other hand, the woven fabric 62 may be directly laminated on the substrate, without directly making the donor sheet 70, to directly coat the nanoparticles 60 on the substrate.

이상은 레이저 전사법을 일 예로서 설명한 것이나 본 발명은 반드시 이에 한정되는 것은 아니며, 상기 도너 시트의 전사층이 레이저가 아닌 외부 압력에 의해 전사될 수 있도록 할 수도 있음은 물론이다. 이 경우, 일반적인 전사법이 그대로 적용 가능하다.Although the above has described the laser transfer method as an example, the present invention is not necessarily limited thereto, and the transfer layer of the donor sheet may be transferred by an external pressure rather than a laser. In this case, the general transfer method can be applied as it is.

한편, 상기와 같은 레이저 전사법에 의하면, 도 6과 같이, 기판(1) 상에 나노입자들(60)을 전체 면적에 걸쳐 형성할 필요없이, 마스크를 이용하여 곧바로 도 5a 및 도 5b와 같은 나노입자들(60)을 구비한 활성층 패턴을 형성할 수 있다. On the other hand, according to the laser transfer method as described above, as shown in Figure 6, without having to form the nanoparticles 60 over the entire area on the substrate 1, using a mask immediately as shown in Figures 5a and 5b An active layer pattern including the nanoparticles 60 may be formed.

즉, 전술한 바와 같이, 도 9와 같은 도너 시트(70)를 기판 상에 얼라인시킨 후, 도 5a 및 도 5b와 같은 패턴의 개구를 갖는 마스크를 준비하고, 이 마스크를 개재한 상태로 레이저 전사를 하면, 도 5a 및 도 5b와 같은 활성층 패턴을 바로 얻을 수 있게 된다.That is, as described above, after aligning the donor sheet 70 as shown in Fig. 9 on the substrate, a mask having an opening having a pattern as shown in Figs. 5A and 5B is prepared, and the laser is placed through the mask. By transferring, the active layer pattern as shown in FIGS. 5A and 5B can be obtained immediately.

한편, 나노입자들로 이루어진 활성층 패턴은 반드시 상술한 바에 한정되는 것은 아니다.On the other hand, the active layer pattern made of nanoparticles is not necessarily limited to the above.

예컨대, 도 16에서 볼 수 있듯이, 나노입자들(60)의 배열이 서로 다르게 형성된 나노입자층들(60s)(60d)을 형성하고, 이를 통해 도 17과 같이, 모든 부화소에 있어, 활성층 방향이 동일하게 되도록 패터닝할 수도 있다.For example, as shown in FIG. 16, nanoparticle layers 60s and 60d are formed to have different arrangements of nanoparticles 60. As a result, as shown in FIG. It may be patterned to be the same.

도 16에서 볼 때, 회로부 나노입자층(60c)을 나노입자들(60)이 일방향으로 배열되도록 하여 형성하고, 이를 덮도록 절연막(65)을 형성한 후, 절연막(65) 위에 다시 화소부 나노입자층(60p)을 그 나노입자들(60)이 회로부 나노입자층(60c)의 나노입자들(60)과 직교하도록 배열한다.Referring to FIG. 16, the circuit part nanoparticle layer 60c is formed by arranging the nanoparticles 60 in one direction, and after forming the insulating film 65 to cover the pixel part nanoparticle layer, the pixel part nanoparticle layer is again formed on the insulating film 65. 60p is arranged such that the nanoparticles 60 are orthogonal to the nanoparticles 60 of the circuit portion nanoparticle layer 60c.

이렇게 나노입자층들을 배열한 후에 도 17과 같이 모든 활성층들이 동일한 방향을 갖도록 패터닝한다.After arranging the nanoparticle layers, all active layers are patterned to have the same direction as shown in FIG. 17.

그런 후에, 도 18 및 도 19에서 볼 수 있듯이, 각 회로부TFT(10) 및 화소부TFT(20)의 소스/드레인 전극이 연결되는 나노입자층들을 조절함으로써, 전술한 효 과를 얻을 수 있게 된다. 이 경우, 모든 제1활성층들(11) 및 제2활성층들(21)은 회로부 나노입자층(60c) 및 화소부 나노입자층(60p)을 갖게 된다.Thereafter, as shown in FIGS. 18 and 19, the above-described effects can be obtained by adjusting the nanoparticle layers to which the source / drain electrodes of each circuit unit TFT 10 and the pixel unit TFT 20 are connected. In this case, all of the first active layers 11 and the second active layers 21 have the circuit portion nanoparticle layer 60c and the pixel portion nanoparticle layer 60p.

즉, 도 18에서 볼 수 있듯이, 회로부TFT(10)는 회로부 나노입자층(60c) 및 화소부 나노입자층(60p)을 모두 갖는 제1활성층(11)을 구비한다. 이 때, 콘택 홀(16a)이 회로부 나노입자층(60c)에까지 닿도록 형성되어 소스/드레인 전극(16)이 회로부 나노입자층(60c)에 콘택되도록 한다. 이 경우, 회로부 나노입자층(60c)의 나노입자들의 방향과 제1활성층(11)에서의 채널 방향은 대략 평행하게 된다.That is, as shown in FIG. 18, the circuit unit TFT 10 includes the first active layer 11 having both the circuit unit nanoparticle layer 60c and the pixel unit nanoparticle layer 60p. At this time, the contact hole 16a is formed to contact the circuit portion nanoparticle layer 60c so that the source / drain electrode 16 contacts the circuit portion nanoparticle layer 60c. In this case, the direction of the nanoparticles of the circuit portion nanoparticle layer 60c and the channel direction of the first active layer 11 are substantially parallel.

도 19는 화소부TFT(20)를 나타내는 데, 이 화소부TFT(20)의 제2활성층(21)도 회로부 나노입자층(60c) 및 화소부 나노입자층(60p)을 모두 갖는다. 이 때, 콘택 홀(26a)이 화소부 나노입자층(60p)에까지 닿도록 형성되어 소스/드레인 전극(26)이 화소부 나노입자층(60p)에 콘택되도록 하여, 화소부 나노입자층(60p)의 나노입자들의 방향과 제2활성층(21)에서의 채널 방향이 대략 수직하게 되도록 한다.FIG. 19 shows the pixel portion TFT 20. The second active layer 21 of the pixel portion TFT 20 also has both a circuit portion nanoparticle layer 60c and a pixel portion nanoparticle layer 60p. In this case, the contact hole 26a is formed to contact the pixel portion nanoparticle layer 60p so that the source / drain electrode 26 contacts the pixel portion nanoparticle layer 60p, so that the nanoparticles of the pixel portion nanoparticle layer 60p are contacted. The direction of the particles and the channel direction in the second active layer 21 are approximately perpendicular.

이상 설명한 것은 본 발명을 유기 전계 발광 표시장치에 적용한 경우이나, 본 발명은 이에 한정되는 것이 아니며, 액정 표시장치나, 무기 전계 발광 표시장치 등 TFT를 이용할 수 있는 어떠한 구조에든 적용될 수 있음은 물론이다.As described above, the present invention is applied to an organic electroluminescent display, but the present invention is not limited thereto, and the present invention can be applied to any structure that can use a TFT such as a liquid crystal display or an inorganic electroluminescent display. .

상기한 바와 같은 본 발명에 따르면, 다음과 같은 효과를 얻을 수 있다.According to the present invention as described above, the following effects can be obtained.

첫째, TFT의 활성층의 크기나, 구동전압을 변경하지 않고 동일 크기의 활성층을 갖고도 화소부 TFT로부터 발광 소자로 전달되는 전류량을 감소시키고, 이에 따라 고해상도에 적합한 구조를 얻을 수 있다. First, even if the size of the active layer of the TFT or the active layer of the same size is changed without changing the driving voltage, the amount of current transferred from the pixel portion TFT to the light emitting element can be reduced, thereby obtaining a structure suitable for high resolution.                     

둘째, 나노입자의 특성을 활용하여 우수한 스위칭 특성을 갖는 회로부 TFT를 얻고, 동시에, 고해상도를 실현할 수 있는 화소부 TFT, 특히, 구동 TFT를 얻을 수 있다.Second, a circuit portion TFT having excellent switching characteristics can be obtained by utilizing the characteristics of the nanoparticles, and at the same time, a pixel portion TFT, particularly a driving TFT, which can realize high resolution can be obtained.

셋째, TFT의 배치만으로, 휘도의 균일성을 얻을 수 있고, 수명 열화를 방지할 수 있다.Third, uniformity of luminance can be obtained only by arranging TFTs, and life deterioration can be prevented.

넷째, 화소부 TFT의 전류방향의 길이(L)를 증대시킬 필요가 없어 개구율 감소 문제가 없다.Fourth, there is no need to increase the length L in the current direction of the pixel portion TFT, and there is no problem of decreasing the aperture ratio.

다섯째, 화소부 TFT의 폭(W)을 감소시킬 필요가 없어 신뢰성을 향상시킬 수가 있다.Fifth, it is not necessary to reduce the width W of the pixel portion TFT, so that the reliability can be improved.

여섯째, 박막 트랜지스터의 채널에 나노입자를 이용함으로써 고온 공정을 거치지 않고도, 상온 또는 저온에서 박막 트랜지스터 및 평판 표시장치, 특히, 유기 전계 발광 표시장치를 제조할 수 있다.Sixth, by using nanoparticles in a channel of a thin film transistor, a thin film transistor and a flat panel display device, particularly an organic light emitting display device, can be manufactured at room temperature or low temperature without undergoing a high temperature process.

일곱째, 이에 따라, 고온 열처리에 취약한 플라스틱 재료를 평판 표시장치에 이용할 수 있다. 따라서, 플렉시블한 평판 표시장치를 제조하는 데, 더욱 유리하다.Seventh, accordingly, a plastic material vulnerable to high temperature heat treatment can be used for the flat panel display. Therefore, it is more advantageous to manufacture a flexible flat panel display.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below I can understand that you can.

Claims (23)

발광 소자와, 상기 발광 소자에 전기적으로 연결되고, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 화소부 박막 트랜지스터를 포함하는 화소 영역; 및A pixel region including at least one pixel portion thin film transistor having a light emitting element and a semiconductor active layer electrically connected to the light emitting element, the semiconductor active layer having at least one nanoparticle, and having a channel formed therein; And 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 회로부 박막 트랜지스터를 포함하는 회로 영역;을 포함하며,And a circuit region for controlling a signal applied to the pixel region, the circuit region including at least one circuit portion thin film transistor having at least one nanoparticle and having a semiconductor active layer in which a channel is formed. 상기 회로부 박막 트랜지스터의 채널과 화소부 박막 트랜지스터의 채널은 서로 다른 방향을 갖도록 구비된 것을 특징으로 하는 평판표시장치.And a channel of the circuit part thin film transistor and a channel of the pixel part thin film transistor have different directions. 제1항에 있어서,The method of claim 1, 상기 회로부 박막 트랜지스터와 화소부 박막 트랜지스터의 채널들의 방향은, 상기 회로부 박막 트랜지스터의 채널에서의 전류 이동도와 상기 화소부 박막 트랜지스터의 채널에서의 전류 이동도가 서로 다르게 되도록 이루어진 것을 특징으로 하는 평판표시장치.The direction of the channels of the circuit part thin film transistor and the pixel part thin film transistor is different from each other so that the current mobility in the channel of the circuit part thin film transistor is different from the current mobility in the channel of the pixel part thin film transistor. . 제2항에 있어서,The method of claim 2, 상기 회로부 박막 트랜지스터와 화소부 박막 트랜지스터의 채널들의 방향은, 상기 회로부 박막 트랜지스터의 채널에서의 전류 이동도가 상기 화소부 박막 트랜지스터의 채널에서의 전류 이동도보다 크게 되도록 이루어진 것을 특징으로 하는 평판표시장치.The direction of the channels of the circuit portion thin film transistor and the pixel portion thin film transistor, the current mobility in the channel of the circuit portion thin film transistor is made to be larger than the current mobility in the channel of the pixel portion thin film transistor. . 제 1항에 있어서,The method of claim 1, 상기 회로부 박막 트랜지스터들의 반도체 활성층들에는 상기 나노입자가 적어도 둘 이상 구비되고, 이들은 서로 대략 평행하게 배열된 것을 특징으로 하는 평판표시장치.And at least two nanoparticles are provided in the semiconductor active layers of the circuit part thin film transistors, and they are arranged in substantially parallel to each other. 제 1항에 있어서,The method of claim 1, 상기 화소부 박막 트랜지스터들의 반도체 활성층들에는 상기 나노입자가 적어도 둘 이상 구비되고, 이들은 서로 대략 평행하게 배열된 것을 특징으로 하는 평판표시장치.And at least two nanoparticles are provided in the semiconductor active layers of the pixel portion thin film transistors, and are arranged in substantially parallel to each other. 제 1항에 있어서,The method of claim 1, 상기 나노입자 중 적어도 하나는 나노 와이어, 나노 막대, 또는 나노 리본인 것을 특징으로 하는 평판표시장치.And at least one of the nanoparticles is a nano wire, a nano rod, or a nano ribbon. 제1항 내지 제6항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 6, 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도와, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 서로 다른 것을 특징으로 하 는 평판 표시장치.An angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit part thin film transistor, and an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel part thin film transistor. Display. 제7항에 있어서,The method of claim 7, wherein 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도보다 작은 것을 특징으로 하는 평판 표시장치.The angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit portion thin film transistor is smaller than the angle formed by the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel portion thin film transistor. . 제7항에 있어서,The method of claim 7, wherein 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 -45°내지 45°인 것을 특징으로 하는 평판 표시장치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit part thin film transistor is -45 ° to 45 °. 제7항에 있어서,The method of claim 7, wherein 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 대략 0°인 것을 특징으로 하는 평판 표시장치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit part thin film transistor is approximately 0 °. 제7항에 있어서,The method of claim 7, wherein 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 45°내지 135°인 것을 특징으로 하는 평판 표시장 치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel portion thin film transistor is 45 ° to 135 °. 제7항에 있어서,The method of claim 7, wherein 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 대략 90°인 것을 특징으로 하는 평판 표시장치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel portion thin film transistor is approximately 90 °. 발광 소자와, 상기 발광 소자에 전기적으로 연결되고, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 화소부 박막 트랜지스터를 포함하는 화소 영역; 및A pixel region including at least one pixel portion thin film transistor having a light emitting element and a semiconductor active layer electrically connected to the light emitting element, the semiconductor active layer having at least one nanoparticle, and having a channel formed therein; And 상기 화소 영역에 인가되는 신호를 제어하는 것으로, 적어도 하나 이상의 나노입자들을 가지며, 채널이 형성되는 반도체 활성층을 구비한 적어도 하나 이상의 회로부 박막 트랜지스터를 포함하는 회로 영역;을 포함하며,And a circuit region for controlling a signal applied to the pixel region, the circuit region including at least one circuit portion thin film transistor having at least one nanoparticle and having a semiconductor active layer in which a channel is formed. 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도와, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 서로 다른 것을 특징으로 하는 평판 표시장치.The angle formed by the channel direction of the semiconductor active layer and the longitudinal direction of the nanoparticles in the circuit portion thin film transistor, and the angle formed by the channel direction of the semiconductor active layer and the longitudinal direction of the nanoparticles in the pixel portion thin film transistor are different from each other. Device. 제13항에 있어서,The method of claim 13, 상기 각 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도는, 상기 회로부 박막 트랜지스터의 채널에서의 전류 이동도와 상기 화소부 박막 트랜지스터의 채널에서의 전류 이동도가 서로 다르게 되도록 이루어진 것을 특징으로 하는 평판표시장치.The angle formed between the channel direction of each of the semiconductor active layers and the length direction of the nanoparticles may be different from the current mobility in the channel of the circuit part thin film transistor and the current mobility in the channel of the pixel part thin film transistor. Flat Panel Display. 제14항에 있어서,The method of claim 14, 상기 회로부 박막 트랜지스터의 채널에서의 전류 이동도가 상기 화소부 박막 트랜지스터의 채널에서의 전류 이동도보다 크게 되도록 이루어진 것을 특징으로 하는 평판표시장치.And a current mobility in a channel of the circuit part thin film transistor is greater than a current mobility in a channel of the pixel part thin film transistor. 제 14항에 있어서,The method of claim 14, 상기 회로부 박막 트랜지스터들의 반도체 활성층들에는 상기 나노입자가 적어도 둘 이상 구비되고, 이들은 서로 대략 평행하게 배열된 것을 특징으로 하는 평판표시장치.And at least two nanoparticles are provided in the semiconductor active layers of the circuit part thin film transistors, and they are arranged in substantially parallel to each other. 제 14항에 있어서,The method of claim 14, 상기 화소부 박막 트랜지스터들의 반도체 활성층들에는 상기 나노입자가 적어도 둘 이상 구비되고, 이들은 서로 대략 평행하게 배열된 것을 특징으로 하는 평판표시장치.And at least two nanoparticles are provided in the semiconductor active layers of the pixel portion thin film transistors, and are arranged in substantially parallel to each other. 제 14항에 있어서,The method of claim 14, 상기 나노입자 중 적어도 하나는 나노 와이어, 나노 막대, 또는 나노 리본인 것을 특징으로 하는 평판표시장치.And at least one of the nanoparticles is a nano wire, a nano rod, or a nano ribbon. 제14항 내지 제18항 중 어느 한 항에 있어서,The method according to any one of claims 14 to 18, 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도보다 작은 것을 특징으로 하는 평판 표시장치.The angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit portion thin film transistor is smaller than the angle formed by the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel portion thin film transistor. . 제19항에 있어서,The method of claim 19, 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 -45°내지 45°인 것을 특징으로 하는 평판 표시장치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit part thin film transistor is -45 ° to 45 °. 제19항에 있어서,The method of claim 19, 상기 회로부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 대략 0°인 것을 특징으로 하는 평판 표시장치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the circuit part thin film transistor is approximately 0 °. 제19항에 있어서,The method of claim 19, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 45°내지 135°인 것을 특징으로 하는 평판 표시장 치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel portion thin film transistor is 45 ° to 135 °. 제19항에 있어서,The method of claim 19, 상기 화소부 박막 트랜지스터에서 반도체 활성층의 채널 방향과 나노 입자들의 길이방향이 이루는 각도가 대략 90°인 것을 특징으로 하는 평판 표시장치.And an angle formed between the channel direction of the semiconductor active layer and the length direction of the nanoparticles in the pixel portion thin film transistor is approximately 90 °.
KR1020040098737A 2004-11-29 2004-11-29 Flat panel display KR100615290B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040098737A KR100615290B1 (en) 2004-11-29 2004-11-29 Flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040098737A KR100615290B1 (en) 2004-11-29 2004-11-29 Flat panel display

Publications (2)

Publication Number Publication Date
KR20060059608A KR20060059608A (en) 2006-06-02
KR100615290B1 true KR100615290B1 (en) 2006-08-25

Family

ID=37156776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040098737A KR100615290B1 (en) 2004-11-29 2004-11-29 Flat panel display

Country Status (1)

Country Link
KR (1) KR100615290B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792407B1 (en) * 2006-10-10 2008-01-08 고려대학교 산학협력단 A top gate thin film transistor using nano particle and a method for manufacturing thereof
KR100792036B1 (en) * 2006-10-17 2008-01-04 한양대학교 산학협력단 Organic thin film transistor and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088273A (en) * 1994-06-21 1996-01-12 Matsushita Electric Ind Co Ltd Switching device for high frequency power and its manufacturing method
JPH09102583A (en) * 1995-10-05 1997-04-15 Sony Corp Semiconductor device and driving method
JPH09321152A (en) * 1996-05-31 1997-12-12 Nec Corp Semiconductor device
JP2004048062A (en) 2003-09-29 2004-02-12 Sharp Corp Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088273A (en) * 1994-06-21 1996-01-12 Matsushita Electric Ind Co Ltd Switching device for high frequency power and its manufacturing method
JPH09102583A (en) * 1995-10-05 1997-04-15 Sony Corp Semiconductor device and driving method
JPH09321152A (en) * 1996-05-31 1997-12-12 Nec Corp Semiconductor device
JP2004048062A (en) 2003-09-29 2004-02-12 Sharp Corp Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal

Also Published As

Publication number Publication date
KR20060059608A (en) 2006-06-02

Similar Documents

Publication Publication Date Title
KR100625999B1 (en) Donor sheet, manufacturing method of the donor sheet, manufacturing method of TFT using the donor sheet, and manufacturing method of flat panel display using the donor sheet
KR100647699B1 (en) Nano semiconductor sheet, manufacturing method of the nano semiconductor sheet, manufacturing method of tft using the nano semiconductor sheet, manufacturing method of flat panel display using the nano semiconductor sheet, thin film transistor, and flat panel display device
JP4885462B2 (en) Donor sheet, donor sheet manufacturing method, thin film transistor manufacturing method using donor sheet, and flat panel display manufacturing method using donor sheet
JP4476867B2 (en) Thin film transistor, electronic device and flat panel display device
EP2649659B1 (en) Active matrix display comprising a dilute source enabled vertical organic light emitting transistor
KR100615290B1 (en) Flat panel display
KR100626040B1 (en) Flat panel display
KR100669793B1 (en) CMOS TFT and flat panel display therewith
KR100626039B1 (en) Flat panel display
KR100659056B1 (en) TFT, and flat panel display device therewith
KR100637162B1 (en) Flat panel display with TFT
KR100603352B1 (en) TFT, flat panel display device therewith

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14