KR100792036B1 - Organic thin film transistor and manufacturing method thereof - Google Patents

Organic thin film transistor and manufacturing method thereof Download PDF

Info

Publication number
KR100792036B1
KR100792036B1 KR1020060100873A KR20060100873A KR100792036B1 KR 100792036 B1 KR100792036 B1 KR 100792036B1 KR 1020060100873 A KR1020060100873 A KR 1020060100873A KR 20060100873 A KR20060100873 A KR 20060100873A KR 100792036 B1 KR100792036 B1 KR 100792036B1
Authority
KR
South Korea
Prior art keywords
thin film
active layer
film transistor
organic thin
polymer thin
Prior art date
Application number
KR1020060100873A
Other languages
Korean (ko)
Inventor
김태환
김재호
정재훈
김수연
김영호
윤종승
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020060100873A priority Critical patent/KR100792036B1/en
Application granted granted Critical
Publication of KR100792036B1 publication Critical patent/KR100792036B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/331—Metal complexes comprising an iron-series metal, e.g. Fe, Co, Ni
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/30—Coordination compounds
    • H10K85/371—Metal complexes comprising a group IB metal element, e.g. comprising copper, gold or silver

Abstract

An organic thin film transistor and a method for manufacturing the same are provided to reduce a manufacturing cost by forming an active layer with inexpensive polyimide. An active layer(120) is formed on a gate electrode(110). Metallic nano-particles(130) are distributed in an inside of a polyimide thin film. A source electrode(140) is formed on one side of the active layer. A drain electrode(150) is formed on the other side of the active layer. The gate electrode is formed with a doped silicon substrate. The metallic nano-particles are formed with nano-particles of Ni1-xFex, Au, Ag, Fe, Ni, and Co. An electron migration process is performed to migrate electrons by hopping between the metallic nano-particles distributed on the active layer according to an external voltage applied between the drain electrode and the source electrode.

Description

유기 박막 트랜지스터 및 그 제조 방법{Organic thin film transistor and manufacturing method thereof}Organic thin film transistor and manufacturing method thereof

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 구조를 개략적으로 나타낸 도면.1 is a view schematically showing the structure of an organic thin film transistor according to an embodiment of the present invention.

도 2a 및 도 2b는 본 발명의 유기 박막 트랜지스터에서 활성층 안에 자발 형성된 Ni1 - XFeX 나노 입자들을 전자현미경으로 찍은 평면도 및 단면도.Figures 2a and 2b are formed spontaneous Ni 1 in the active layer in the organic thin film transistor of the present invention a top view and a cross-sectional view taken in the X Fe X nanoparticles with an electron microscope.

도 3은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조 공정을 개략적으로 나타낸 도면.3 is a schematic view illustrating a manufacturing process of an organic thin film transistor according to an exemplary embodiment of the present invention.

도 4는 도 3의 유기 박막 트랜지스터에서의 고분자 박막 안에 금속 나노 입자를 형성하는 일 예를 나타낸 제조 공정도.4 is a manufacturing process diagram illustrating an example of forming metal nanoparticles in a polymer thin film in the organic thin film transistor of FIG. 3.

도 5는 도 3의 유기 박막 트랜지스터에서의 활성층을 형성하는 일 예를 나타낸 제조 공정도.FIG. 5 is a manufacturing process diagram illustrating an example of forming an active layer in the organic thin film transistor of FIG. 3. FIG.

도 6은 도 3의 유기 박막 트랜지스터에서의 소스 전극 및 드레인 전극을 형성하는 일 예를 나타낸 제조 공정도.6 is a manufacturing process diagram illustrating an example of forming a source electrode and a drain electrode in the organic thin film transistor of FIG. 3.

도 7a 내지 도 7d는 본 발명에 따른 유기 박막 트랜지스터의 동작 원리를 설 명하기 위한 도면.7a to 7d are views for explaining the operating principle of the organic thin film transistor according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

110: 게이트 전극110: gate electrode

120 : 활성층 120: active layer

130 : 금속 나노 입자130: metal nanoparticles

140 : 소스 전극140: source electrode

150 : 드레인 전극150: drain electrode

본 발명은 유기 박막 트랜지스터 및 그 제조 방법에 관한 것으로서, 보다 상세하게는 내부에 금속 나노 입자가 형성되어 있는 고분자 박막을 활성층으로 이용하는 유기 박막 트랜지스터 및 그 제조 방법에 관한 것이다.The present invention relates to an organic thin film transistor and a method of manufacturing the same, and more particularly, to an organic thin film transistor using a polymer thin film having metal nanoparticles formed therein as an active layer, and a method of manufacturing the same.

유기 박막 트랜지스터(OTFT : Organic Thin Film Transistor)는 일반적으로 기판, 게이트 전극, 절연층, 소스 전극, 드레인 전극 및 활성층(혹은 채널층)을 포함하여 구성되며, 소스 전극 및 드레인 전극 상에 활성층이 형성되는 보텀 콘텍트(BC : Bottom Contact)형과 활성층 상에 소스 전극 및 드레인 전극이 형성되는 탑 콘택트(TC : Top Contact)형으로 나눌 수 있다.An organic thin film transistor (OTFT) generally includes a substrate, a gate electrode, an insulating layer, a source electrode, a drain electrode, and an active layer (or a channel layer), and an active layer is formed on the source electrode and the drain electrode. It can be divided into a bottom contact (BC: bottom contact) type and a top contact (TC: top contact) type in which a source electrode and a drain electrode are formed on the active layer.

최근 디스플레이의 대면적화, 저가격화 및 유연화의 요구에 의해 유기 박막 트랜지스터의 활성층으로 사용될 수 있는 유기 반도체 물질에 대한 연구가 활발히 진행되고 있다.Recently, research on organic semiconductor materials that can be used as active layers of organic thin film transistors has been actively conducted due to the large area, low cost, and flexibility of displays.

종래의 유기 박막 트랜지스터에 있어 활성층을 형성하는데 주로 사용되어 왔던 유기 반도체 물질로는 저분자 유기 물질 중 하나인 펜타센(Pentacene)이 있다. 그러나, 펜타센은 고가이며, 제조 공정 상의 재현성의 부족으로 인하여 소자의 상용화에 일정한 한계가 있다. 즉, 펜타센을 활성층으로 사용하는 유기 박막 트랜지스터는 금속과 절연층 간의 계면 문제(예를 들어, 결정 경계의 불규칙성) 등에 따른 영향으로 소자의 전하 이동도(mobility)가 달라지게 되므로, 동일한 제조 공정에 의하더라도 제작된 소자의 성능이 동일하지 않아 그 재현성이 낮은 문제점이 있었다.In the conventional organic thin film transistor, an organic semiconductor material that has been mainly used to form an active layer is pentacene, which is one of low molecular organic materials. However, pentacene is expensive and there is a certain limit to commercialization of the device due to the lack of reproducibility in the manufacturing process. That is, in the organic thin film transistor using pentacene as an active layer, the charge mobility of the device is changed due to an interface problem between the metal and the insulating layer (for example, irregularity of the crystal boundary), and thus the same manufacturing process. Even by the performance of the manufactured device is not the same, there was a problem that the reproducibility is low.

또한, 펜타센은 외부 환경(특히, 습기)에 민감하기 때문에 적절한 보호막을 형성해주지 않고 외부에 노출시키는 경우에는 쉽게 열화되는 문제점이 있다. 따라서, 펜타센의 열화를 막기 위해서는 여러 단계의 보호막을 형성해주어야 하는 제조 공정상의 번거로움이 있고, 이에 따라 제조 비용이 상승하는 문제점이 있다. 결국, 유기 박막 트랜지스터에 있어 활성층으로 사용되는 펜타센의 열화는 전체 소자의 성능에 악영향을 미치고, 소자의 수명을 단축시키는 결과를 초래하게 된다.In addition, pentacene is susceptible to external environment (particularly, moisture), so that it is easily deteriorated when exposed to the outside without forming an appropriate protective film. Therefore, in order to prevent the deterioration of pentacene, there is a problem in the manufacturing process that must form a protective film of various stages, and thus there is a problem in that the manufacturing cost increases. As a result, the deterioration of pentacene used as the active layer in the organic thin film transistor adversely affects the performance of the entire device and results in shortening the life of the device.

따라서, 본 발명은 전기적 및 화학적으로 안정된 폴리이미드를 활성층으로 사용함으로써, 외부 환경에 의한 영향을 최소화하여 고성능 및 장수명을 갖는 유기 박막 트랜지스터 및 그 제조 방법을 제공하기 위한 것이다.Accordingly, the present invention is to provide an organic thin film transistor having a high performance and a long life by minimizing the influence of the external environment by using an electrically and chemically stable polyimide as an active layer, and a method of manufacturing the same.

또한, 본 발명은 가격이 저렴한 폴리이미드를 활성층으로 사용함으로써, 소자의 제조 비용을 절감할 수 있는 유기 박막 트랜지스터 및 그 제조 방법을 제공하기 위한 것이다.In addition, the present invention is to provide an organic thin film transistor and a method for manufacturing the same, which can reduce the manufacturing cost of the device by using a low-cost polyimide as an active layer.

또한, 본 발명은 스핀 코팅과 열경화 공정의 간단한 제조 공정을 통해 내부에 금속 나노 입자가 형성된 활성층을 제작함으로써, 소자의 제조 공정을 간소화할 수 있는 유기 박막 트랜지스터 및 그 제조 방법을 제공하기 위한 것이다.In addition, the present invention is to provide an organic thin film transistor and a method for manufacturing the same, which can simplify the manufacturing process of the device by manufacturing an active layer having metal nanoparticles formed therein through a simple manufacturing process of spin coating and thermosetting process. .

또한, 본 발명은 활성층 안에 자발 형성된 금속 나노 입자를 채널로 이용함으로써, 높은 캐리어 이동도를 가지는 유기 박막 트랜지스터 및 그 제조 방법을 제공하기 위한 것이다.In addition, the present invention is to provide an organic thin film transistor having a high carrier mobility and a method of manufacturing the same by using metal nanoparticles spontaneously formed in the active layer as a channel.

본 발명의 이외의 목적들은 하기의 설명을 통해 쉽게 이해될 수 있을 것이다. Other objects of the present invention will be readily understood through the following description.

본 발명의 일 측면에 따르면, 게이트 전극; 게이트 전극 상에 위치하고, 내부에 금속 나노 입자가 분포된 활성층; 활성층의 일측 상에 위치하는 소스 전극; 및 활성층의 타측 상에 위치하는 드레인 전극을 포함하는 유기 박막 트랜지스터가 제공될 수 있다.According to an aspect of the invention, the gate electrode; An active layer disposed on the gate electrode and having metal nanoparticles distributed therein; A source electrode located on one side of the active layer; And a drain electrode positioned on the other side of the active layer.

여기서, 게이트 전극은 도핑된 실리콘(Si) 기판일 수 있고, 활성층은 폴리이 미드로 형성된 고분자 박막일 수 있다. 또한, 금속 나노 입자는 Ni1 - XFeX, 금(Au), 은(Ag), 철(Fe), 니켈(Ni) 및 코발트(Co) 중 어느 하나의 나노 입자일 수 있다.Here, the gate electrode may be a doped silicon (Si) substrate, and the active layer may be a polymer thin film formed of polyimide. In addition, the metal nanoparticles Ni 1 - may be any one of the nanoparticles of the X Fe X, gold (Au), silver (Ag), iron (Fe), nickel (Ni) and cobalt (Co).

여기서, 본 발명의 유기 박막 트랜지스터는 드레인 전극과 소스 전극 간에 인가되는 외부 전압에 따라 활성층에 분포된 금속 나노 입자 사이를 홉핑함에 의해 전자의 이동이 이루어진다.Herein, the organic thin film transistor of the present invention moves electrons by hopping between the metal nanoparticles distributed in the active layer according to an external voltage applied between the drain electrode and the source electrode.

본 발명의 다른 측면에 따르면, (a) 게이트 전극 상에 내부에 금속 나노 입자가 분포된 활성층을 형성하는 단계; 및 (b) 활성층의 일측 상에 소스 전극을 형성하고, 타측 상에 드레인 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법이 제공될 수 있다.According to another aspect of the invention, (a) forming an active layer in which metal nanoparticles are distributed on the gate electrode; And (b) forming a source electrode on one side of the active layer, and forming a drain electrode on the other side thereof.

여기서, 단계 (a)는 (a1) 게이트 전극 상에 제1 고분자 박막을 형성하는 단계; (a2) 제1 고분자 박막 상에 금속 나노 입자를 형성할 금속 재료를 증착하는 단계; (a3) 증착된 금속 재료 상에 제2 고분자 박막을 형성하는 단계; 및 (a4) 제1 고분자 박막, 금속 나노 입자를 형성할 금속 재료, 제2 고분자 박막을 경화시켜 금속 나노 입자 및 제1 고분자 박막과 제2 고분자 박막이 합쳐진 하나의 고분자 박막을 형성하는 단계를 포함할 수 있다.Here, step (a) comprises the steps of (a1) forming a first polymer thin film on the gate electrode; (a2) depositing a metal material to form metal nanoparticles on the first polymer thin film; (a3) forming a second polymer thin film on the deposited metal material; And (a4) curing the first polymer thin film, the metal material to form the metal nanoparticles, and the second polymer thin film to form one polymer thin film in which the metal nanoparticles and the first polymer thin film and the second polymer thin film are combined. can do.

여기서, 활성층은 폴리이미드로 형성된 고분자 박막일 수 있고, 금속 나노 입자는 Ni1-XFeX, 금(Au), 은(Ag), 철(Fe), 니켈(Ni) 및 코발트(Co) 중 어느 하나의 나노 입자일 수 있다.Here, the active layer may be a polymer thin film formed of polyimide, the metal nanoparticles of Ni 1-X Fe X , gold (Au), silver (Ag), iron (Fe), nickel (Ni) and cobalt (Co) It may be any one nanoparticle.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터 및 그 제조 방법을 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 그리고 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, an organic thin film transistor and a method of manufacturing the same according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings, wherein the same or corresponding components are denoted by the same reference numerals and overlapped therewith. The description will be omitted. In describing the present invention, when it is determined that the detailed description of the related well-known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

도 1은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 구조를 개략적으로 나타낸 도면이고, 도 2a 및 도 2b는 본 발명의 유기 박막 트랜지스터에서 활성층 안에 자발 형성된 Ni1-XFeX 나노 입자들을 전자현미경으로 찍은 평면도 및 단면도이다.1 is a view schematically showing the structure of an organic thin film transistor according to an exemplary embodiment of the present invention, Figures 2a and 2b are spontaneously formed Ni 1-X Fe X nanoparticles in the active layer in the organic thin film transistor of the present invention Top view and cross section taken with an electron microscope.

도 1을 참조하면, 본 발명에 따른 유기 박막 트랜지스터는 게이트 전극(110), 내부에 금속 나노 입자(130)가 형성되어 있는 활성층(120), 소스 전극(140) 및 드레인 전극(150)을 포함한다.Referring to FIG. 1, the organic thin film transistor according to the present invention includes a gate electrode 110, an active layer 120 in which metal nanoparticles 130 are formed, a source electrode 140, and a drain electrode 150. do.

게이트 전극(110)으로는 도핑(doping)된 실리콘(Si) 기판이 이용될 수 있다. 실리콘 기판에 불순물이 결합되어 소정의 농도로 도핑되면, 도핑된 실리콘 기판 자체가 전도성을 갖는 전극으로서의 기능을 할 수 있게 된다. 따라서, 본 발명에서는 종래의 유기 박막 트랜지스터와 달리 반도체 기판과 반도체 기판 상에 금속 재료 등을 이용하여 형성되는 게이트 전극을 각각 별도로 제작할 필요가 없다.A doped silicon (Si) substrate may be used as the gate electrode 110. When impurities are bonded to the silicon substrate and doped to a predetermined concentration, the doped silicon substrate itself can function as a conductive electrode. Therefore, in the present invention, unlike the conventional organic thin film transistor, there is no need to separately manufacture a gate electrode formed by using a metal material or the like on the semiconductor substrate and the semiconductor substrate.

활성층(120)은 고분자 박막으로 형성되며, 내부에는 금속 나노 입자(130)가 분포되어 있다. 여기서, 활성층(120)을 형성하는 고분자 박막으로는 폴리이미드가 이용될 수 있고, 금속 나노 입자(130)는 Ni1-XFeX, 금(Au), 은(Ag), 철(Fe), 니켈(Ni) 및 코발트(Co) 중 어느 하나의 나노 입자일 수 있다.The active layer 120 is formed of a polymer thin film, and the metal nanoparticles 130 are distributed therein. Here, polyimide may be used as the polymer thin film forming the active layer 120, and the metal nanoparticles 130 may include Ni 1-X Fe X , gold (Au), silver (Ag), iron (Fe), It may be a nanoparticle of any one of nickel (Ni) and cobalt (Co).

활성층(120) 안에 분포된 금속 산화물 나노 입자(130)의 일 예로서 도 2a 및 도 2b에는 Ni1-XFeX 나노 입자가 도시되고 있다. 도 2a 내지 도 2b에 도시된 바와 같이 Ni1-XFeX 나노 입자는 활성층(120) 안에 분산되어 균일하게 분포하고 있으며, 이러한 금속 나노 입자(130)는 본 발명의 유기 박막 트랜지스터에 인가되는 외부 전압에 따라 캐리어(carrier)의 이동을 위한 채널로서 역할한다(후술할 도 7a 내지 도 7d 참조).As an example of the metal oxide nanoparticles 130 distributed in the active layer 120, Ni 1-X Fe X nanoparticles are illustrated in FIGS. 2A and 2B. As shown in FIGS. 2A to 2B, the Ni 1-X Fe X nanoparticles are dispersed and uniformly distributed in the active layer 120, and the metal nanoparticles 130 are externally applied to the organic thin film transistor of the present invention. It serves as a channel for the movement of the carrier according to the voltage (see FIGS. 7A to 7D to be described later).

소스 전극(140)은 활성층(120)의 일측 상에 형성되고, 드레인 전극(150)은 활성층(120)의 다른 일측 상에 형성된다. 소스 전극(140) 및 드레인 전극(150)으로는 금속 재료를 포함한 다양한 전극 재료가 이용될 수 있다.The source electrode 140 is formed on one side of the active layer 120, and the drain electrode 150 is formed on the other side of the active layer 120. Various electrode materials including a metal material may be used as the source electrode 140 and the drain electrode 150.

도 3은 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조 공정을 개략적으로 나타낸 도면이다.3 is a view schematically illustrating a manufacturing process of an organic thin film transistor according to an exemplary embodiment of the present invention.

도 3의 단계 (a)를 참조하면, 게이트 전극(110) 상에 내부에 금속 나노 입자(130)가 형성(분포)된 고분자 박막(120a)을 형성한다.Referring to step (a) of FIG. 3, the polymer thin film 120a having the metal nanoparticles 130 formed (distributed) is formed on the gate electrode 110.

여기서, 고분자 박막(120a)은 폴리이미드 박막일 수 있다. 폴리이미드는 독특한 열적, 기계적, 유전적 특성 때문에 집적회로의 절연 중간층, 고밀도 연결소자 패키지를 포함한 여러 분야의 초정밀 전자 공업에서 광범위하게 사용되고 있으며, 좋은 절연 특성으로 인해 절연층으로서의 역할을 수행할 수 있다.Here, the polymer thin film 120a may be a polyimide thin film. Because of its unique thermal, mechanical, and dielectric properties, polyimides are widely used in the high-precision electronics industry in many fields, including insulated interlayers in integrated circuits and high-density interconnect package, and their good insulating properties can serve as insulating layers. .

따라서, 본 발명에 따른 유기 박막 트랜지스터에서는 종래의 유기 박막 트랜지스터에서와 달리 게이트 전극(110)과 활성층(120) 사이에 별도의 절연층을 구비할 필요가 없는 제조 공정 및 제조 비용 상의 이점이 있다. 또한, 전기적 및 화학적으로 안정된 폴리이미드 박막을 사용함으로써 외부 환경(예를 들어, 습기 등)에 의한 영향을 최소화하여 고성능 및 장수명을 가지는 유기 박막 트랜지스터를 제작할 수 있다.Therefore, in the organic thin film transistor according to the present invention, unlike the conventional organic thin film transistor, there is an advantage in the manufacturing process and manufacturing cost that does not require a separate insulating layer between the gate electrode 110 and the active layer 120. In addition, by using an electrically and chemically stable polyimide thin film it is possible to manufacture an organic thin film transistor having a high performance and long life by minimizing the influence of the external environment (for example, moisture).

고분자 박막(120a) 및 금속 나노 입자(130)의 형성 방법에 대해서는 이하 도 4에서 상세히 설명한다.A method of forming the polymer thin film 120a and the metal nanoparticles 130 will be described in detail with reference to FIG. 4.

도 3의 단계 (b)를 참조하면, 내부에 금속 나노 입자(130)가 형성된 고분자 박막(120a)이 형성된 후에는 고분자 박막(120a)의 일부를 식각함으로써 게이트 전극(110) 의 일부분 상에 활성층(120)을 형성한다.Referring to step (b) of FIG. 3, after the polymer thin film 120a having the metal nanoparticles 130 formed therein is formed, the active layer is formed on the portion of the gate electrode 110 by etching a portion of the polymer thin film 120a. Form 120.

다만, 도 1 및 도 2를 통해 도시된 본 발명의 일 실시예에 따른 유기 박막 트랜지스터와는 달리 본 발명에 따른 활성층(120)은 게이트 전극(110)의 전면 상에 위치할 수도 있다. 이러한 경우에는 본 단계(도 3의 단계 (b))를 통한 고분자 박막(120a)의 일부 식각 공정은 생략될 수 있으며, 상술한 도 3의 단계 (a)를 통해 형성되는 고분자 박막(120a) 전체가 활성층(120)으로 이용될 수 있다.However, unlike the organic thin film transistor according to the exemplary embodiment of the present invention illustrated in FIGS. 1 and 2, the active layer 120 according to the present invention may be located on the front surface of the gate electrode 110. In this case, some etching processes of the polymer thin film 120a through this step (step (b) of FIG. 3) may be omitted, and the entire polymer thin film 120a formed through the above step (a) of FIG. 3 may be omitted. May be used as the active layer 120.

이러한 고분자 박막(120a)의 일부 식각 공정에 의한 활성층(120)의 형성 방법에 대해서는 이하 도 5에서 상세히 설명한다.A method of forming the active layer 120 by the partial etching process of the polymer thin film 120a will be described in detail with reference to FIG. 5.

도 3의 단계 (c)를 참조하면, 활성층(120) 상의 각각의 소정 위치에 소스 전극(140) 및 드레인 전극(150)을 형성한다. 소스 전극(140) 및 드레인 전극(150)의 형성 방법에 대해서는 이하 도 6에서 상세히 설명한다.Referring to step (c) of FIG. 3, the source electrode 140 and the drain electrode 150 are formed at respective predetermined positions on the active layer 120. A method of forming the source electrode 140 and the drain electrode 150 will be described in detail later with reference to FIG. 6.

도 4는 도 3의 유기 박막 트랜지스터에서의 고분자 박막 안에 금속 나노 입자를 형성하는 일 예를 나타낸 제조 공정도이다.4 is a manufacturing process diagram illustrating an example of forming metal nanoparticles in a polymer thin film of the organic thin film transistor of FIG. 3.

도 4의 단계 (a)를 참조하면, 게이트 전극(110) 상에 고분자 박막의 전구체 물질로 이루어진 박막(이하, 이를 제1 고분자 전구체 박막(121-1)이라 함)을 형성한다.Referring to step (a) of FIG. 4, a thin film made of a precursor material of a polymer thin film (hereinafter, referred to as a first polymer precursor thin film 121-1) is formed on the gate electrode 110.

보다 상세하게는 추후의 공정(도 4의 단계 (d))을 통해 최종적으로 형성하고자 하는 고분자 박막을 기준으로 하였을 때, 그 고분자 박막의 전구체 물질을 소정의 용매와 함께 스핀 코팅하는 등의 방법을 이용하여 게이트 전극(110) 상에 제1 고분자 전구체 박막(121-1)을 형성한다. 예를 들어, 최종 형성하고자 하는 고분자 박막(120a)이 폴리이미드 박막인 경우에는 엔-메틸-2-피롤리돈(NMP : N-Methyl-2-Pyrrolidone)을 용매로 하여 비페닐테트라카르복실릭 디안하이드라이드-피-페닐렌디아민(BPDA-PDA : Biphenyltetracarboxylic Dianhydride-p-Phenylenediamine) 형의 폴리아믹산(이는 폴리이미드의 산성 전구체임)을 게이트 전극(110) 상에 스핀 코팅한다.More specifically, based on the polymer thin film to be finally formed through a subsequent process (step (d) of FIG. 4), a method such as spin coating a precursor material of the polymer thin film with a predetermined solvent, or the like The first polymer precursor thin film 121-1 is formed on the gate electrode 110 by using the thin film. For example, when the polymer thin film 120a to be finally formed is a polyimide thin film, biphenyltetracarboxylic is obtained by using N-Methyl-2-pyrrolidone (NMP: N-Methyl-2-Pyrrolidone) as a solvent. A polyamic acid of the dianhydride-p-phenylenediamine type (BPDA-PDA: Biphenyltetracarboxylic Dianhydride-p-Phenylenediamine), which is an acidic precursor of polyimide, is spin coated on the gate electrode 110.

도 4의 단계 (b)를 참조하면, 제1 고분자 전구체 박막(121-1)을 형성한 이후에는 열경화 공정을 통해 이를 경화시켜 제1 고분자 박막(120a-1)을 형성하고, 형성된 제1 고분자 박막(120a-1) 상에 금속 재료(123)를 증착한다.Referring to step (b) of FIG. 4, after the first polymer precursor thin film 121-1 is formed, the first polymer thin film 120a-1 is formed by curing it through a thermosetting process, and the first polymer formed thereon is formed. The metal material 123 is deposited on the polymer thin film 120a-1.

먼저, 제1 고분자 박막(120a-1)을 형성하는 방법을 폴리이미드 박막의 형성의 경우를 일 예로 들어 설명한다. 먼저, 폴리아믹산의 스핀 코팅시 사용된 용매(즉, NMP)의 제거를 위해 135 ℃에서 30분 동안 열을 가하는 공정을 진행한다. 이를 통해 용매가 제거된 후에는 질소(N2) 환경 하에서 350 ℃에서 2시간 동안 열을 가하는 경화 공정을 진행함으로써 증착된 폴리아믹산이 경화되어 폴리이미드 박막을 형성하게 된다.First, a method of forming the first polymer thin film 120a-1 will be described taking an example of forming a polyimide thin film as an example. First, heat is applied at 135 ° C. for 30 minutes to remove the solvent (ie, NMP) used in the spin coating of the polyamic acid. After the solvent is removed through the curing process of applying heat at 350 ° C. for 2 hours under a nitrogen (N 2 ) environment, the deposited polyamic acid is cured to form a polyimide thin film.

이후, 형성된 제1 고분자 박막(120a-1) 상에 증착되는 금속 재료(123)로는 Ni1-XFeX, 금(Au), 은(Ag), 철(Fe), 니켈(Ni), 코발트(Co) 등이 이용될 수 있으며, 이외에도 추후 설명할 활성층(120) 안에 금속 나노 입자(130)를 형성하여 전하의 이동이 가능한 채널(channel)로서 기능할 수 있는 물질이면 제한없이 이용될 수 있다. 또한, 금속 재료(123)의 증착 방법으로는 스퍼터링(sputtering) 증착법을 포함한 다양한 증착법이 이용될 수 있다. 증착되는 금속 재료(123)의 두께는 본 발명에 이용되는 고분자 박막(120a)의 두께 및 금속 나노 입자(130)를 형성할 금속 재료(123), 용매와 고분자 박막의 전구체 물질의 혼합 비율 및 경화 공정의 조건들에 따라 달라질 수 있으며, 바람직하게는 4 nm가 될 수 있다.Subsequently, the metal material 123 deposited on the formed first polymer thin film 120a-1 may include Ni 1-X Fe X , gold (Au), silver (Ag), iron (Fe), nickel (Ni), and cobalt. (Co) may be used, and other materials may be used without limitation as long as the metal nanoparticles 130 are formed in the active layer 120, which will be described later, and may function as a channel capable of transferring charges. . In addition, as a deposition method of the metal material 123, various deposition methods including a sputtering deposition method may be used. The thickness of the metal material 123 to be deposited is the thickness of the polymer thin film 120a used in the present invention and the mixing ratio and curing of the metal material 123, the solvent and the precursor material of the polymer thin film to form the metal nanoparticles 130. It may vary depending on the conditions of the process, preferably 4 nm.

도 4의 단계 (c)를 참조하면, 증착된 금속 재료(123) 상에 제2 고분자 전구체 박막(121-2)을 형성한다. 이때, 제2 고분자 전구체 박막(121-2)의 형성에는 도 4의 단계 (a)에서와 동일한 물질 및 방법이 이용될 수 있다.Referring to step (c) of FIG. 4, the second polymer precursor thin film 121-2 is formed on the deposited metal material 123. In this case, the same material and method as in step (a) of FIG. 4 may be used to form the second polymer precursor thin film 121-2.

도 4의 단계 (d)를 참조하면, 제2 고분자 전구체 박막(121-2)을 열경화시켜 제2 고분자 박막(120a-2)을 형성한다. 이때, 제2 고분자 박막(120a-2)의 형성에는 도 4의 단계 (b)에서와 동일한 방법이 이용될 수 있다.Referring to step (d) of FIG. 4, the second polymer precursor thin film 121-2 is thermally cured to form the second polymer thin film 120a-2. In this case, the same method as in step (b) of FIG. 4 may be used to form the second polymer thin film 120a-2.

도 4의 단계 (e)를 참조하면, 게이트 전극(110) 상에 형성된 제1 고분자 박막(120a-1), 금속 재료(123) 및 제2 고분자 박막(120a-2)으로부터 내부에 금속 나노 입자(130)가 분포된 하나의 고분자 박막(120a)을 형성한다.Referring to step (e) of FIG. 4, metal nanoparticles are formed from the first polymer thin film 120a-1, the metal material 123, and the second polymer thin film 120a-2 formed on the gate electrode 110. One polymer thin film 120a in which the 130 is distributed is formed.

고분자(120a)의 형성 과정은 다음과 같다. 도 4의 단계 (d)의 열경화 공정이 진행됨에 따라 금속 재료(123) 상에 형성된 제2 고분자 전구체 박막(121-2)은 제2 고분자 박막(120a-2)으로 경화되며, 이러한 열경화 공정 중에 제1 고분자 박막(120a-1)과 제2 고분자 박막(120-2)의 사이에 있는 금속 재료(123)는 금속 나노 입자(130)로 변환된다. 또한, 제1 고분자 박막(120a-1)과 제2 고분자 박막(120a-2)은 이러한 열경화 공정을 통해 하나로 합쳐짐으로써 내부에 금속 나노 입자(130)가 분포된 고분자 박막(120a)이 형성된다. 따라서, 도 4의 단계 (e)는 도 4의 단계 (d)와 반드시 구분되어 진행되는 것은 아니며, 다만 도 4에서는 고분자 박막(120a)의 형성 과정을 보다 명확히 나타내기 위하여 도 4의 단계 (d)와 단계 (e)를 별도로 도시하였다.The formation process of the polymer 120a is as follows. As the thermosetting process of step (d) of FIG. 4 proceeds, the second polymer precursor thin film 121-2 formed on the metal material 123 is cured into a second polymer thin film 120a-2, and such a thermosetting During the process, the metal material 123 between the first polymer thin film 120a-1 and the second polymer thin film 120-2 is converted into metal nanoparticles 130. In addition, the first polymer thin film 120a-1 and the second polymer thin film 120a-2 are combined together through the thermosetting process to form the polymer thin film 120a having the metal nanoparticles 130 distributed therein. do. Therefore, step (e) of FIG. 4 does not necessarily proceed separately from step (d) of FIG. 4, but in FIG. 4, step (d) of FIG. 4 is used to more clearly show a process of forming the polymer thin film 120a. ) And step (e) are shown separately.

도 5는 도 3의 유기 박막 트랜지스터에서의 활성층을 형성하는 일 예를 나타낸 제조 공정도이다. 본 발명에 있어 활성층(120) 형성을 위한 고분자 박막(120a)의 일부 식각 공정은 반드시 이하에서 설명할 방법 및 단계에 한정되는 것은 아니며, 다양한 응용이 가능함은 물론이다.FIG. 5 is a manufacturing process diagram illustrating an example of forming an active layer in the organic thin film transistor of FIG. 3. In the present invention, the etching process of the polymer thin film 120a for forming the active layer 120 is not necessarily limited to the methods and steps to be described below, and various applications are possible.

도 5의 단계 (a)를 참조하면, 고분자 박막(120a) 상에 제1 포토레지스트(124) 및 제2 포토레지스트(125)를 순차적으로 증착한다.Referring to step (a) of FIG. 5, the first photoresist 124 and the second photoresist 125 are sequentially deposited on the polymer thin film 120a.

여기서, 제1 포토레지스트(124)와 제2 포토레지스트(125)는 식각 용액에 대하여 각각 다른 반응성을 가지는 것이 바람직하다. 즉, 제1 포토레지스트(124)와 제2 포토레지스트(125)는 각각 다른 식각 용액에 의해서만 식각될 수 있는 물질로 구성될 수 있다. 이는 고분자 박막(120a)의 일부 식각에 의해 게이트 전극(110)의 일부분 상에 위치하는 활성층(120)을 형성하기 위해서는 제1 포토레지스트(124) 및 제2 포토레지스트(125)가 식각되는 부분이 서로 상이해야 하기 때문이다. 이하, 설명의 편의를 위해 제1 포토레지스트(124)의 식각에 이용되는 식각 용액을 제1 식각 용액이라 하고, 제2 포토레지스트(125)의 식각에 이용되는 식각 용액을 제2 식각 용액이라 한다. 따라서, 제2 포토레지스트(125)는 제1 식각 용액에 의해서 식각되지 않고, 제1 포토레지스트(124)는 제2 식각 용액에 의해서 식각되지 않는다.Here, it is preferable that the first photoresist 124 and the second photoresist 125 have different reactivity with respect to the etching solution. That is, each of the first photoresist 124 and the second photoresist 125 may be formed of a material that can be etched only by different etching solutions. In order to form the active layer 120 positioned on a part of the gate electrode 110 by the partial etching of the polymer thin film 120a, a portion where the first photoresist 124 and the second photoresist 125 are etched is formed. This is because they must be different from each other. Hereinafter, for convenience of description, an etching solution used for etching the first photoresist 124 is called a first etching solution, and an etching solution used for etching the second photoresist 125 is called a second etching solution. . Therefore, the second photoresist 125 is not etched by the first etching solution, and the first photoresist 124 is not etched by the second etching solution.

도 5의 단계 (b)를 참조하면, 제2 식각 용액을 이용하여 제2 포토레지스트(125)의 소정 부분을 식각한다. 여기서, 식각되는 제2 포토레지스트(125)의 소정 부분은 추후 게이트 전극(110) 상에 형성될 활성층(120)의 위치에 대응되는 부분인 것이 바람직하다.Referring to step (b) of FIG. 5, a predetermined portion of the second photoresist 125 is etched using the second etching solution. Here, the predetermined portion of the second photoresist 125 to be etched may be a portion corresponding to the position of the active layer 120 to be later formed on the gate electrode 110.

도 5의 단계 (c)를 참조하면, 제1 포토레지스트(124) 및 제2 포토레지스트(125) 상에 마스크 재료(126)를 증착한다. 마스크 재료(126)로는 추후 고분자 박막(120a)의 일부 식각 공정에 이용될 식각 가스 등에 비해 선택비(selectivity)가 높은 물질이면 제한없이 이용될 수 있다.Referring to step (c) of FIG. 5, a mask material 126 is deposited on the first photoresist 124 and the second photoresist 125. The mask material 126 may be used without limitation as long as the material has a high selectivity compared to the etching gas to be used in some etching processes of the polymer thin film 120a.

도 5의 단계 (d)를 참조하면, 고분자 박막(120a) 상에 증착된 제1 포토레지스트(124), 제2 포토레지스트(125) 및 마스크 재료(126) 중 게이트 전극(110) 상에 활성층(130)이 형성될 위치에 대응되는 부분 상에 증착된 제1 포토레지스트(124) 및 마스크 재료(126)만을 남겨두고 나머지 모두를 제거한다.Referring to step (d) of FIG. 5, an active layer on the gate electrode 110 of the first photoresist 124, the second photoresist 125, and the mask material 126 deposited on the polymer thin film 120a. All but the first photoresist 124 and mask material 126 deposited on the portion corresponding to where the 130 is to be formed are removed.

이러한 제거 공정에는 예를 들어 다음과 같은 방법이 이용될 수 있다. 먼저, 제2 식각 용액을 이용하여 제2 포토레지스트(125)를 제거하고, 제2 포토레지스트(125)의 상부에 적층되어 있는 마스크 재료(126)를 리프트 오프(lift-off)한다. 리프트 오프는 포토레지스트 식각 용액에 웨이퍼(wafer)를 담그게 되면 포토레지스트가 제거되면서 포토레지스트의 상부에 적층되어 있던 물질도 함께 제거되는 방법이다. 이후, 제1 식각 용액을 이용하여 제1 포토레지스트(124)의 소정 부분을 식각한다. 여기서, 식각되는 제1 포토레지스트(124)의 소정 부분은 앞서 식각된 제2 포토레지스트(125)가 위치하던 부분에 대응되는 부분인 것이 바람직하다.For example, the following method may be used for this removal process. First, the second photoresist 125 is removed using the second etching solution, and the mask material 126 stacked on the second photoresist 125 is lifted off. Lift off is a method in which a wafer is immersed in a photoresist etching solution to remove the photoresist and to remove materials stacked on the photoresist. Thereafter, a predetermined portion of the first photoresist 124 is etched using the first etching solution. Here, the predetermined portion of the first photoresist 124 to be etched may be a portion corresponding to the portion where the second photoresist 125 is etched.

도 5의 단계 (e)를 참조하면, 고분자 박막(120a)의 소정 부분을 제거하고, 제1 포토레지스트(124) 및 마스크 재료(126)를 제거하여 게이트 전극(110) 상에 활성층(120)을 형성한다. 활성층(120)의 형성 방법은 다음과 같다.Referring to step (e) of FIG. 5, a portion of the polymer thin film 120a is removed, and the first photoresist 124 and the mask material 126 are removed to form the active layer 120 on the gate electrode 110. To form. The formation method of the active layer 120 is as follows.

먼저, 고분자 박막(120a)의 소정 부분(즉, 제1 포토레지스트(124) 및 마스크 재료(126)가 적층되어 있지 않은 부분)을 제거한다. 예를 들어, 형성된 고분자 박막(120a)이 폴리이미드 박막인 경우에는 산소(O2)와 결합시킨 고에너지의 플라즈마를 이용하여 폴리이미드 박막의 소정 부분을 분해하는 방법으로 제거할 수 있다. 이후, 고분자 박막(120a) 상에 위치하는 제1 포토레지스트(124) 및 마스크 재료(126)를 식각함으로써 게이트 전극(110)의 일부분 상에 위치하는 활성층(120)이 형성된다.First, a predetermined portion of the polymer thin film 120a (that is, the portion where the first photoresist 124 and the mask material 126 are not stacked) is removed. For example, when the formed polymer thin film 120a is a polyimide thin film, a predetermined portion of the polyimide thin film may be removed by using a high energy plasma combined with oxygen (O 2 ). Thereafter, the first photoresist 124 and the mask material 126 that are positioned on the polymer thin film 120a are etched to form an active layer 120 positioned on a portion of the gate electrode 110.

도 6은 도 3의 유기 박막 트랜지스터에서의 소스 전극 및 드레인 전극을 형성하는 일 예를 나타낸 제조 공정도이다.6 is a manufacturing process diagram illustrating an example of forming a source electrode and a drain electrode in the organic thin film transistor of FIG. 3.

도 6의 단계 (a)를 참조하면, 게이트 전극(110) 중 외부로 노출되어 있는 부분 및 활성층(120) 상에 제3 포토레지스트(127)를 증착한다.Referring to step (a) of FIG. 6, a third photoresist 127 is deposited on a portion of the gate electrode 110 that is exposed to the outside and the active layer 120.

도 6의 단계 (b)를 참조하면, 증착된 제3 포토레지스트(127)의 소정 부분을 식각한다. 여기서, 식각되는 제3 포토레지스트(127)의 소정 부분은 추후 공정(도 6의 단계 (d))을 통해 형성될 소스 전극(140) 및 드레인 전극(150)의 위치에 대응되는 부분인 것이 바람직하다.Referring to step (b) of FIG. 6, a predetermined portion of the deposited third photoresist 127 is etched. Here, the predetermined portion of the third photoresist 127 to be etched may be a portion corresponding to the positions of the source electrode 140 and the drain electrode 150 to be formed through a later process (step (d) of FIG. 6). Do.

도 6의 단계 (c)를 참조하면, 활성층(120) 중 외부에 노출되어 있는 부분 및 제3 포토레지스트(127) 상에 전극 재료(145)를 증착한다. 여기서, 전극 재료(145)로는 소스 전극(140) 및 드레인 전극(150)으로 기능할 수 있는 물질이라면 제한없이 이용될 수 있다.Referring to step (c) of FIG. 6, the electrode material 145 is deposited on the portion of the active layer 120 that is exposed to the outside and the third photoresist 127. Here, as the electrode material 145, any material that can function as the source electrode 140 and the drain electrode 150 may be used without limitation.

도 6의 단계 (d)를 참조하면, 제3 포토레지스트(127) 및 제3 포토레지스트(127)의 상부에 적층된 전극 재료(145)를 제거하여 활성층(120) 상에 소스 전극(140) 및 드레인 전극(150)을 각각 형성한다. 이러한 제거 공정에는 예를 들어 먼저 제3 포토레지스트(127)를 식각한 후, 제3 포토레지스트(127)의 상부에 적층된 전극 재료(145)를 리프트 오프하는 방법이 이용될 수 있다.Referring to step (d) of FIG. 6, the source electrode 140 on the active layer 120 is removed by removing the third photoresist 127 and the electrode material 145 stacked on the third photoresist 127. And drain electrodes 150 are formed, respectively. For example, a method of first etching the third photoresist 127 and then lifting off the electrode material 145 stacked on the third photoresist 127 may be used.

이하, 도 7a 내지 도 7d를 참조하여 본 발명에 따른 유기 박막 트랜지스터의 동작 원리를 설명한다.Hereinafter, the operating principle of the organic thin film transistor according to the present invention will be described with reference to FIGS. 7A to 7D.

도 7a는 외부 전압이 인가되지 않은 경우에 있어 본 발명에 따른 유기 박막 트랜지스터의 초기 동작 상태를 설명하기 위한 대역도이고, 도 7b는 게이트 전극과 소스 전극 간에 외부 전압(VGS)이 인가된 경우에 있어 본 발명에 따른 유기 박막 트랜지스터의 동작 상태를 설명하기 위한 대역도이고, 도 7c는 드레인 전극과 소스 전극 간에 외부 전압(VDS)이 인가된 경우에 있어 본 발명에 따른 유기 박막 트랜지스터의 동작 상태를 설명하기 위한 대역도이며, 도 7d는 VGS 및 VDS가 동시에 인가된 경우에 있어 본 발명에 따른 유기 박막 트랜지스터의 동작 상태를 설명하기 위한 대역도이다.7A is a band diagram illustrating an initial operating state of an organic thin film transistor according to the present invention when no external voltage is applied, and FIG. 7B is a case where an external voltage V GS is applied between a gate electrode and a source electrode. In FIG. 7C is a band diagram illustrating an operating state of an organic thin film transistor according to an exemplary embodiment of the present invention, and FIG. 7C illustrates an operation of the organic thin film transistor according to an exemplary embodiment when an external voltage V DS is applied between a drain electrode and a source electrode. FIG. 7D is a band diagram for describing an operating state of an organic thin film transistor according to the present invention when V GS and V DS are simultaneously applied.

여기서, 도 7a 내지 도 7d에 도시된 게이트 전극(110), 소스 전극(140) 및 드레인 전극(150)의 위치는 소자 동작 원리의 설명의 편의를 위해 각각의 상대적인 위치를 고려하여 나타낸 것에 불과하며, 대역도 상의 실제 위치와 반드시 일치하는 것은 아니다. 또한, 이하에서는 설명의 편의를 위해 도 7a 내지 도 7d에서 도시된 바와 같이 활성층(120) 안에 총 7개의 금속 나노 입자(130-1 내지 130-7)가 형성되어 있는 것으로 가정하기로 한다. 또한, 도 7b 내지 도 7d에서는 도면 식별의 편의를 위해 7개의 금속 나노 입자(130-1 내지 130-7) 및 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8) 각각에 대한 식별번호를 생략하여 도시하였다.Here, the positions of the gate electrode 110, the source electrode 140, and the drain electrode 150 illustrated in FIGS. 7A to 7D are merely shown in consideration of their relative positions for convenience of explanation of the device operation principle. However, this does not necessarily match the actual position on the band diagram. In addition, hereinafter, it is assumed that a total of seven metal nanoparticles 130-1 to 130-7 are formed in the active layer 120 as illustrated in FIGS. 7A to 7D for convenience of description. In addition, in FIGS. 7B to 7D, seven metal nanoparticles 130-1 to 130-7 and energy barriers 120-1 to 120-8 are identified by the active layer 120 for convenience of drawing identification. The numbers are omitted.

도 7a를 참조하면, 유기 박막 트랜지스터의 게이트 전극(110), 소스 전극(140) 및 드레인 전극(150)에는 어떠한 외부 전압도 인가되지 않고 있다. 이와 같이 소자에 외부 전압이 인가되지 않은 초기 상태에서의 활성층(120)의 내부에는 금속 나노 입자(130)가 일정한 간격으로 배열되어 있으며, 캐리어의 이동은 없는 것을 알 수 있다. 또한, 소자의 초기 상태에서 7개의 금속 나노 입자(130-1 내지 130-7) 사이의 활성층(120)에 의한 에너지 장벽(120-2 내지 120-7)은 일정한 두께를 가지면서 배열되고 있으며, 이는 소스 전극(140) 또는 드레인 전극(150)과의 계면에 형성된 활성층(120)에 의한 에너지 장벽(120-1 또는 120-8)보다 상대적으로 얇게 형성되고 있다.Referring to FIG. 7A, no external voltage is applied to the gate electrode 110, the source electrode 140, and the drain electrode 150 of the organic thin film transistor. As such, it can be seen that the metal nanoparticles 130 are arranged at regular intervals in the active layer 120 in the initial state where no external voltage is applied to the device, and there is no carrier movement. In addition, in the initial state of the device, the energy barriers 120-2 to 120-7 by the active layer 120 between the seven metal nanoparticles 130-1 to 130-7 are arranged to have a constant thickness. This is relatively thinner than the energy barrier 120-1 or 120-8 by the active layer 120 formed at the interface with the source electrode 140 or the drain electrode 150.

도 7b를 참조하면, 유기 박막 트랜지스터의 게이트 전극(110)과 소스 전극(140) 간에는 외부 전압 VGS가 인가되고, 드레인 전극(150)과 소스 전극(140) 간은 접지(ground)되고 있다. 이때, 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8)은 외부 전압 VGS가 인가됨에 따라 형성된 전계(E)에 의한 영향으로 전계(E)의 방향을 따라 휘게 된다. 이와 같이 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8)이 휘게 되면, 전하가 느끼는 에너지 장벽의 두께가 외부 전압을 인가하지 않았을 때의 에너지 장벽의 두께보다 상대적으로 감소하게 된다. 즉, 외부 전압 VGS의 인가에 의해 캐리어가 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8)을 보 다 쉽게 터널링(tunneling)하여 금속 나노 입자(130)에 주입될 수 있는 환경이 조성된다.Referring to FIG. 7B, an external voltage V GS is applied between the gate electrode 110 and the source electrode 140 of the organic thin film transistor, and the drain electrode 150 and the source electrode 140 are grounded. At this time, the energy barriers 120-1 to 120-8 by the active layer 120 are bent along the direction of the electric field E due to the influence of the electric field E formed when the external voltage V GS is applied. As such, when the energy barriers 120-1 to 120-8 by the active layer 120 are bent, the thickness of the energy barrier felt by the charge is relatively reduced than the thickness of the energy barrier when no external voltage is applied. That is, an environment in which carriers can be tunneled more easily to the energy barriers 120-1 through 120-8 by the active layer 120 and applied to the metal nanoparticles 130 by the application of the external voltage V GS . This is formulated.

여기서, 터널링은 에너지가 작은 입자가 보다 높은 에너지 장벽을 양자 효과에 의해 투과하는 현상이다. 이는 고전 역학에서는 불가능한 현상이며, 오직 양자 역학으로만 설명할 수 있다. 터널링은 다이렉트 터널링(Direct tunneling)과 파울러-노드하임 터널링(Fowler-Nordheim tunneling)으로 나눌 수 있다. 다이렉트 터널링은 터널링 장벽의 모양이 사각형 모양을 하고 있을 때 발생하는 터널링이며(즉, 외부 전계가 작을 때), 파울러-노드하임 터널링은 장벽에 가해지는 외부 전계가 강해짐에 따라 에너지 장벽의 모양이 사각형에서 삼각형으로 변화했을 때 발생하는 터널링이다. 특히, 파울러-노드하임 터널링은 물리적인 에너지 장벽의 두께는 변화하지 않지만, 입자가 느끼는 실질적인 에너지 장벽의 두께는 감소하기 때문에 발생하는 것으로 보다 많은 입자의 터널링이 일어난다. 따라서, 동일한 전계에서는 파울러-노드하임 터널링에 의한 전류가 다이렉트 터널링에 의한 전류보다 크다. 일반적으로 소자에서 일어나는 현상은 두 가지가 합쳐져서 발생하는데, 외부 전계가 작은 경우에는 다이렉트 터널링에 의해서, 외부 전계가 높아지면 파울러-노드하임 터널링에 의해서 입자가 주입된다.Here, tunneling is a phenomenon in which particles with low energy transmit a higher energy barrier by quantum effects. This is not possible in classical mechanics and can only be explained by quantum mechanics. Tunneling can be divided into direct tunneling and Fowler-Nordheim tunneling. Direct tunneling is tunneling that occurs when the tunneling barrier is rectangular in shape (ie, when the external electric field is small), and Fowler-Nordheim tunneling is rectangular when the energy barrier becomes stronger as the external electric field applied to the barrier becomes stronger. Tunneling that occurs when you change from to a triangle. In particular, Fowler-Nordheim tunneling occurs because the thickness of the physical energy barrier does not change, but because the thickness of the actual energy barrier felt by the particles decreases, resulting in more tunneling of the particles. Thus, in the same electric field, the current by Fowler-Nordheim tunneling is greater than the current by direct tunneling. In general, the phenomenon occurring in the device is a combination of the two, the particle is injected by direct tunneling when the external electric field is small, Fowler-nodeheim tunneling when the external electric field is high.

다만, 도 7b에서와 같이 게이트 전극(110)과 소스 전극(140) 간에 인가되는 외부 전압 VGS 만으로는 캐리어의 이동은 일어나지 않는다. 이는 본 발명에 따른 활성층(120)이 게이트 전극(110)과 소스 전극(140) 간의 캐리어의 이동을 막는 절연층으로서의 기능도 수행하기 때문이다.However, as shown in FIG. 7B, only the external voltage V GS applied between the gate electrode 110 and the source electrode 140 does not move the carrier. This is because the active layer 120 according to the present invention also functions as an insulating layer that prevents the carrier from moving between the gate electrode 110 and the source electrode 140.

도 7c를 참조하면, 유기 박막 트랜지스터의 드레인 전극(150)과 소스 전극(140) 간에는 외부 전압 VDS가 인가되고, 게이트 전극(110)과 소스 전극(140) 간은 접지되고 있다. 외부 전압 VDS가 인가되면 캐리어(예를 들어, 전자(111))의 이동이 가능해진다. 즉, 인가된 전압 VDS에 의해 소스 전극(140)으로부터 전자(111)가 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8)을 뚫고 드레인 전극(150) 쪽으로 이동하게 된다.Referring to FIG. 7C, an external voltage V DS is applied between the drain electrode 150 and the source electrode 140 of the organic thin film transistor, and the gate electrode 110 and the source electrode 140 are grounded. When the external voltage V DS is applied, the carrier (for example, the electron 111) can be moved. That is, electrons 111 move from the source electrode 140 to the drain electrode 150 through the energy barriers 120-1 to 120-8 by the active layer 120 by the applied voltage V DS .

이때, 활성층(120) 안에 형성된 금속 나노 입자(130)는 전자(111)의 이동을 위한 채널(channel)로서 이용된다. 즉, 에너지 장벽(120-1 내지 120-8)을 터널링하는 전자(111)는 활성층(120) 내에 일정 간격으로 배열된 각각의 금속 나노 입자(130-1 내지 130-7)를 매개하여 그 사이를 홉핑(hopping)하는 방법으로 이동한다(도 7c의 X 참조). 이와 같은 이유로 본 발명의 유기 박막 트랜지스터는 캐리어의 이동 속도가 빨라서 종래의 유기 박막 트랜지스터보다 높은 캐리어 이동도 및 보다 좋은 전류-전압 특성을 가지게 된다.In this case, the metal nanoparticles 130 formed in the active layer 120 are used as a channel for the movement of the electrons 111. That is, the electrons 111 tunneling the energy barriers 120-1 to 120-8 are interposed between the metal nanoparticles 130-1 to 130-7 arranged at regular intervals in the active layer 120. Move by the method of hopping (see X in FIG. 7C). For this reason, the organic thin film transistor of the present invention has a high carrier mobility and better current-voltage characteristics than the conventional organic thin film transistor because of the fast moving speed of the carrier.

다만, 도 7c에서는 게이트 전극(110)과 소스 전극(140) 간에 인가된 외부 전압 VGS에 의해 전계(E)가 형성되는 도 7b에 비해 전자(111)가 느끼는 에너지 장벽의 두께가 두껍다. 따라서, 소스 전극(140) 측에 형성된 전자는 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8)을 쉽게 터널링하지 못하며, 금속 나노 입자(130)로 주입되는 전자(111)의 양이 아주 작아서 소스 전극(140)과 드레인 전극(150) 간에는 전류가 거의 흐르지 않게 된다.However, in FIG. 7C, the thickness of the energy barrier felt by the electron 111 is thicker than that in FIG. 7B in which the electric field E is formed by the external voltage V GS applied between the gate electrode 110 and the source electrode 140. Accordingly, the electrons formed on the source electrode 140 side do not easily tunnel the energy barriers 120-1 to 120-8 by the active layer 120, and the amount of electrons 111 injected into the metal nanoparticles 130. This is so small that little current flows between the source electrode 140 and the drain electrode 150.

도 7d를 참조하면, 유기 박막 트랜지스터의 드레인 전극(150)과 소스 전극(140) 간에는 외부 전압 VDS가 인가되고, 게이트 전극(110)과 소스 전극(140) 간에는 외부 전압 VGS가 인가되고 있다. 이와 같이 소자에 외부 전압 VDS 및 VGS가 동시에 인가되면, 형성된 전계(E)에 의해 전자(111)가 느끼는 활성층(120)에 의한 에너지 장벽(120-1 내지 120-8)의 두께가 상대적으로 작아지므로 보다 많은 전자(111)가 소스 전극(140)으로부터 금속 나노 입자(130)로 주입되게 된다. 따라서, 소스 전극(140)과 드레인 전극(150) 간을 흐르는 전류가 크게 증가한다. 이를 전자(111)의 터널링 효과의 측면에서 보면, 전계(E)가 강해짐에 따라 에너지 장벽의 모양이 사각형에서 삼각형으로 변화함으로써 전자(111)가 느끼는 실질적인 에너지 장벽의 두께는 감소하여 발생하는 Fowler-Nordheim 터널링의 양이 증가하는 것이라고 할 수 있다.Referring to FIG. 7D, an external voltage V DS is applied between the drain electrode 150 and the source electrode 140 of the organic thin film transistor, and an external voltage V GS is applied between the gate electrode 110 and the source electrode 140. . When the external voltages V DS and V GS are simultaneously applied to the device as described above, the thicknesses of the energy barriers 120-1 to 120-8 by the active layer 120 felt by the electrons 111 by the formed electric field E are relative. As it becomes smaller, more electrons 111 are injected into the metal nanoparticles 130 from the source electrode 140. Therefore, the current flowing between the source electrode 140 and the drain electrode 150 is greatly increased. In view of the tunneling effect of the electrons 111, the Fowler- is generated by decreasing the thickness of the actual energy barrier felt by the electrons 111 as the shape of the energy barrier changes from square to triangular as the electric field E becomes stronger. The amount of Nordheim tunneling is increasing.

상술한 바와 같이, 본 발명에 따른 유기 박막 트랜지스터는 활성층(120) 안에 형성된 금속 나노 입자(130)를 캐리어 이동을 위한 채널로서 이용하며, 인가되는 외부 전압에 따라 금속 나노 입자(130) 사이를 홉핑하는 방법으로 이동하는 캐리어에 의해 소자의 동작이 이루어진다. 이때, 캐리어 이동도(carrier mobility)는 소자에 인가되는 외부 전압의 크기, 활성층(120) 안에 형성된 금속 나노 입자(130)의 밀도 등에 의해 조절될 수 있으며, 이를 통해 소자의 성능을 최적화할 수 있다.As described above, the organic thin film transistor according to the present invention uses the metal nanoparticles 130 formed in the active layer 120 as a channel for carrier movement, and hops between the metal nanoparticles 130 according to an applied external voltage. The operation of the device is made by the carrier moving in a way. In this case, carrier mobility may be controlled by the magnitude of the external voltage applied to the device, the density of the metal nanoparticles 130 formed in the active layer 120, and thus, the performance of the device may be optimized. .

상술한 바와 같이, 본 발명에 따른 유기 박막 트랜지스터 및 그 제조 방법에 의하면, 전기적 및 화학적으로 안정된 폴리이미드를 활성층으로 사용함으로써, 외부 환경에 의한 영향을 최소화할 수 있고, 소자가 고성능 및 장수명을 가질 수 있는 효과가 있다.As described above, according to the organic thin film transistor and the manufacturing method thereof according to the present invention, by using an electrically and chemically stable polyimide as the active layer, it is possible to minimize the influence of the external environment, the device has a high performance and long life It can be effective.

또한, 본 발명은 가격이 저렴한 폴리이미드를 활성층으로 이용함으로써, 소자의 제조 비용을 절감할 수 있는 효과가 있다.In addition, the present invention has the effect of reducing the manufacturing cost of the device by using a low-cost polyimide as an active layer.

또한, 본 발명은 스핀 코팅과 열경화 공정의 간단한 제조 공정을 통해 내부에 금속 나노 입자가 형성된 활성층을 제작함으로써, 소자의 제조 공정을 간소화할 수 있는 효과가 있다.In addition, the present invention has the effect of simplifying the manufacturing process of the device by manufacturing an active layer having metal nanoparticles formed therein through a simple manufacturing process of spin coating and thermosetting process.

또한, 본 발명은 활성층 안에 자발 형성된 금속 나노 입자를 채널로 이용함으로써, 소자의 캐리어 이동도를 높일 수 있는 효과가 있다.In addition, the present invention has the effect of increasing the carrier mobility of the device by using the metal nanoparticles spontaneously formed in the active layer as a channel.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be readily understood that modifications and variations are possible.

Claims (9)

게이트 전극;A gate electrode; 상기 게이트 전극 상에 위치하고, 금속 나노 입자가 폴리이미드 박막 내부에 분포된 활성층;An active layer disposed on the gate electrode and having metal nanoparticles distributed in the polyimide thin film; 상기 활성층의 일측 상에 위치하는 소스 전극; 및A source electrode on one side of the active layer; And 상기 활성층의 타측 상에 위치하는 드레인 전극A drain electrode located on the other side of the active layer 을 포함하는 유기 박막 트랜지스터.Organic thin film transistor comprising a. 제1항에 있어서,The method of claim 1, 상기 게이트 전극은 도핑된 실리콘(Si) 기판인 것을 특징으로 하는 유기 박막 트랜지스터.The gate electrode is an organic thin film transistor, characterized in that the doped silicon (Si) substrate. 삭제delete 제1항에 있어서,The method of claim 1, 상기 금속 나노 입자는 Ni1-XFeX, 금(Au), 은(Ag), 철(Fe), 니켈(Ni) 및 코발트(Co) 중 어느 하나의 나노 입자인 것을 특징으로 하는 유기 박막 트랜지스터.The metal nanoparticle is an organic thin film transistor, characterized in that the nanoparticles of any one of Ni 1-X Fe X , gold (Au), silver (Ag), iron (Fe), nickel (Ni) and cobalt (Co). . 제1항에 있어서,The method of claim 1, 상기 드레인 전극과 상기 소스 전극 간에 인가되는 외부 전압에 따라 상기 활성층에 분포된 상기 금속 나노 입자 사이를 홉핑함에 의해 전자의 이동이 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 1, wherein electrons move by hopping between the metal nanoparticles distributed in the active layer according to an external voltage applied between the drain electrode and the source electrode. 게이트 전극 상에 폴리이미드로 이루어진 제1 고분자 박막을 형성하는 단계;Forming a first polymer thin film made of polyimide on the gate electrode; 상기 제1 고분자 박막 상에 금속 나노 입자를 형성할 금속 재료를 증착하는 단계;Depositing a metal material to form metal nanoparticles on the first polymer thin film; 상기 증착된 금속 재료 상에 폴리이미드로 이루어진 제2 고분자 박막을 형성하는 단계;Forming a second polymer thin film made of polyimide on the deposited metal material; 상기 제1 고분자 박막, 상기 금속 재료, 상기 제2 고분자 박막을 경화시켜 상기 제1 고분자 박막과 상기 제2 고분자 박막이 합쳐진 하나의 고분자 박막의 내부에 상기 금속 나노 입자가 분포된 활성층을 형성하는 단계; 및Curing the first polymer thin film, the metal material, and the second polymer thin film to form an active layer in which the metal nanoparticles are distributed in one polymer thin film in which the first polymer thin film and the second polymer thin film are combined. ; And 상기 활성층의 일측 상에 소스 전극을 형성하고, 타측 상에 드레인 전극을 형성하는 단계Forming a source electrode on one side of the active layer, and forming a drain electrode on the other side 를 포함하는 유기 박막 트랜지스터의 제조 방법.Method for manufacturing an organic thin film transistor comprising a. 삭제delete 삭제delete 제6항에 있어서,The method of claim 6, 상기 금속 나노 입자는 Ni1 - XFeX, 금(Au), 은(Ag), 철(Fe), 니켈(Ni) 및 코발트(Co) 중 어느 하나의 나노 입자인 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.The metal nanoparticle is an organic thin film transistor, characterized in that the nanoparticles of any one of Ni 1 - X Fe X , gold (Au), silver (Ag), iron (Fe), nickel (Ni) and cobalt (Co). Method of preparation.
KR1020060100873A 2006-10-17 2006-10-17 Organic thin film transistor and manufacturing method thereof KR100792036B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060100873A KR100792036B1 (en) 2006-10-17 2006-10-17 Organic thin film transistor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060100873A KR100792036B1 (en) 2006-10-17 2006-10-17 Organic thin film transistor and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR100792036B1 true KR100792036B1 (en) 2008-01-04

Family

ID=39216866

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060100873A KR100792036B1 (en) 2006-10-17 2006-10-17 Organic thin film transistor and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100792036B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111789B2 (en) 2013-06-10 2015-08-18 Samsung Display Co., Ltd. Thin film transistor array panel

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020086870A (en) * 1999-12-21 2002-11-20 플라스틱 로직 리미티드 Solution processed devices
JP2004048062A (en) * 2003-09-29 2004-02-12 Sharp Corp Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal
KR20060008526A (en) * 2004-07-21 2006-01-27 삼성에스디아이 주식회사 Tft, and flat panel display device therewith
KR20060059608A (en) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 Flat panel display
KR20060087500A (en) * 2003-08-04 2006-08-02 나노시스, 인크. System and process for producing nanowire composites and electronic substrates therefrom

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020086870A (en) * 1999-12-21 2002-11-20 플라스틱 로직 리미티드 Solution processed devices
KR20020089313A (en) * 1999-12-21 2002-11-29 플라스틱 로직 리미티드 Inkjet-fabricated intergrated circuits
KR20060087500A (en) * 2003-08-04 2006-08-02 나노시스, 인크. System and process for producing nanowire composites and electronic substrates therefrom
JP2004048062A (en) * 2003-09-29 2004-02-12 Sharp Corp Method for fabricating semiconductor nanocrystal and semiconductor memory device using the semiconductor nanocrystal
KR20060008526A (en) * 2004-07-21 2006-01-27 삼성에스디아이 주식회사 Tft, and flat panel display device therewith
KR20060059608A (en) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 Flat panel display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111789B2 (en) 2013-06-10 2015-08-18 Samsung Display Co., Ltd. Thin film transistor array panel

Similar Documents

Publication Publication Date Title
Małachowski et al. Organic field-effect transistors
US7067840B2 (en) Method and device for reducing the contact resistance in organic field-effect transistors by embedding nanoparticles to produce field boosting
US8815683B2 (en) Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
US8497506B2 (en) Protecting semiconducting oxides
KR102325523B1 (en) Metal chalcogenide device and method for manufacturing same
Park et al. High-performance polymer TFTs printed on a plastic substrate
US20130134391A1 (en) Reducing Contact Resistance for Field-Effect Transistor Devices
WO2005069383A1 (en) Field effect transistor and display using same
US5693977A (en) N-channel field effect transistor including a thin-film fullerene
KR100467330B1 (en) Field effect transistor using Vanadium dioxide layer as channel material
US20030092214A1 (en) Method and configuration for reducing the electrical contact resistance in organic field-effect transistors by embedding nanoparticles to produce field boosting at the interface between the contact material and the organic semiconductor material
JP4433746B2 (en) Organic field effect transistor and manufacturing method thereof
KR101818796B1 (en) Adhesion layer for solution-processed transition metal oxides on inert metal contacts
JP2007273594A (en) Field-effect transistor
KR100792036B1 (en) Organic thin film transistor and manufacturing method thereof
US20060094198A1 (en) Integrated analog circuit using switched capacitor technology
US20090117686A1 (en) Method of fabricating organic semiconductor device
Sambandan et al. Fast polymer semiconductor transistor by nano-particle self assembly
JP2007180131A (en) Organic fet, and method of manufacturing same
TWI515912B (en) Semiconductor device
Ghosh et al. Nonvolatile Memory Effect in a Au/Cu–ZnO/p-Si Type of Metal–Insulator–Semiconductor Structure
KR100804540B1 (en) Electric devices comprising Homogenous-crystalline organic semiconductor layer, colloidal suspension for preparing the Homogenous-crystalline organic semiconductor layer, and method for producing of the Homogenous-crystalline organic semiconductor layer
WO2011065083A1 (en) Organic thin film transistor, and process for production thereof
KR102622982B1 (en) Organic thin film transistor and method for fabricating the same
Huang et al. Tunneling-assisted carrier transfer in pentacene-based thin-film transistors with a MoO 3 buffer layer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141010

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161114

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee