KR100612048B1 - Chip bonding method - Google Patents

Chip bonding method Download PDF

Info

Publication number
KR100612048B1
KR100612048B1 KR1020050059532A KR20050059532A KR100612048B1 KR 100612048 B1 KR100612048 B1 KR 100612048B1 KR 1020050059532 A KR1020050059532 A KR 1020050059532A KR 20050059532 A KR20050059532 A KR 20050059532A KR 100612048 B1 KR100612048 B1 KR 100612048B1
Authority
KR
South Korea
Prior art keywords
solder
platform
bonding
chip
optical waveguide
Prior art date
Application number
KR1020050059532A
Other languages
Korean (ko)
Inventor
박윤정
박상호
신장욱
김덕준
한영탁
성희경
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020050059532A priority Critical patent/KR100612048B1/en
Application granted granted Critical
Publication of KR100612048B1 publication Critical patent/KR100612048B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

본 발명은 레이저 다이오드 및 포토 다이오드 등의 광 능동소자 칩과 광도파로 플랫폼 간의 결합을 위한 플립칩 본딩에 관한 것으로, 특히 솔더를 상기 칩의 도금층 상에만 형성하고 상기 플랫폼에는 상기 솔더의 조성에 영향을 주지 않도록 1㎛미만의 솔더 패드용 UBM(Under Bump Metal) 막을 형성하며, 칩을 용융점 이상, 광도파로 플랫폼을 용융점 이하의 온도로 가열하여 상호 접합시킴으로써, 단일의 플랫폼 상에 다수의 칩을 본딩 함에 있어 솔더의 산화로 인한 본딩 횟수가 제한되는 문제를 개선한다. 또한 종래의 플랫폼에 솔더를 형성하는 방법에 비하여 양산율이 높은 칩 제작에 비교적 고가의 솔더 공정을 포함시킴으로써, 전체 광모듈의 저가화를 기대할 수 있다.The present invention relates to flip chip bonding for coupling between an optical active device chip such as a laser diode and a photo diode and an optical waveguide platform. In particular, a solder is formed only on a plating layer of the chip, and the platform affects the composition of the solder. Bonding multiple chips on a single platform by forming an UBM (Under Bump Metal) film for solder pads of less than 1 μm, and bonding them together by heating them to temperatures above the melting point and optical waveguide platforms below the melting point. This improves the problem of limited number of bonding due to oxidation of the solder. In addition, by incorporating a relatively expensive solder process in the chip manufacturing process with a high mass production rate compared to the method of forming a solder on a conventional platform, it is possible to expect the cost of the entire optical module.

하이브리드 집적 광모듈, 실리카 PLC 플랫폼, 멀티칩 본딩, 다중 플립칩 본딩 Hybrid Integrated Optical Module, Silica PLC Platform, Multichip Bonding, Multiple Flipchip Bonding

Description

칩 본딩 방법{Chip Bonding Method}Chip Bonding Method

도 1a 및 도 1b는 종래 기술에 따른 플립칩 본딩 방법에서의 솔더의 위치를 나타내는 단면도.1A and 1B are cross-sectional views showing the position of solder in a flip chip bonding method according to the prior art.

도 2는 종래 기술에 따른 다중 플립칩 본딩 방법의 과정을 나타내는 공정 단면도.Figure 2 is a process cross-sectional view showing a process of a multiple flip chip bonding method according to the prior art.

도 3은 본 발명에 따른 다중 플립칩 본딩 방법을 위한 솔더의 위치를 나타내는 단면도.Figure 3 is a cross-sectional view showing the position of the solder for the multiple flip chip bonding method according to the present invention.

도 4는 본 발명의 일 실시예에 따른 다중 플립칩 본딩 방법의 과정을 나타내는 공정 단면도.4 is a cross-sectional view illustrating a process of a multiple flip chip bonding method according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

31 : 광 능동소자 칩 32 : 도금층 31 optical active element chip 32 plating layer

33 : 솔더 35 : 광도파로 플랫폼 33: solder 35: optical waveguide platform

36 : UBM 막36: UBM membrane

본 발명은 다수개의 광 능동소자 칩과 광도파로 플랫폼 간의 결합을 위한 플립칩 본딩 방법에 관한 것으로, 특히 광 도파 효율이 떨어지지 않도록 광 능동소자간에 상당한 정도의 정렬을 유지할 수 있도록 본딩하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip chip bonding method for coupling between a plurality of optical active device chips and an optical waveguide platform, and more particularly, to a bonding method for maintaining a considerable degree of alignment between optical active devices so as not to reduce optical waveguide efficiency. .

하나의 광섬유에 여러 파장을 실어 전송용량을 확대하는 파장다중화 기술(WDM, Wavelength Division Multiplexing)이 국간망에서 성공적으로 도입된데 이어 가입자 망에서의 트래픽 병목 현상을 해결하고 다양한 서비스 품질 및 고속화된 데이터 전송을 위한 대안으로써 가입자 당 독립 파장을 할당할 수 있는 WDM-PON(Wavelength Division Multiplexing-Passive Optical Network)이 주목 받고 있다. 이러한 WDM-PON의 개발에 있어 핵심 사안은 고속 신호 전송 및 파장 안정성과 더불어 가입자 망에 활용됨에 따라 망을 구성하는 광모듈이 저가로 공급되어야 한다는 것이다. 이에 광원/광검출 소자 및 광 다중화기/역다중화기를 하나의 기판에 집적할 수 있는 광도파로 플랫폼 기반의 하이브리드 집적 광모듈은 우수한 양산성과 저가의 패키징 비용 등의 장점으로 FTTH(Fiber to the Home) 네트워크 초기 시장 및 서비스를 선점하기 위한 연구가 활발하다. Wavelength Division Multiplexing (WDM), which extends the transmission capacity by loading multiple wavelengths in one optical fiber, has been successfully introduced in the inter-station network, which solves traffic bottlenecks in subscriber networks and provides various service quality and high-speed data. As an alternative for transmission, a Wavelength Division Multiplexing-Passive Optical Network (WDM-PON) that can allocate independent wavelengths per subscriber has attracted attention. A key issue in the development of such WDM-PON is that the optical modules that make up the network must be supplied at low cost as it is utilized in subscriber networks along with high-speed signal transmission and wavelength stability. Therefore, the hybrid integrated optical module based on the optical waveguide platform that can integrate the light source / photodetector and the optical multiplexer / demultiplexer on one substrate has the advantages of excellent mass production and low cost of packaging. There is active research to preoccupy the network initial market and service.

하이브리드 집적 광모듈의 제작에 필요한 요소 기술로는 광도파로 제조 기술, 깊이 식각 및 메탈 증착 등의 후공정을 통한 플랫폼 형성 기술, 및 광 능동소자 칩을 제작된 광도파로 플랫폼 상에 실장하는 플립칩 본딩 기술을 들 수 있다. WDM-PON을 구성하는 광모듈의 경우 또한 상기 기술로 제작되는데, 특히 증가되는 가입자 수(혹은 채널 수)에 비례하여, 광도파로 플랫폼 상에 실장되는 광 능동소자의 수가 증가하게 되는 경우, 정렬을 유지한 상태의 플립칩 본딩이 보다 까다로워진다.Element technologies necessary for the fabrication of hybrid integrated optical modules include optical waveguide manufacturing technology, platform formation technology through post-processing such as depth etching and metal deposition, and flip chip bonding for mounting optical active device chips on the fabricated optical waveguide platform. Technology. The optical module constituting the WDM-PON is also manufactured with the above technique, especially in the case of an increase in the number of optical active elements mounted on the optical waveguide platform in proportion to an increase in the number of subscribers (or channels). The flip chip bonding in the held state becomes more difficult.

도 1a, 도 1b 및 도 2를 참조하여 종래 기술에 따른 플립칩 본딩을 위한 솔더의 형성 및 다중 플립칩 방법을 설명하면 다음과 같다.Referring to FIGS. 1A, 1B, and 2, a solder formation and a multiple flip chip method for flip chip bonding according to the prior art will be described.

도 1a를 참조하면, 실리콘 기판 상에 형성된 광도파로 플랫폼(15) 상에 광 능동소자 칩(11)의 전극(12)에 대응되는 전선 및 솔더 패드 기능을 위한 UBM(Under Bump Metal) 막(16)을 형성한다. 상기 UBM 막(16)은 예를 들면 Ti/Pt/Au 혹은 Cr/Ni/Au 등의 금속을 순차적으로 열증착 혹은 전자빔 증착하는 방법에 의하여 형성될 수 있으며, 리프트-오프(lift-off) 등의 방법을 이용하여 패턴을 형성한다. 그 후 InPb, PbSn 또는 AuSn 등의 합금으로 이루어지는 솔더(17)를 상기 UBM 막(16)에 증착한다.Referring to FIG. 1A, an under bump metal (UBM) film 16 for wire and solder pad functions corresponding to an electrode 12 of an optical active device chip 11 on an optical waveguide platform 15 formed on a silicon substrate. ). The UBM film 16 may be formed by, for example, a method of sequentially thermally depositing or electron beam-depositing a metal such as Ti / Pt / Au or Cr / Ni / Au, and lifting-off or the like. The pattern is formed using the method of. Thereafter, a solder 17 made of an alloy such as InPb, PbSn or AuSn is deposited on the UBM film 16.

도 1b를 참조하면, 광 능동 소자 칩(11') 상에 도시하지는 않았지만 소정의 금속을 증착하여 씨드층(seed layer)를 형성한 후, 도금하고자 하는 면에 포토레지스트(photoresist)를 도포하고, 사진 식각(photo lithography) 공정을 실시하여 도금층 패턴을 형성한 다음, 형성된 패턴을 따라 도금층(12')을 형성한다. 상기 도금층(12')을 구성하는 소재로는 금(Au)를 예로 들 수 있다. 형성된 도금층(12') 위에는 솔더(13')가 형성되는데, 합금 소재를 전자빔 기화기(E-beam evaporator)로 증착한다. 이때 상기 합금 소재로는 백금(Pt), 주석(Sn), 금(Au)으로 구성되는 3원 합금이 쓰인다. 한편 광도파로 플랫폼(15')에는 상기 도 1a 설명의 과정을 따르는 솔더(17') 형성이 이루어지며, 솔더(17')의 재료로는 금(Au)과 주석(Sn)이 7:3 중량비로 혼입된 합금을 이용할 수 있다.Referring to FIG. 1B, although not shown on the photoactive device chip 11 ′, a seed layer is formed by depositing a predetermined metal, and then a photoresist is applied to a surface to be plated. A photolithography process is performed to form a plating layer pattern, and then a plating layer 12 ′ is formed along the formed pattern. Gold (Au) may be used as a material forming the plating layer 12 ′. Solder 13 'is formed on the formed plating layer 12', and an alloy material is deposited by an E-beam evaporator. In this case, a ternary alloy composed of platinum (Pt), tin (Sn), and gold (Au) is used as the alloy material. Meanwhile, in the optical waveguide platform 15 ', the solder 17' is formed by following the process of FIG. 1A, and the material of the solder 17 'is 7: 3 by weight of gold (Au) and tin (Sn). The alloy mixed with can be used.

도 2를 참조하면, 하나의 광도파로 플랫폼(15) 상에 다수개의 광 능동 소자 칩(11)을 상기 플랫폼(15)에 형성된 솔더(17)를 열처리하여 접합하는 방법을 나타낸다. 통상적인 플립칩 본딩이 솔더(17)가 용융되는 온도 이상(이하 용융점)으로 플랫폼(15)을 가열하여 열압착 방식으로 개별 칩(11)과 플랫폼(15)을 접합하는 것이다. Referring to FIG. 2, a method of joining a plurality of optical active device chips 11 on one optical waveguide platform 15 by heat treating the solder 17 formed on the platform 15 is performed. Conventional flip chip bonding is to heat the platform 15 above the temperature at which the solder 17 melts (hereinafter melting point) to bond the individual chips 11 and the platform 15 in a thermocompression bonding manner.

상기와 같은 종래 기술에 따른 솔더의 형성에서는 광도파로 플랫폼 상에 솔더가 전체 혹은 조성의 일부분이 증착되어야 한다. 통상적으로 상기의 구조를 이용한 플립칩 본딩 방법은 플랫폼을 솔더의 용융점 이상으로 가열하여 솔더를 용융 시키고, 칩에 하중을 주어 열압착 방식에 의하여 칩과 플랫폼이 접합하도록 한다. In forming the solder according to the prior art as described above, all or part of the composition of the solder must be deposited on the optical waveguide platform. Typically, the flip chip bonding method using the above structure heats the platform above the melting point of the solder to melt the solder, and loads the chip so that the chip and the platform are joined by a thermocompression bonding method.

그런데, 상기 플립칩 본딩 방법은 본딩 횟수가 증가할수록 초기에 접합된 칩에 비하여 이후에 접합된 칩의 본딩 강도가 점차 약해지는 단점이 있다. 이는 플랫폼 상에 형성된 솔더 전체가 접합 이전에 반복되는 열처리 과정을 겪으면서 산화되는데 원인이 있다. 종래 기술에서는 위와 같은 문제를 개선하기 위해, 칩과 플랫폼이 닿은 상태에서 마찰을 주어 솔더의 표면에 있는 산화막을 일부 제거할 수 있는 스크러빙(scrubing) 혹은 초음파를 사용하는 방법을 실시하고 있으나, 그 효과에는 한계가 있었다. 이는, 5㎛ 이하의 얇은 솔더 금속막은 초기에는 표면만 산화되지만, 점차 막 전체의 형질이 변하기 때문이다.However, the flip chip bonding method has a disadvantage in that, as the number of bonding increases, the bonding strength of the subsequently bonded chip is gradually weakened as compared with the chip initially bonded. This causes the entire solder formed on the platform to oxidize under repeated heat treatment prior to bonding. In the prior art, in order to improve the above problems, there is a method of using scrubbing or ultrasonic waves, which can remove some of the oxide film on the surface of the solder by friction while the chip and the platform are in contact with each other. There was a limit. This is because a thin solder metal film having a thickness of 5 µm or less initially oxidizes only its surface, but gradually changes the trait of the entire film.

한편, 상기 도 2에 도시한 반복 열처리에 의한 솔더의 산화를 방지하기 위한 다른 다중 플립칩 본딩 방법은 다음과 같다. 상기 본딩 방법은 칩 각각을 플랫폼에 1차 접합시킬 때에는 솔더가 산화되지 않도록 용융점보다 낮게 가열하고, 모든 칩의 1차 접합이 끝난 후, 칩과 플랫폼을 동시에 솔더의 그 이상의 온도로 가열하여 2차 접합을 하는 것이다. Meanwhile, another multiple flip chip bonding method for preventing oxidation of solder by repeated heat treatment shown in FIG. 2 is as follows. In the bonding method, when first bonding each chip to the platform, the solder is heated below the melting point so that the solder is not oxidized. After the completion of the first bonding of all chips, the bonding method simultaneously heats the chip and the platform to a temperature higher than that of the solder. To join.

즉, 통상적인 플립칩 본딩이 솔더(17)가 용융되는 온도 이상(이하 용융점)으로 플랫폼(15)을 가열하여 열압착 방식으로 개별 칩(11)과 플랫폼(15)을 접합하는 것과 달리 본 다중 플립칩 본딩은 그 과정이 2단계로 나누어진다. 첫 단계는 칩(11)과 플랫폼(15)을 각각의 정렬 마크를 이용하여 정렬한 후, 솔더(17)가 용융되는 온도 미만에서 칩툴(21)을 이용하여 하중을 주어 칩(11)을 플랫폼(15)에 1차 접합하며, 두번째 단계는 필요한 본딩 횟수에 따라 위의 과정을 반복한 후 핫플레이트(25)에서 1차 접합된 소자들(11, 15)을 솔더가 용융점 이상에서 가열하여 본딩을 강화하는 것이다.That is, unlike conventional flip chip bonding, the platform 15 is heated above the temperature at which the solder 17 is melted (hereinafter, melting point), and the individual chips 11 and the platform 15 are bonded in a thermocompression bonding manner. In flip chip bonding, the process is divided into two stages. The first step is to align the chip 11 and the platform 15 with their respective alignment marks, and then load the chip 11 with the chip tool 21 below the temperature at which the solder 17 melts. Primary bonding to (15), and the second step is to repeat the above process according to the number of bonding required, and then bonded by heating the primary elements 11, 15 in the hot plate 25 above the melting point of the solder bonding To strengthen.

그러나, 이 방법도 솔더가 용융되는 2차 접합 과정에서 칩과 기판에 압력이 인가되지 않기 때문에 솔더와 칩의 도금층 상태, 즉, 솔더의 농도, 분위기/온도조건 등에 따라 본딩의 질이 달라지거나 또는 본딩 면적이 국부적인 경우, 접촉 부위에 솔더가 응집하여 칩과 플랫폼 간의 평형이 깨져 비정렬이 발생하는 등의 문제점을 가진다.However, in this method, since the pressure is not applied to the chip and the substrate during the secondary bonding process in which the solder is melted, the quality of the bonding varies depending on the solder and chip plating states, that is, the concentration of the solder and the atmosphere / temperature conditions. If the bonding area is local, there is a problem in that the solder agglomerates at the contact portion and the equilibrium between the chip and the platform is broken, resulting in misalignment.

상기한 종래 기술에서의 문제점들을 해결하기 위한 본 발명의 목적은, 접합 전/후의 솔더가 산화되는 등의 영향을 받지 않는 플립칩 본딩 방법을 제공하는데 있다.An object of the present invention for solving the above problems in the prior art is to provide a flip chip bonding method that is not affected by oxidation of the solder before and after bonding.

본 발명의 다른 목적은 향후 WDM 기반의 수동형 광가입자망에서 활용될 광모듈의 제작에 있어, 단일 광도파로 플랫폼에 집적되는 광 능동소자의 수를 증대시키는데 있다.Another object of the present invention is to increase the number of optical active devices integrated in a single optical waveguide platform in the fabrication of optical modules to be used in the WDM-based passive optical subscriber network.

본 발명의 또 다른 목적은 광도파로 플랫폼 기반의 플립칩 본딩 방법으로 제조되는 하이브리드 집적 광모듈의 제조비용을 절감하는데 있다. Still another object of the present invention is to reduce the manufacturing cost of a hybrid integrated optical module manufactured by an optical waveguide platform-based flip chip bonding method.

상기 목적을 달성하기 위한 본 발명의 플립칩 본딩 방법은, 다수의 광 능동소자 칩과 단일의 광도파로 플랫폼 간에 정렬을 유지하며 접합하는 방법으로서, 상기 광 능동소자 칩 상의 소정 위치에 도금층을 형성하는 단계; 상기 도금층 상에, 소정의 용융점에서 용융되어 상기 광 능동소자 칩과 상기 광도파로 플랫폼간에 접착재질로 작용하는 솔더를 형성하는 단계; 상기 광도파로 플랫폼 상에 상기 솔더와 접합되기 쉬운 재질로 이루어진 솔더 패드를 형성하는 단계; 및 상기 광도파로 플랫폼을 소정의 제1 온도로 계속 유지시킨 상태에서, 접합하려는 상기 광 능동소자를 차례대로 소정의 제2 온도로 가열하여 상기 광도파로 플랫폼에 압착하는 방식으로, 상기 다수개의 광 능동소자 칩과 광도파로 플랫폼을 상호 접합하는 단계를 포함하는 것을 특징으로 하며, 상기 제1 온도는 상기 솔더의 용융점 보다 낮으며, 상기 제2 온도는 상기 솔더의 용융점 보다 높은 것이 바람직하다.The flip chip bonding method of the present invention for achieving the above object is a method of bonding and maintaining the alignment between a plurality of optical active device chip and a single optical waveguide platform, forming a plating layer on a predetermined position on the optical active device chip step; Forming solder on the plating layer, the solder being melted at a predetermined melting point and acting as an adhesive material between the optical active device chip and the optical waveguide platform; Forming a solder pad made of a material easily bonded to the solder on the optical waveguide platform; And while maintaining the optical waveguide platform at a predetermined first temperature, the optical active elements to be bonded are sequentially heated to a predetermined second temperature to compress the optical waveguide platform to the optical waveguide platform. And bonding the device chip and the optical waveguide platform to each other, wherein the first temperature is lower than the melting point of the solder, and the second temperature is higher than the melting point of the solder.

이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되는 것이다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art.

먼저, 도 3은 본 발명에 따른 플립칩 본딩을 위한 광 능동소자 칩과 광도파로 플랫폼의 단면도이고, 도 4는 도 3의 구조를 적용하여 다중 플립칩 본딩하는 공정을 도시한 것이다.First, FIG. 3 is a cross-sectional view of an optical active device chip and an optical waveguide platform for flip chip bonding according to the present invention, and FIG. 4 illustrates a process of multiple flip chip bonding by applying the structure of FIG.

도 3을 참조하면, 광 능동소자 칩(31)은 다수의 화합물 박막층(미도시)으로 구성되며, 전기적 접속을 위한 광도파로 플랫폼(35)과 접합되는 면 상에 금 도금을 실시하여 도금층(32)을 형성한다. 또한, 스크라이빙(scribing)을 쉽게 하기 위해 후면(혹은 backside)를 연마하고, 연마된 후면에는 상기 도금층(32)과 반대 극성의 전류를 인가하기 위한 후면 도금층(미도시)을 형성할 수도 있다. 광도파로 플랫폼과의 접합을 위한 솔더(33)는 상기된 공정을 마친 후 형성하는데, 스크라이빙과 각 소자별 용도에 따라 증착되는 무반사 혹은 고반사 코팅막의 증착 이전에 형성할 수 있다. 솔더(33)의 형성 방법으로는 열증착, 전자빔증착 또는 전기도금 등 다양하게 가능하며, 본 실시예에서는 주로 리프트오프(lift-off) 공정과 열증착기를 이용한 증착 기술을 활용하였다. 상기 솔더의 재질도 PbSn, AuSn, InPb 등 다양한 적용이 가능하다. 상기 솔더(33)가 상기 광도파로 플랫폼과 광 능동소자 칩간의 접착 역할뿐만 아니라, 상기 소자간의 신호의 전송 경로 역할도 수행하도록, 상기 솔더를 전도체 재질로 구현하는 것이 바람직하며, 이 경우, 상기 도금층(32)은 상기 광 능동소자 칩(31)의 외부 입출력 배선과 연결되며, 상기 솔더 패드(36)는 상기 광 도파로 플랫폼(35) 내의 배선과 연결될 수 있다.Referring to FIG. 3, the optical active device chip 31 is composed of a plurality of compound thin film layers (not shown), and the plating layer 32 is formed by performing gold plating on a surface bonded to the optical waveguide platform 35 for electrical connection. ). In addition, a backside (or backside) may be polished to facilitate scribing, and a backside plating layer (not shown) may be formed on the polished backside to apply a current having a polarity opposite to that of the plating layer 32. . Solder 33 for bonding to the optical waveguide platform is formed after the above-described process, it can be formed before the deposition of the anti-reflective or high reflection coating film deposited according to the scribing and the use of each device. The solder 33 may be formed by various methods such as thermal deposition, electron beam deposition, or electroplating. In this embodiment, a deposition technique using a lift-off process and a thermal evaporator is mainly used. The material of the solder may be various applications such as PbSn, AuSn, InPb. It is preferable that the solder is made of a conductor material so that the solder 33 serves not only to bond the optical waveguide platform and the optical active device chip but also to serve as a signal transmission path between the devices. In this case, the plating layer The 32 may be connected to an external input / output wire of the optical active device chip 31, and the solder pad 36 may be connected to a wire in the optical waveguide platform 35.

한편, 광도파로 플랫폼은 일반적인 공정 기술에 의해 제작되는데, 상세한 과정을 설명하면 다음과 같다.On the other hand, the optical waveguide platform is manufactured by a general process technology, the detailed process will be described as follows.

실리콘 기판 상에 형성된 실리카 혹은 폴리머 재료의 광도파로 플랫폼(35) 상에 광 능동 소자 칩(31)의 전극에 대응되는 전선 위치에 솔더 패드(36)를 형성하는데, 본 실시예에서는 UBM(Under Bump Metal) 막(36)으로 형성하였다. 상기 UBM 막(36)은 예를 들면 Ti/Pt/Au 혹은 Cr/Ni/Au 등의 금속을 순차적으로 열증착 혹은 전자빔 증착하는 방법에 의하여 형성될 수 있으며, 리프트오프 등의 방법을 이용하여 패턴을 형성한다. 칩에 형성되는 솔더가 AuSn의 합금인 경우, 이때 증착되는 금(Au)의 두께는 1㎛ 이내인 것이 바람직하다. 추가적으로, 솔더(33)가 용융되는 과정에서 플랫폼에서 정해진 면적 외의 영역으로 흘러나와, 합선 혹은 접합 강도 약화 등의 문제 발생을 막기 위해 질화막 등을 이용하여 솔더댐(미도시)을 형성할 수도 있다.On the optical waveguide platform 35 of silica or polymer material formed on the silicon substrate, a solder pad 36 is formed at a wire position corresponding to the electrode of the optical active element chip 31. In this embodiment, an under bump (UBM) Metal film 36 was formed. The UBM film 36 may be formed by, for example, thermally depositing or electron beam depositing a metal such as Ti / Pt / Au or Cr / Ni / Au, and using a pattern such as lift-off. To form. In the case where the solder formed on the chip is an alloy of AuSn, the thickness of gold (Au) deposited at this time is preferably within 1 μm. In addition, a solder dam (not shown) may be formed by using a nitride film in order to prevent problems such as short circuit or weakening of a bond strength by flowing out of an area outside a predetermined area in the platform during melting of the solder 33.

상기 도금층 형성 단계 및 솔더 형성 단계는 도 3의 상단에 도시한 광 능동소자 칩(31)의 접착 구조물을 형성하는 과정이며, 상기 솔더 패드 형성 단계는 도 3의 하단에 도시한 광도파로 플랫폼(35)의 접착 구조물을 형성하는 과정이다. 비록 표현된 순서상으로는 상기 솔더 패드 형성 단계가 가장 나중으로 기재되어 있지만, 서로 독립된 소자에 실시되는 과정이므로, 상기 솔더 패드 형성 단계는 상기 도금층 형성 단계 이전에 수행될 수도 있고, 도금층 형성 단계 또는 솔더 형성 단계가 수행되는 도중에 수행될 수도 있다.The plating layer forming step and the solder forming step are processes of forming an adhesive structure of the photoactive device chip 31 shown in the upper part of FIG. 3, and the solder pad forming step is an optical waveguide platform 35 shown in the lower part of FIG. 3. ) To form an adhesive structure. Although the solder pad forming step is described as the last in the order of expression, the solder pad forming step may be performed before the plating layer forming step, and the plating layer forming step or the solder formation is performed because the processes are performed on independent devices. It may be performed while the step is being performed.

도 4는, 상기 도 3에 도시된 광 능동소자 칩(31)과 광도파로 플랫폼(35)의 구조를 이용하여 WDM-PON 등 다채널 광모듈 제작에서의 다수개의 칩을 하나의 플랫폼에 다중 플립칩을 접합하는 과정을 도시하고 있다. 광 능동소자 칩(31)과 광도파로 플랫폼(35)은 각각 열원으로부터 접합에 필요한 열을 전도 받을 수 있는 금속 재질의 구조물(41, 45)에 진공흡착 등의 방법으로 고정된다. 열원(43, 47)으로는 다양한 가열장치를 적용할 수 있으나 통상적으로 할로겐 램프가 사용되며, 열은 상기 구조물(41, 45)과 칩(31) 및 플랫폼(35)이 접촉되는 면적에 고르게 전달된다. 칩(31)과 플랫폼(35) 간의 정렬은 플립칩 본더의 종류에 따라 다르나 일반적으로 둘 사이에 광학 현미경이 장착된 카메라에 의해 각각에 위치한 정렬마크를 확인하는 것으로 이루어진다. 정렬이 끝나면 칩을 고정시킨 구조물(41)이 플랫폼(35)에 접하는 위치로 내려오게 되며, 설정된 하중(혹은 압력)으로 플랫폼(35) 상에 칩(31)이 접합된다. 솔더가 고체인 상태에서 하중이 인가될 경우, 초기 정렬 상태가 틀어질 수 있으므로, 솔더의 용융에 필요한 가열은 칩(31)의 솔더가 플랫폼(35)의 UBM 막에 닿는 초기 시점에 해야 한다. 이때의 온도는 칩(31)쪽의 솔더가 충분한 열을 받을 수 있도록 접합 상부의 용융점 이상으로 온도를 높게 해주고, 이미 접합되어 있는 칩(31)의 솔더는 이차적인 열에 의해 변형이 되지 않도록 플랫폼(35)에 는 용융점 이하의 온도로 가열한다. 예를 들어 솔더가 AuSn의 합금일 경우, 칩(31)을 310±10℃로, 플랫폼(35)을 280±10℃로 가열할 수 있다.FIG. 4 illustrates the multiple flip-chips of a multi-channel optical module, such as a WDM-PON, on a single platform using the structures of the optical active device chip 31 and the optical waveguide platform 35 shown in FIG. The process of joining the chip is shown. The optical active element chip 31 and the optical waveguide platform 35 are respectively fixed to the metal structures 41 and 45 which are capable of conducting heat required for bonding from a heat source by vacuum suction or the like. Various heating devices may be used as the heat sources 43 and 47, but halogen lamps are generally used, and heat is evenly transmitted to an area where the structures 41 and 45 are in contact with the chip 31 and the platform 35. do. The alignment between the chip 31 and the platform 35 depends on the type of flip chip bonder but generally consists of identifying the alignment marks located on each by a camera equipped with an optical microscope between the two. After the alignment is completed, the structure 41 fixing the chip is brought down to the position in contact with the platform 35, the chip 31 is bonded on the platform 35 with a set load (or pressure). If the load is applied while the solder is solid, the initial alignment can be misaligned, so the heating required for melting the solder should be done at the initial point when the solder of the chip 31 touches the UBM film of the platform 35. The temperature at this time increases the temperature above the melting point of the upper portion of the junction so that the solder on the chip 31 receives sufficient heat, and the solder of the chip 31 that is already bonded is not deformed by the secondary heat. 35) is heated to a temperature below the melting point. For example, when the solder is an alloy of AuSn, the chip 31 may be heated to 310 ± 10 ° C and the platform 35 to 280 ± 10 ° C.

이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.The present invention has been described in detail with reference to preferred embodiments, but the present invention is not limited to the above embodiments, and various modifications can be made by those skilled in the art within the scope of the technical idea of the present invention. Do.

본 발명에 따른 다중 플립칩 본딩 방법은, 광 능동소자 칩에 솔더를, 광도파로 플랫폼에 솔더 패드용 UBM 막을 형성하여 다수의 칩을 본딩할 때 예상되는 반복 열처리에 의한 솔더의 산화를 막아 플립칩 본딩 횟수의 제한이 없어, WDM-PON 등의 다채널 광모듈의 제작을 용이하게 하는 효과가 있다.In the multiple flip chip bonding method according to the present invention, a solder is formed on an optical active device chip and a UBM film for solder pad is formed on an optical waveguide platform to prevent oxidation of the solder due to repeated heat treatment expected when bonding a plurality of chips. There is no limit on the number of bonding, and there is an effect of facilitating the fabrication of multi-channel optical modules such as WDM-PON.

또한, 본 발명에 따른 다중 플립칩 본딩 방법은, 개별 칩마다 솔더가 따로 있어, 반복 열처리에 의해 본딩 횟수가 증가해도, 솔더의 초기의 온도 설정 유지가 가능한 효과가 있다.In addition, in the multiple flip chip bonding method according to the present invention, since solder is separate for each individual chip, even if the number of times of bonding is increased by repeated heat treatment, the initial temperature setting of the solder can be maintained.

또한, 본 발명에 따른 다중 플립칩 본딩 방법은, 이미 접합된 칩의 솔더의 용융점이 최초 용융점보다 높아져 반복 열처리에 의한 영향을 받지 않아, 정렬된 상태가 틀어지는 등의 문제가 발생하지 않는 효과가 있다.In addition, the multiple flip chip bonding method according to the present invention has the effect that the melting point of the solder of the bonded chip is higher than the initial melting point and is not affected by the repeated heat treatment, so that problems such as misalignment of the aligned state do not occur. .

또한, 본 발명에 따른 다중 플립칩 본딩 방법은, 양산율이 높은 칩의 제작 과정에 비교적 고가인 솔더 공정을 포함시킴으로써, 다중 플립칩이 본딩된 하이브리드 집적 광모듈의 제조 가격을 절감할 수 있는 효과가 있다.In addition, the multiple flip chip bonding method according to the present invention, by including a relatively expensive solder process in the manufacturing process of the chip with high mass production rate, it is possible to reduce the manufacturing cost of the hybrid integrated optical module bonded multiple flip chips There is.

또한, 본 발명에 따른 다중 플립칩 본딩 방법에서는 솔더의 산화를 막기 위한 국소 가열용 레이저 발열 장치나 솔더의 산화막 제거를 위한 초음파 장치 등, 고가의 추가적인 장비가 소요되지 않아, 본딩 공정 비용을 절감할 수 있는 효과가 있다.In addition, the multiple flip chip bonding method according to the present invention does not require expensive additional equipment such as a laser heating device for local heating to prevent oxidation of the solder or an ultrasonic device for removing the oxide from the solder, thereby reducing the bonding process cost. It can be effective.

Claims (4)

다수의 광 능동소자 칩과 단일의 광도파로 플랫폼을 본딩하는 방법에 있어서, 상기 방법은,A method of bonding a plurality of optically active chip and a single optical waveguide platform, the method comprising: 상기 다수의 광 능동소자 칩 상에 도금층을 형성하는 단계;Forming a plating layer on the plurality of optically active device chips; 상기 도금층 상에 솔더를 형성하는 단계;Forming a solder on the plating layer; 상기 광도파로 플랫폼 상에 솔더 패드를 형성하는 단계;Forming a solder pad on the optical waveguide platform; 상기 광도파로 플랫폼을 소정의 제1 온도로 계속 유지시킨 상태에서, 접합하려는 상기 다수의 광 능동소자를 차례대로 소정의 제2 온도로 가열하여 상기 광도파로 플랫폼에 압착하여, 상기 다수개의 광 능동소자 칩과 광도파로 플랫폼을 상호 접합하는 단계While maintaining the optical waveguide platform at a predetermined first temperature, the plurality of optical active devices to be bonded are sequentially heated to a predetermined second temperature to be compressed onto the optical waveguide platform to compress the plurality of optical active devices. Interconnection of the chip and the optical waveguide platform 를 포함하는 칩 본딩 방법.Chip bonding method comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 온도는 상기 솔더의 용융점 보다 낮으며, The first temperature is lower than the melting point of the solder, 상기 제2 온도는 상기 솔더의 용융점 보다 높은 것을 특징으로 하는 칩 본딩 방법.And the second temperature is higher than the melting point of the solder. 제1항 또는 제2항에 있어서,The method according to claim 1 or 2, 상기 도금층은 상기 광 능동소자 칩의 외부 입출력 배선과 연결되며,The plating layer is connected to the external input and output wiring of the optical active device chip, 상기 솔더 패드는 상기 광 도파로 플랫폼 내의 배선과 연결되며,The solder pad is connected to wiring in the optical waveguide platform, 상기 솔더는 전도체 재질인 것을 특징으로 하는 칩 본딩 방법.And the solder is a conductor material. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 솔더의 용융하기 위한 상기 제2 온도로의 가열은, 상기 광 능동소자 칩 상의 상기 솔더가 상기 광도파로 플랫폼의 솔더 패드에 닿는 초기 시점에 이루어지는 칩 본딩 방법.Heating to the second temperature for melting the solder occurs at an initial point in time when the solder on the optically active element chip contacts the solder pad of the optical waveguide platform.
KR1020050059532A 2005-07-04 2005-07-04 Chip bonding method KR100612048B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050059532A KR100612048B1 (en) 2005-07-04 2005-07-04 Chip bonding method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050059532A KR100612048B1 (en) 2005-07-04 2005-07-04 Chip bonding method

Publications (1)

Publication Number Publication Date
KR100612048B1 true KR100612048B1 (en) 2006-08-14

Family

ID=37594280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050059532A KR100612048B1 (en) 2005-07-04 2005-07-04 Chip bonding method

Country Status (1)

Country Link
KR (1) KR100612048B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291260A (en) * 1992-04-09 1993-11-05 Toshiba Corp Forming method for bump
JPH09214128A (en) * 1996-02-06 1997-08-15 Toshiba Corp Bonding tool
KR19980024072A (en) * 1996-09-05 1998-07-06 사와무라 시꼬 Semiconductor device and mounting method thereof
KR20030081172A (en) * 2002-04-12 2003-10-17 엔이씨 일렉트로닉스 코포레이션 Semiconductor device and method for fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05291260A (en) * 1992-04-09 1993-11-05 Toshiba Corp Forming method for bump
JPH09214128A (en) * 1996-02-06 1997-08-15 Toshiba Corp Bonding tool
KR19980024072A (en) * 1996-09-05 1998-07-06 사와무라 시꼬 Semiconductor device and mounting method thereof
KR20030081172A (en) * 2002-04-12 2003-10-17 엔이씨 일렉트로닉스 코포레이션 Semiconductor device and method for fabricating the same

Similar Documents

Publication Publication Date Title
JP3028791B2 (en) How to mount chip components
JP4688248B2 (en) Multilayer optoelectronic substrate having electrical interconnection and optical interconnection and method for manufacturing the same
JP3554695B2 (en) Method of manufacturing solder interconnect in a semiconductor integrated circuit and method of manufacturing a semiconductor integrated circuit
KR100713498B1 (en) Optical Waveguide Device and Manufacturing Method Thereof
TW201841392A (en) Micro-led module and method for fabricating the same
US9049806B2 (en) Integrated device and manufacturing method
JP3731542B2 (en) Optical module and optical module mounting method
US5275970A (en) Method of forming bonding bumps by punching a metal ribbon
JP2985830B2 (en) Optical module and manufacturing method thereof
CN104871309A (en) Back-to-back stacked integrated circuit assembly and method of making
CN102472867A (en) Photoelectric composite wiring module and method for manufacturing same
JP2011064813A (en) Optical element mounting substrate, opto-elecric hybrid substrate and electronic equipment
JP2010141087A (en) Method of transferring element, element disposition substrate, device and method of manufacturing same
Doany et al. A four-channel silicon photonic carrier with flip-chip integrated semiconductor optical amplifier (SOA) array providing> 10-dB gain
JP4643891B2 (en) Positioning method for parallel optical system connection device
JP3036446B2 (en) Optical element mounting method
US6762119B2 (en) Method of preventing solder wetting in an optical device using diffusion of Cr
US5544269A (en) Optical transmission module and method of forming the same
US20230327395A1 (en) System and apparatus for sequential transient liquid phase bonding
JPH05136152A (en) Photoelectronic part
Koshoubu et al. Advanced flip chip bonding techniques using transferred microsolder bumps
KR100612048B1 (en) Chip bonding method
JP2001242332A (en) Optical waveguide and optical waveguide module using it
US6991151B2 (en) Method of fabricating an electronic module comprising an active component on a base
CN114994831A (en) Silicon photonic structure and method of manufacturing the same and wafer level system

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee