KR100608358B1 - semiconductor chip package and method for forming the same - Google Patents

semiconductor chip package and method for forming the same Download PDF

Info

Publication number
KR100608358B1
KR100608358B1 KR1020040021561A KR20040021561A KR100608358B1 KR 100608358 B1 KR100608358 B1 KR 100608358B1 KR 1020040021561 A KR1020040021561 A KR 1020040021561A KR 20040021561 A KR20040021561 A KR 20040021561A KR 100608358 B1 KR100608358 B1 KR 100608358B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tape
circuit board
printed circuit
exposed
Prior art date
Application number
KR1020040021561A
Other languages
Korean (ko)
Other versions
KR20050096380A (en
Inventor
현문언
윤여송
송태원
이성배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040021561A priority Critical patent/KR100608358B1/en
Publication of KR20050096380A publication Critical patent/KR20050096380A/en
Application granted granted Critical
Publication of KR100608358B1 publication Critical patent/KR100608358B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F3/00—Travelling or camp articles; Sacks or packs carried on the body
    • A45F3/04—Sacks or packs carried on the body by means of two straps passing over the two shoulders
    • A—HUMAN NECESSITIES
    • A45—HAND OR TRAVELLING ARTICLES
    • A45F—TRAVELLING OR CAMP EQUIPMENT: SACKS OR PACKS CARRIED ON THE BODY
    • A45F3/00—Travelling or camp articles; Sacks or packs carried on the body
    • A45F2003/003—Travelling or camp articles; Sacks or packs carried on the body combined with other objects; specially adapted for carrying specific objects

Abstract

반도체 칩 패키지 및 이의 제조 방법이 개시된다. 구리 배선을 갖는 인쇄회로기판을 마련하고, 금속 부위가 노출되는 영역을 포함하는 반도체 칩을 마련하고, 상기 인쇄회로기판의 일면과 반도체 칩의 일면에 부착되고, 상기 반도체 칩에서 금속 부위가 노출되는 영역은 홀을 갖는 테이프를 마련한다. 그리고, 상기 테이프에 인쇄회로기판과 반도체 칩을 부착시킨 후, 상기 테이프의 홀에 봉지재가 충전되도록 몰딩을 실시한다. 이에 따라, 상기 반도체 칩에서 금속 부위가 노출되는 영역에는 봉지재로 이루어지는 테이프가 부착된다. 따라서, 상기 봉지재에 의해 구리 배선의 구리가 이온화되어 반도체 칩의 노출된 금속 부위로 이동하는 것을 충분하게 저지할 수 있다.Disclosed are a semiconductor chip package and a method of manufacturing the same. A printed circuit board having a copper wiring is provided, and a semiconductor chip including a region where a metal part is exposed is provided, and is attached to one surface of the printed circuit board and a surface of the semiconductor chip, and the metal part is exposed on the semiconductor chip. The area provides a tape with holes. After attaching the printed circuit board and the semiconductor chip to the tape, molding is performed so that an encapsulant is filled in the hole of the tape. Accordingly, a tape made of an encapsulant is attached to an area where the metal part is exposed in the semiconductor chip. Therefore, the encapsulant can sufficiently prevent the copper of the copper wiring to ionize and move to the exposed metal part of the semiconductor chip.

Description

반도체 칩 패키지 및 이의 제조 방법{semiconductor chip package and method for forming the same}Semiconductor chip package and method for manufacturing the same {semiconductor chip package and method for forming the same}

도 1은 종래의 반도체 칩 패키지를 나타내는 개략적인 단면도이다.1 is a schematic cross-sectional view showing a conventional semiconductor chip package.

도 2는 본 발명의 일 실시예에 따른 방법을 통하여 제조한 반도체 칩 패키지를 나타내는 개략적인 단면도이다.2 is a schematic cross-sectional view illustrating a semiconductor chip package manufactured by a method according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20 : 인쇄회로기판 22 : 반도체 칩20: printed circuit board 22: semiconductor chip

24 : 테이프 200 : 구리 배선24: tape 200: copper wiring

205 : 봉지재 210 : 솔더볼205: Encapsulant 210: Solder Ball

240 : 퓨즈부240: fuse

본 발명은 반도체 칩 패키지 및 이의 제조 방법에 관한 것으로서, 보다 상세하게는 에프비지에이(FBGA : fine-pitch ball grid array) 타입의 반도체 칩 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor chip package and a method for manufacturing the same, and more particularly, to a semiconductor chip package of a fine-pitch ball grid array (FBGA) type and a method for manufacturing the same.

최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실 현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(ball grid array)가 있다. 상기 볼 그리드 어레이 패키지는 플라스틱 패키지와는 달리 리드 프레임 대신에 인쇄회로기판을 사용하는데, 상기 인쇄회로기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더볼들을 배치할 수 있는 영역이 제공된다. 때문에, 실장 밀도 측면에서 매우 유리하다.In recent years, electronic devices have become smaller, lighter, faster, and more versatile, and there is a ball grid array as a technology of a semiconductor chip package developed as part of this. Unlike the plastic package, the ball grid array package uses a printed circuit board instead of a lead frame. The use of the printed circuit board provides an area for disposing solder balls on a surface opposite to a surface to which a semiconductor chip is attached. This is very advantageous in terms of mounting density.

그러나, 인쇄회로기판의 크기를 축소하기에는 한계가 있다. 반도체 칩을 실장하기 위하여 배선이 형성되지 않은 영역을 필요로 하기 때문에 인쇄회로기판의 크기는 반도체 칩의 크기보다 클 수밖에 없다. 따라서, 최근 제안되고 있는 패키지 형태가 칩 스케일 패키지이다. 상기 칩 스케일 패키지는 다양한 구조로 형성하는데, 테이프를 사용하여 인쇄회로기판에 테이프를 부착하는 에피비지에이 패키지 즉, 파인 피치 볼 그리드 어레이 패키지가 대표적이다.However, there is a limit to reducing the size of a printed circuit board. In order to mount a semiconductor chip, an area where no wiring is formed is required. Therefore, the size of the printed circuit board may be larger than that of the semiconductor chip. Therefore, the package form proposed recently is a chip scale package. The chip scale package may be formed in various structures. An epivisi package, ie, a fine pitch ball grid array package, which attaches a tape to a printed circuit board using a tape, is typical.

도 1은 종래의 반도체 칩 패키지를 나타내는 개략적인 단면도이다.1 is a schematic cross-sectional view showing a conventional semiconductor chip package.

도 1을 참조하면, 반도체 칩 패키지는 인쇄회로기판(10)과 반도체 칩(12) 및 상기 인쇄회로기판(10)과 반도체 칩(12)을 부착하는 테이프(14)를 포함한다. 여기서, 상기 인쇄회로기판(10)은 구리 배선(100)을 갖는다. 아울러, 상기 인쇄회로기판(10)에는 반도체 칩(12)이 부착되지 않은 면에 솔더볼(110)들이 배치된다. 그리고, 상기 반도체 칩(12)에는 퓨즈부(140)가 형성되어 있다.Referring to FIG. 1, a semiconductor chip package includes a printed circuit board 10, a semiconductor chip 12, and a tape 14 attaching the printed circuit board 10 and the semiconductor chip 12 to each other. Here, the printed circuit board 10 has a copper wiring 100. In addition, the solder balls 110 are disposed on the surface of the printed circuit board 10 on which the semiconductor chip 12 is not attached. In addition, a fuse 140 is formed in the semiconductor chip 12.

그러나, 상기 반도체 칩 패키지의 경우 온도, 습기, 전압 등과 같은 특정 조건에서 동작이 이루어지면 인쇄회로기판(10)의 구리 배선(100)에서 구리가 이온화되어 반도체 칩(12)의 퓨즈부(140)로 이동이 이루어진다. 이와 같이, 구리의 이동 으로 인하여 결정화가 이루어짐으로서 물(150)이 생성된다. 그리고, 생성된 물(150)이 기화되면서 반도체 칩(12)에 크랙, 깨짐 등고 같은 불량을 발생시킨다.However, when the semiconductor chip package is operated under specific conditions such as temperature, humidity, voltage, and the like, copper is ionized in the copper wiring 100 of the printed circuit board 10 so that the fuse unit 140 of the semiconductor chip 12 may be formed. Movement takes place. As such, water 150 is produced by crystallization due to the movement of copper. As the generated water 150 is vaporized, defects such as cracks, cracks, etc. are generated in the semiconductor chip 12.

이와 같이, 종래의 반도체 칩 패키지는 구리의 이동으로 인한 불량이 빈번하게 발생하는 문제점이 있다.As described above, the conventional semiconductor chip package has a problem in that defects frequently occur due to movement of copper.

본 발명의 제1목적은 인쇄회로기판의 구리 배선으로부터 이루어지는 구리의 이동을 충분하게 저지할 수 있는 반도체 칩 패키지를 제공하는데 있다.A first object of the present invention is to provide a semiconductor chip package capable of sufficiently preventing the movement of copper made from copper wiring of a printed circuit board.

본 발명의 제2목적은 인쇄회로기판의 구리 배선으로부터 이루어지는 구리의 이동을 충분하게 저지할 수 있는 반도체 칩 패키지를 제조하는 방법을 제공하는데 있다.A second object of the present invention is to provide a method of manufacturing a semiconductor chip package capable of sufficiently preventing the movement of copper made from copper wiring of a printed circuit board.

상기 제1목적을 달성하기 위한 본 발명의 반도체 칩 패키지는,The semiconductor chip package of the present invention for achieving the first object,

구리 배선을 갖는 인쇄회로기판과 테이프에 의해 상기 인쇄회로기판과 부착이 이루어지는 반도체 칩을 포함하는 반도체 칩 패키지에 있어서,A semiconductor chip package comprising a printed circuit board having copper wiring and a semiconductor chip attached to the printed circuit board by a tape,

상기 테이프는 상기 반도체 칩에서 금속 부위가 노출되는 영역에는 봉지재로 이루어지는 것을 특징으로 한다.The tape may be formed of an encapsulant in an area where a metal part is exposed in the semiconductor chip.

여기서, 상기 반도체 칩에서 금속 부위가 노출되는 영역은 퓨즈부인 것이 바람직하다.Here, the region in which the metal part is exposed in the semiconductor chip is preferably a fuse part.

상기 제2목적을 달성하기 위한 본 발명의 반도체 칩 패키지의 제조 방법은,The manufacturing method of the semiconductor chip package of the present invention for achieving the second object,

구리 배선을 갖는 인쇄회로기판을 마련하는 단계;Providing a printed circuit board having copper wiring;

금속 부위가 노출되는 영역을 포함하는 반도체 칩을 마련하는 단계;Providing a semiconductor chip including a region where the metal part is exposed;

상기 인쇄회로기판의 일면과 반도체 칩의 일면에 부착되고, 상기 반도체 칩에서 금속 부위가 노출되는 영역은 홀을 갖는 테이프를 마련하는 단계;Providing a tape having a hole attached to one surface of the printed circuit board and one surface of the semiconductor chip, wherein a region of the semiconductor chip is exposed to the metal portion;

상기 테이프에 인쇄회로기판과 반도체 칩을 부착시키는 단계;Attaching a printed circuit board and a semiconductor chip to the tape;

상기 테이프의 홀에 봉지재가 충전되도록 몰딩을 실시하는 단계를 포함한다.And molding the sealing material to fill the hole of the tape.

여기서, 상기 테이프의 홀은 스크린 인쇄를 통하여 형성하거나, 컷팅을 통하여 형성하는 것이 바람직하다.Here, the hole of the tape is preferably formed through screen printing or through cutting.

이와 같이, 본 발명은 반도체 칩의 금속 부위가 노출된 영역에 부착되는 테이프에 홀을 형성하고, 상기 홀에 봉지재를 충전시킴으로서 구리 배선의 구리가 이온화되어 반도체 칩의 노출된 금속 부위로 이동하는 것을 충분하게 저지할 수 있다. 따라서, 상기 구리 배선의 산화를 방지하고, 이로 인하여 발생하는 반도체 칩의 크랙, 깨짐 등과 같은 불량을 충분하게 감소시킬 수 있다.As described above, the present invention forms a hole in a tape attached to an exposed area of a metal part of the semiconductor chip, and fills an encapsulant in the hole to ionize copper of the copper wiring to move to the exposed metal part of the semiconductor chip. It can prevent enough. Accordingly, oxidation of the copper wiring can be prevented, and defects such as cracks, cracks, etc. of the semiconductor chips generated thereby can be sufficiently reduced.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 2는 본 발명의 일 실시예에 따른 반도체 칩 패키지를 나타내는 개략적인 단면도이다.2 is a schematic cross-sectional view illustrating a semiconductor chip package according to an embodiment of the present invention.

도 2를 참조하면, 반도체 칩 패키지는 인쇄회로기판(20)과 반도체 칩(22) 및 상기 인쇄회로기판(20)과 반도체 칩(22)을 부착하는 테이프(24)를 포함한다. 여기서, 상기 인쇄회로기판(20)은 구리 배선(200)을 갖는다. 아울러, 상기 인쇄회로기 판(20)에는 반도체 칩(22)이 부착되지 않은 면에 솔더볼(210)들이 배치된다. 그리고, 상기 반도체 칩(22)은 금속 부위가 노출되는 영역을 갖는다. 상기 반도체 칩(22)의 금속 부위가 노출되는 대표적인 영역으로서는 퓨즈부(240)를 들 수 있다.Referring to FIG. 2, the semiconductor chip package includes a printed circuit board 20, a semiconductor chip 22, and a tape 24 attaching the printed circuit board 20 and the semiconductor chip 22. Here, the printed circuit board 20 has a copper wiring 200. In addition, the solder balls 210 are disposed on the surface of the printed circuit board 20 to which the semiconductor chip 22 is not attached. In addition, the semiconductor chip 22 has a region where the metal part is exposed. The fuse unit 240 may be a typical region in which the metal portion of the semiconductor chip 22 is exposed.

그리고, 상기 테이프(24)는 주로 UV 테이프 또는 PVC 테이프가 선택된다. 이때, 상기 테이프(24)는 상기 반도체 칩(22)에서 금속 부위가 노출되는 영역인 퓨즈부(240)에 부착되는 부위는 봉지재(EMC : epoxy molding compound)(205)로 이루어진다. 즉, 상기 반도체 칩(240)의 금속 부위가 노출되지 않은 영역에는 테이프(24)가 면접촉하여 부착이 이루어지고, 상기 반도체 칩(240)의 금속 부위가 노출된 영역에는 봉지재(205)가 면접촉하여 부착이 이루어지는 것이다.The tape 24 is mainly selected from a UV tape or a PVC tape. In this case, the portion of the tape 24 attached to the fuse unit 240, which is a region where the metal portion is exposed, is formed of an epoxy molding compound (EMC) 205. That is, the tape 24 is attached to the area in which the metal part of the semiconductor chip 240 is not exposed by surface contact, and the encapsulant 205 is formed in the area where the metal part of the semiconductor chip 240 is exposed. It is attached by surface contact.

상기 봉지재(205)를 포함하는 테이프(24)로 부착이 이루어진 반도체 칩 패키지를 제조하는 방법은 다음과 같다. 먼저, 구리 배선(200)을 갖는 인쇄회로기판(20)을 마련한다. 그리고, 퓨즈부(240)와 같이 금속 부위가 노출되는 영역을 포함하는 반도체 칩(22)을 마련한다.A method of manufacturing a semiconductor chip package in which the tape 24 including the encapsulant 205 is attached is as follows. First, a printed circuit board 20 having a copper wiring 200 is prepared. Then, the semiconductor chip 22 including the region where the metal part is exposed, such as the fuse unit 240, is provided.

이어서, 상기 반도체 칩(22)을 부착시킬 때 상기 반도체 칩(22)의 금속 부위가 노출되는 영역과 면접촉하는 부위에 홀을 갖는 테이프(24)를 마련한다. 이때, 상기 홀을 갖는 테이프(24)는 스크린 인쇄를 통하여 형성할 수 있다. 즉, 상기 스크린 인쇄에 의하여 형성하는 홀을 갖는 테이프는 접착액을 인쇄한 후, 이를 굳힘으로서 획득할 수 있다. 상기 또한, 칼 등을 사용하여 상기 테이프(24)를 컷팅함으로서 얻을 수도 있다. 즉, 상기 홀을 형성할 부위를 정의하고, 상기 부위를 컷팅함으로 얻는 것이다. 이와 같이, 상기 홀을 갖는 테이프(24)를 마련한 후, 상기 테이 프(24)에 인쇄회로기판(20)과 반도체 칩(22)을 부착시킨다. 이때, 상기 반도체 칩(22)의 퓨즈부(240)와 같이 금속 부위가 노출된 영역은 상기 홀에 위치하도록 정렬시킨다. 아울러, 상기 인쇄회로기판(20)의 경우에는 솔더볼(210)들이 형성되어 있지 않은 면을 테이프(24)에 부착시킨다.Subsequently, when attaching the semiconductor chip 22, a tape 24 having holes is provided in a portion where the metal portion of the semiconductor chip 22 is in surface contact with the region where the metal portion is exposed. In this case, the tape 24 having the hole may be formed through screen printing. That is, the tape having the hole formed by the screen printing can be obtained by printing the adhesive liquid and then hardening it. It is also possible to obtain by cutting the tape 24 using a knife or the like. In other words, by defining a portion to form the hole, and cutting the portion. As described above, after the tape 24 having the holes is provided, the printed circuit board 20 and the semiconductor chip 22 are attached to the tape 24. In this case, regions in which the metal parts are exposed, such as the fuse 240 of the semiconductor chip 22, are aligned to be located in the hole. In addition, in the case of the printed circuit board 20, the surface on which the solder balls 210 are not formed is attached to the tape 24.

이어서, 상기 테이프(24)의 홀에 봉지재(205)가 충전되도록 몰딩을 실시한다. 이때, 상기 몰딩은 반도체 칩 패키지를 위한 몰딩과 동일한 공정으로 이루어질 수도 있고, 상기 테이프(24)의 홀에만 봉지재(205)를 충전하기 위한 별도의 몰딩일 수도 있다.Next, molding is performed so that the sealing material 205 is filled in the hole of the tape 24. In this case, the molding may be performed by the same process as the molding for the semiconductor chip package, or may be a separate molding for filling the encapsulant 205 only in the holes of the tape 24.

이와 같이, 상기 방법을 통하여 상기 반도체 칩(22)에서 금속 부위가 노출되는 영역에는 봉지재(205)가 형성된 테이프(24)가 부착되는 반도체 칩 패지키를 얻을 수 있다.As described above, the semiconductor chip package key to which the tape 24 on which the encapsulant 205 is formed is attached can be obtained in the region in which the metal portion of the semiconductor chip 22 is exposed.

그리고, 상기 인쇄회로기판(20)과 반도체 칩(22) 및 상기 인쇄회로기판(20)과 반도체 칩(22)을 부착하는 테이프(24)를 하나의 단위로 계속적으로 적층함으로서 적층형 타입의 반도체 칩 패키지를 얻을 수 있다.In addition, by stacking the printed circuit board 20 and the semiconductor chip 22 and the tape 24 to which the printed circuit board 20 and the semiconductor chip 22 are continuously stacked in one unit, a stacked type semiconductor chip You can get a package.

아울러, 상기 테이프(24)를 이용하여 인쇄회로기판(20) 상에 반도체 칩(22)을 부착시킨 후, 본딩 와이어 공정, 몰딩 공정 등을 실시하여 완성된 반도체 칩 패키지를 형성한다.In addition, after the semiconductor chip 22 is attached to the printed circuit board 20 using the tape 24, a bonding wire process, a molding process, and the like are performed to form a completed semiconductor chip package.

여기서, 상기 반도체 칩 패키지의 경우 온도, 습기, 전압 등과 같은 특정 조건에서 동작이 이루어지면 인쇄회로기판(20)의 구리 배선(200)에서 구리가 이온화가 이루어지고, 이에 따라 구리의 물질 이동이 발생한다. 이와 같이, 구리의 물질 이동이 발생하여도 상기 봉지재가 형성된 테이프에 의해 상기 구리의 물질 이동이 저지된다.Here, in the case of the semiconductor chip package, when the operation is performed under specific conditions such as temperature, humidity, voltage, etc., copper is ionized in the copper wiring 200 of the printed circuit board 20, and thus, material movement of copper occurs. do. In this way, even if the mass transfer of copper occurs, the mass transfer of the copper is prevented by the tape on which the encapsulant is formed.

때문에, 상기 구리의 물질 이동으로 인하여 발생하는 불량을 사전에 저지할 수 있다.Therefore, it is possible to prevent the defect caused by the mass transfer of the copper in advance.

이와 같이, 본 발명에 의하면 에피비지에이 타입의 반도체 칩 패키지에서 빈번하게 발생하는 구리의 물질 이동으로 인한 불량을 저지한다. 따라서, 반도체 칩 패키지의 신뢰성을 향상시키는 효과가 있다.As described above, according to the present invention, defects due to the mass transfer of copper, which frequently occur in epivi- jie type semiconductor chip packages, are prevented. Therefore, there is an effect of improving the reliability of the semiconductor chip package.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (5)

구리 배선을 갖는 인쇄회로기판과 테이프에 의해 상기 인쇄회로기판과 부착이 이루어지는 반도체 칩을 포함하는 반도체 칩 패키지에 있어서,A semiconductor chip package comprising a printed circuit board having copper wiring and a semiconductor chip attached to the printed circuit board by a tape, 상기 테이프는 상기 반도체 칩에서 금속 부위가 노출되는 영역인 퓨즈부에 부착되는 부위는 봉지재로 이루어지는 것을 특징으로 하는 반도체 칩 패키지.The tape is a semiconductor chip package, characterized in that the portion attached to the fuse portion, which is an area where the metal portion is exposed in the semiconductor chip made of an encapsulant. 삭제delete 구리 배선을 갖는 인쇄회로기판을 마련하는 단계;Providing a printed circuit board having copper wiring; 금속 부위가 노출되는 영역을 포함하는 반도체 칩을 마련하는 단계;Providing a semiconductor chip including a region where the metal part is exposed; 상기 인쇄회로기판의 일면과 반도체 칩의 일면에 부착되고, 상기 반도체 칩에서 금속 부위가 노출되는 영역은 홀을 갖는 테이프를 마련하는 단계;Providing a tape having a hole attached to one surface of the printed circuit board and one surface of the semiconductor chip, wherein a region of the semiconductor chip is exposed to the metal portion; 상기 테이프에 인쇄회로기판과 반도체 칩을 부착시키는 단계; 및Attaching a printed circuit board and a semiconductor chip to the tape; And 상기 테이프의 홀에 봉지재가 충전되도록 몰딩을 실시하는 단계를 포함하는 반도체 칩 패키지의 제조 방법.And molding a hole so that an encapsulant is filled in the hole of the tape. 제3항에 있어서, 상기 테이프의 홀은 스크린 인쇄를 통하여 형성하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.The method of claim 3, wherein the hole of the tape is formed through screen printing. 제3항에 있어서, 상기 테이프의 홀은 컷팅을 통하여 형성하는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.The method of claim 3, wherein the hole of the tape is formed by cutting.
KR1020040021561A 2004-03-30 2004-03-30 semiconductor chip package and method for forming the same KR100608358B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040021561A KR100608358B1 (en) 2004-03-30 2004-03-30 semiconductor chip package and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040021561A KR100608358B1 (en) 2004-03-30 2004-03-30 semiconductor chip package and method for forming the same

Publications (2)

Publication Number Publication Date
KR20050096380A KR20050096380A (en) 2005-10-06
KR100608358B1 true KR100608358B1 (en) 2006-08-08

Family

ID=37276465

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040021561A KR100608358B1 (en) 2004-03-30 2004-03-30 semiconductor chip package and method for forming the same

Country Status (1)

Country Link
KR (1) KR100608358B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185514B1 (en) * 1996-07-20 1999-03-20 김광호 Chip scale package and method of making the same
KR20000000814A (en) * 1998-06-03 2000-01-15 김영환 Ball grid array package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0185514B1 (en) * 1996-07-20 1999-03-20 김광호 Chip scale package and method of making the same
KR20000000814A (en) * 1998-06-03 2000-01-15 김영환 Ball grid array package

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1001855140000
1020000000814

Also Published As

Publication number Publication date
KR20050096380A (en) 2005-10-06

Similar Documents

Publication Publication Date Title
US6601295B2 (en) Method of producing chip-type electronic devices
US7378731B2 (en) Heat spreader and package structure utilizing the same
US20080006936A1 (en) Superfine-circuit semiconductor package structure
US8742563B2 (en) Component and method for producing a component
US6559537B1 (en) Ball grid array packages with thermally conductive containers
US8546950B2 (en) Semiconductor package and manufacturing method thereof
US6518678B2 (en) Apparatus and method for reducing interposer compression during molding process
JP2010141295A (en) Shrink package on board
KR20040037575A (en) Micro leadless package having oblique etching line
US8022531B2 (en) Integrated circuit package system using heat slug
KR100629830B1 (en) Semiconductor device
JP2009130048A (en) Semiconductor device, and electronic device
KR100608358B1 (en) semiconductor chip package and method for forming the same
KR100697624B1 (en) Package substrate having surface structure adapted for adhesive flow control and semiconductor package using the same
KR100608366B1 (en) Fine pitch ball grid array package
KR20090009137U (en) Printed circuit board
KR20050096372A (en) Semiconductor chip package
KR100401148B1 (en) Substrate for manufacturing semicomductor package
KR100633889B1 (en) Semiconductor package
US20030008476A1 (en) Method of fabricating a wafer level package
KR100662202B1 (en) Method for manufacturing semiconductor package
KR20000045084A (en) Semiconductor package and method for manufacturing the same
KR100541686B1 (en) method of manufacturing a semiconductor chip package
KR100456817B1 (en) Substrate for manufacturing semiconductor package and method for manufacturing semiconductor package using the substrate
KR100600366B1 (en) Semiconductor and method for manufacturing the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee