KR100541686B1 - method of manufacturing a semiconductor chip package - Google Patents

method of manufacturing a semiconductor chip package Download PDF

Info

Publication number
KR100541686B1
KR100541686B1 KR1020040040306A KR20040040306A KR100541686B1 KR 100541686 B1 KR100541686 B1 KR 100541686B1 KR 1020040040306 A KR1020040040306 A KR 1020040040306A KR 20040040306 A KR20040040306 A KR 20040040306A KR 100541686 B1 KR100541686 B1 KR 100541686B1
Authority
KR
South Korea
Prior art keywords
wafer
circuit board
printed circuit
semiconductor chip
package
Prior art date
Application number
KR1020040040306A
Other languages
Korean (ko)
Other versions
KR20050115052A (en
Inventor
하성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040040306A priority Critical patent/KR100541686B1/en
Publication of KR20050115052A publication Critical patent/KR20050115052A/en
Application granted granted Critical
Publication of KR100541686B1 publication Critical patent/KR100541686B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods

Abstract

반도체 칩 패키지의 제조 방법이 개시된다. 먼저, 웨이퍼와 동일한 크기를 갖는 인쇄 회로 기판을 상기 웨이퍼에 어태치시킨다. 이어서, 상기 웨이퍼와 인쇄 회로 기판을 와이어를 사용하여 전기적으로 연결시킨 후, 상기 인쇄 회로 기판이 어태치된 웨이퍼 상태에서 몰딩 및 인캡슐레이션을 실시하고, 상기 웨이퍼 상태에서 백그라인딩을 실시한다. 그리고, 상기 웨이퍼 상태에서 볼을 어태치시킨 후, 상기 웨이퍼 상태로부터 각각의 패키지로 싱귤레이션시킨다.A method of manufacturing a semiconductor chip package is disclosed. First, a printed circuit board having the same size as the wafer is attached to the wafer. Subsequently, the wafer and the printed circuit board are electrically connected using a wire, and then molding and encapsulation are performed in a wafer state in which the printed circuit board is attached, and backgrinding is performed in the wafer state. After attaching the ball in the wafer state, singulation is performed from the wafer state to each package.

Description

반도체 칩 패키지의 제조 방법{method of manufacturing a semiconductor chip package}Method of manufacturing a semiconductor chip package

도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 나타내는 도면들이다.1 to 7 are diagrams illustrating a method of manufacturing a semiconductor chip package according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 인쇄 회로 기판 20 : 웨이퍼10: printed circuit board 20: wafer

본 발명은 반도체 칩 패키지의 제조 방법에 관한 것으로서, 보다 상세하게는 파인-피치 볼 그리드 어레이(FBGA) 타입의 반도체 칩 패키지를 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor chip package, and more particularly, to a method for manufacturing a semiconductor chip package of a fine-pitch ball grid array (FBGA) type.

최근, 전자 기기는 소형화, 경량화, 고속화, 다기능화 추세에 있고, 이를 실현하기 위한 일환으로 개발된 반도체 칩 패키지의 기술로서 볼 그리드 어레이(ball grid array)가 있다. 상기 볼 그리드 어레이 패키지는 리드 프레임 대신에 인쇄 회로 기판을 사용하는데, 상기 인쇄 회로 기판을 사용함으로서 반도체 칩이 부착되는 면의 반대쪽 면에 솔더볼들을 배치할 수 있어 실장 밀도 측면에서 매우 유리하다.Recently, electronic devices have become smaller, lighter, faster, and more versatile, and there is a ball grid array as a technology of a semiconductor chip package developed as a part of realizing this. The ball grid array package uses a printed circuit board instead of a lead frame, and by using the printed circuit board, solder balls may be disposed on a side opposite to a surface to which a semiconductor chip is attached, which is very advantageous in terms of mounting density.

그리고, 현재 제안되고 있는 패키지 형태가 칩 스케일 패키지이다. 상기 칩 스케일 패키지는 다양한 구조로 형성하는데, 테이프를 이용하여 인쇄 회로 기판과 반도체 칩을 부착시키는 에프비지에이(FBGA) 타입의 반도체 칩 패키지가 대표적이다.The currently proposed package type is a chip scale package. The chip scale package may be formed in various structures. A typical FBGA type semiconductor chip package attaches a printed circuit board and a semiconductor chip using a tape.

상기 반도체 칩 패키지의 제조는 웨이퍼를 백그라인딩시킨 후, 소잉(sawing)을 통하여 각각의 반도체 칩 즉, 다이로 형성하고, 상기 다이를 어태치시킨 다음 와이어 본딩, 몰딩, 볼 어태치 및 싱귤레이션 등과 같은 공정을 순차적으로 실시하는 구성을 갖는다.The semiconductor chip package is manufactured by back-grinding a wafer, forming a semiconductor chip, that is, a die through sawing, attaching the die, and then wire bonding, molding, ball attach, and singulation. It has a structure which performs the same process sequentially.

여기서, 상기 백그라인딩을 가장 먼저 실시한다. 때문에, 상기 웨이퍼가 얇아지게 된다. 이와 같이, 얇아진 웨이퍼를 핸들링할 경우 웨이퍼가 깨지는 상황이 빈번하게 발생한다. 아울러, 다이 어태치를 위한 다이 픽업(pick up)시 사용하는 이젝트 핀(eject pin)에 의하여 다이가 깨지는 상황도 빈번하게 발생하고, 몰딩시에도 다이가 굽는 상황이 발생하고, 볼 어태치시 미싱(missing) 볼 등이 발생한다.Here, the backgrinding is performed first. As a result, the wafer becomes thin. As such, when the thinned wafer is handled, the wafer is frequently broken. In addition, the die is often broken by the eject pin used during the die pick-up for the die attach, the die is bent during molding, and missing during the ball attach. ) Ball, etc. occurs.

따라서, 종래에는 얇아진 웨이퍼의 핸들링으로 인하여 전술한 불량이 빈번하게 발생하는 문제점이 있다.Therefore, there is a problem that the above-mentioned defect frequently occurs due to the handling of the thinned wafer.

본 발명의 목적은 웨이퍼의 두께 변화 없이 반도체 칩 패키지를 제조하기 위한 방법을 제공하는데 있다.An object of the present invention is to provide a method for manufacturing a semiconductor chip package without changing the thickness of the wafer.

상기 목적을 달성하기 위한 본 발명의 반도체 칩 패키지의 제조 방법은,The manufacturing method of the semiconductor chip package of the present invention for achieving the above object,

웨이퍼와 동일한 크기를 갖는 인쇄 회로 기판을 상기 웨이퍼에 어태치(attach)시키는 단계;Attaching a printed circuit board having the same size as a wafer to the wafer;

상기 웨이퍼와 인쇄 회로 기판을 와이어를 사용하여 전기적으로 연결시키는 단계;Electrically connecting the wafer and the printed circuit board using wires;

상기 인쇄 회로 기판이 어태치된 웨이퍼 상태에서 몰딩 및 인캡슐레이션(encapsulation)을 실시하는 단계;Performing molding and encapsulation in a wafer state on which the printed circuit board is attached;

상기 웨이퍼 상태에서 백그라인딩(back grinding)을 실시하는 단계;Performing back grinding in the wafer state;

상기 웨이퍼 상태에서 볼(ball)을 어태치시키는 단계; 및Attaching a ball in the wafer state; And

상기 웨이퍼 상태로부터 각각의 패키지로 싱귤레이션(singulation)시키는 단계를 포함한다.Singulating from the wafer state to each package.

그리고, 상기 인쇄 회로 기판은 각각의 패키지로 형성되는 반도체 칩에 대응되는 회로가 배치되어 있는 것이 바람직하다.In the printed circuit board, a circuit corresponding to a semiconductor chip formed of each package is preferably disposed.

(실시예)(Example)

이하, 본 발명의 바람직한 실시예를 첨부한 도면에 따라서 더욱 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in more detail with reference to the accompanying drawings.

도 1 내지 도 7은 본 발명의 일 실시예에 따른 반도체 칩 패키지의 제조 방법을 나타내는 도면들이다.1 to 7 are diagrams illustrating a method of manufacturing a semiconductor chip package according to an embodiment of the present invention.

도 1 내지 도 3을 참조하면, 웨이퍼(20)와 동일한 크기를 갖는 인쇄 회로 기판(10)을 준비한다. 이때, 상기 인쇄 회로 기판(10)에는, 도 2에 도시된 바와 같이, 내부 회로가 설계되어 있다. 즉, 상기 인쇄 회로 기판(10)에는 상기 웨이퍼(20)에 형성된 각각의 반도체 칩과 대응하도록 볼 랜드(10a)와 윈도우(10c) 및 금속 회로 패턴(10b)이 설계되어 있다.1 to 3, a printed circuit board 10 having the same size as the wafer 20 is prepared. At this time, an internal circuit is designed on the printed circuit board 10 as shown in FIG. That is, the ball land 10a, the window 10c, and the metal circuit pattern 10b are designed on the printed circuit board 10 so as to correspond to the respective semiconductor chips formed on the wafer 20.

이와 같이, 상기 웨이퍼(20)와 동일한 크기를 갖는 인쇄 회로 기판(10)을 웨이퍼(20)에 어태치(attach)시킨다. 이때, 상기 웨이퍼(20)와 인쇄 회로 기판(10)의 어태치는 테이프(25)를 주로 사용하여 이루어지지만 테이프 대신 다른 접착제를 사용할 수도 있다.As such, the printed circuit board 10 having the same size as the wafer 20 is attached to the wafer 20. At this time, the attachment of the wafer 20 and the printed circuit board 10 is mainly made of the tape 25, but other adhesives may be used instead of the tape.

도 4 및 도 5를 참조하면, 상기 인쇄 회로 기판(10)이 어태치된 웨이퍼(20) 상태에서 와이어(30)를 사용하여 상기 웨이퍼(20)와 인쇄 회로 기판(10)을 전기적으로 연결시킨다. 이어서, 상기 웨이퍼(20) 상태에서 몰딩(50) 및 인캡슐레이션(40)을 실시한다. 상기 인캡슐레이션(40)의 경우에는 캡 인슐레이션으로서 상기 와어어(30)가 연결된 부분에 이루어지고, 상기 몰딩(50)은 보텀 몰딩으로 이루어진다.4 and 5, the wafer 20 and the printed circuit board 10 are electrically connected to each other using a wire 30 in the state where the printed circuit board 10 is attached to the wafer 20. . Subsequently, the molding 50 and the encapsulation 40 are performed in the wafer 20 state. In the case of the encapsulation 40, the cap is encapsulated in the part where the wire 30 is connected, and the molding 50 is a bottom molding.

도 6 및 도 7을 참조하면, 상기 웨이퍼(20) 상태에서 몰딩 및 다이를 적당한 두께로 백그라인딩을 실시한다. 이때, 상기 백그라인딩에서는 스티프너(60)를 이용하여 캡 인슐레이션(40)과 인쇄 회로 기판(10)의 갭을 없애준다. 아울러, 상기 백그라인딩에서는 백그라인딩용 테이프(70)를 부착시킨 상태에서 실시한다. 그리고, 상기 웨이퍼(10) 상태에서 볼(80)을 어태치한 후, 각각의 패키지로 싱귤레이션한다. 이에 따라, 각각의 반도체 칩 패키지를 얻을 수 있다.6 and 7, molding and die backgrinding are performed to a suitable thickness in the wafer 20 state. In this case, the back grinding eliminates the gap between the cap insulation 40 and the printed circuit board 10 using the stiffener 60. In the backgrinding, the backgrinding tape 70 is attached. Then, after attaching the ball 80 in the wafer 10 state, it is singulated into each package. Thereby, each semiconductor chip package can be obtained.

아울러, 상기 보텀 몰딩 및 캡 인슐레이션의 실시 대신에 보텀 몰딩과 캡 몰딩을 실시할 수도 있고, 캡 인슐레이션을 먼저 실시한 후, 웨이퍼를 백그라인딩시 킬 수도 있다.In addition, the bottom molding and the cap molding may be performed instead of the bottom molding and the cap insulation, or the wafer may be backgrinded after the cap insulation is performed first.

이와 같이, 본 발명은 얇은 패키지의 제조에서도 미리 백그라인딩을 실시하지 않고, 정상적인 두께의 웨이퍼를 사용한다. 따라서, 웨이퍼의 핸들링시 웨이퍼가 깨지는 상황이 충분하게 줄어든다. 아울러, 한번에 다이 어태치를 실시하므로 다이 크랙도 방지할 수 있다. 또한, 패키지가 굽는 현상과 함께 미싱 볼도 충분하게 방지할 수 있다. 그리고, 백그라인딩시 다이 두께 및 몰드의 갭을 원하는 만큼 조절이 자유롭다.As described above, the present invention uses a wafer having a normal thickness without performing backgrinding even in the manufacture of a thin package. Thus, the situation where the wafer is broken during handling of the wafer is sufficiently reduced. In addition, since die attach is performed at one time, die cracking can be prevented. In addition, the sewing ball can be sufficiently prevented along with the phenomenon that the package is bent. In addition, the die thickness and the gap of the mold can be freely adjusted as desired during backgrinding.

따라서, 본 발명은 반도체 칩 패키지의 제조에 따른 신뢰도가 향상되는 효과가 있다.Therefore, the present invention has the effect of improving the reliability according to the manufacture of the semiconductor chip package.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art will be variously modified and changed within the scope of the present invention without departing from the spirit and scope of the invention described in the claims below. I can understand that you can.

Claims (2)

웨이퍼와 동일한 크기를 갖는 인쇄 회로 기판을 상기 웨이퍼에 어태치(attach)시키는 단계;Attaching a printed circuit board having the same size as a wafer to the wafer; 상기 웨이퍼와 인쇄 회로 기판을 와이어를 사용하여 전기적으로 연결시키는 단계;Electrically connecting the wafer and the printed circuit board using wires; 상기 인쇄 회로 기판이 어태치된 웨이퍼 상태에서 몰딩 및 인캡슐레이션(encapsulation)을 실시하는 단계;Performing molding and encapsulation in a wafer state on which the printed circuit board is attached; 상기 웨이퍼 상태에서 백그라인딩(back grinding)을 실시하는 단계;Performing back grinding in the wafer state; 상기 웨이퍼 상태에서 볼(ball)을 어태치시키는 단계; 및Attaching a ball in the wafer state; And 상기 웨이퍼 상태로부터 각각의 패키지로 싱귤레이션(singulation)시키는 단계를 포함하는 반도체 칩 패키지의 제조 방법.Singulating from the wafer state to each package. 제1항에 있어서, 상기 인쇄 회로 기판은 각각의 패키지로 형성되는 반도체 칩에 대응되는 회로가 배치되어 있는 것을 특징으로 하는 반도체 칩 패키지의 제조 방법.The method of manufacturing a semiconductor chip package according to claim 1, wherein the printed circuit board is provided with a circuit corresponding to a semiconductor chip formed of each package.
KR1020040040306A 2004-06-03 2004-06-03 method of manufacturing a semiconductor chip package KR100541686B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040040306A KR100541686B1 (en) 2004-06-03 2004-06-03 method of manufacturing a semiconductor chip package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040040306A KR100541686B1 (en) 2004-06-03 2004-06-03 method of manufacturing a semiconductor chip package

Publications (2)

Publication Number Publication Date
KR20050115052A KR20050115052A (en) 2005-12-07
KR100541686B1 true KR100541686B1 (en) 2006-01-11

Family

ID=37289136

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040040306A KR100541686B1 (en) 2004-06-03 2004-06-03 method of manufacturing a semiconductor chip package

Country Status (1)

Country Link
KR (1) KR100541686B1 (en)

Also Published As

Publication number Publication date
KR20050115052A (en) 2005-12-07

Similar Documents

Publication Publication Date Title
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
US7274088B2 (en) Flip-chip semiconductor package with lead frame as chip carrier and fabrication method thereof
US7378298B2 (en) Method of making stacked die package
US7508066B2 (en) Heat dissipating semiconductor package and fabrication method thereof
US6452255B1 (en) Low inductance leadless package
US7033866B2 (en) Method for making dual gauge leadframe
US20070122940A1 (en) Method for packaging a semiconductor device
US11842948B2 (en) SMDs integration on QFN by 3D stacked solution
US20070087480A1 (en) Chip package method
US6830956B2 (en) Method for packaging a low profile semiconductor device
US20080290487A1 (en) Lead frame for semiconductor device
US20160343593A1 (en) Semiconductor package including premold and method of manufacturing the same
KR20060126645A (en) Land grid array packaged device and method of forming same
EP2521170A2 (en) Pop package and manufacturing method thereof
US20060145362A1 (en) Semiconductor package and fabrication method of the same
US20040084757A1 (en) Micro leadframe package having oblique etching
US20070202680A1 (en) Semiconductor packaging method
US20030234442A1 (en) Semiconductor package and method for fabricating the same
KR100541686B1 (en) method of manufacturing a semiconductor chip package
US7033517B1 (en) Method of fabricating a leadless plastic chip carrier
US20070278629A1 (en) Method and structure for improving the reliability of leadframe integrated circuit packages
CN108630653B (en) Electronic package and manufacturing method thereof
KR100780690B1 (en) Method of manufacturing stack package
JP2006049694A (en) Dual gauge lead frame
JP4252391B2 (en) Collective semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee