KR100607744B1 - Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof - Google Patents

Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof Download PDF

Info

Publication number
KR100607744B1
KR100607744B1 KR20030091758A KR20030091758A KR100607744B1 KR 100607744 B1 KR100607744 B1 KR 100607744B1 KR 20030091758 A KR20030091758 A KR 20030091758A KR 20030091758 A KR20030091758 A KR 20030091758A KR 100607744 B1 KR100607744 B1 KR 100607744B1
Authority
KR
South Korea
Prior art keywords
voltage
liquid crystal
plurality
crystal panel
reset
Prior art date
Application number
KR20030091758A
Other languages
Korean (ko)
Other versions
KR20050060201A (en
Inventor
박구현
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR20030091758A priority Critical patent/KR100607744B1/en
Publication of KR20050060201A publication Critical patent/KR20050060201A/en
Application granted granted Critical
Publication of KR100607744B1 publication Critical patent/KR100607744B1/en

Links

Images

Abstract

오씨비 모드에서 리셋구간동안 벤드 상태로 고속화시킬 수 있는 액정패널, 이를 이용한 액정표시장치 및 그 구동방법이 개시된다. Oh the non-mode liquid crystal display device and a driving method using the bend state liquid crystal panel, that can speed up as during the reset period is started from.
본 발명의 액정표시장치는 다수의 게이트 라인들과 다수의 화소전극들을 포함하여 구성되는 어레이기판과, 대향기판과, 상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진된 액정층을 포함하는 오씨비 모드용 액정패널; A liquid crystal display of the present invention includes a plurality of gate lines and a plurality of pixels and the array substrate that comprises the electrodes, the opposite substrate and the array substrate and the opposing liquid crystal are filled with liquid crystal is controlled by Oh ratio mode between the substrate a liquid crystal panel for Oh ratio mode consisting of a layer; 상기 액정패널을 구동시킬 전압들을 생성하는 전압 발생부; Voltage generation unit for generating the voltage to drive the liquid crystal panel; 리셋 구간동안 상기 액정을 초기화하기 위한 리셋 제어신호와 표시구간동안 소정의 화상을 표시하기 위한 표시 제어신호를 생성하는 타이밍 제어부; During the reset period, a timing control unit for controlling the reset signal for initializing the liquid crystal display section and for generating a display control signal for displaying a predetermined image; 상기 전압 발생부로부터 생성된 전압들의 출력 경로가 변경되도록 스위칭하는 스위칭 수단; Switching means for switching so that the output path of the voltage generated by the voltage generating portion to change; 및 상기 스위칭 수단에서 스위칭 변경된 전압들을 이용하여 상기 액정패널을 구동시키는 게이트 드라이버 및 데이터 드라이버를 포함하고, 상기 리셋 구간동안 상기 스위칭 수단을 경유한 동일한 전압이 상기 다수의 게이트 라인들과 상기 다수의 화소전극들에 인가된다. And by switching the changed voltage at the switching means comprises a gate driver and a data driver for driving the liquid crystal panel, the reset period while the switching means a voltage equal to the plurality of gate lines and the plurality of pixels via the It is applied to the electrodes. 따라서, 본 발명에 의하면, 리셋구간 구동시 게이트 라인들과 화소전극들 간에 발생되는 횡전계를 제거하여 보다 고속의 초기화를 구현할 수 있다. Accordingly, the present invention can implement a more high-speed initialization by removing the transverse electric field generated between the reset period when the driving gate lines and the pixel electrode.
액정표시장치, 오씨비 모드, 리셋구간, 표시구간 A liquid crystal display device, Oh ratio mode, the reset period, the display period

Description

오씨비 모드용 액정패널, 이를 이용한 액정표시장치 및 그 구동방법{Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof} Oh ratio mode liquid crystal panel, the liquid crystal display device using the same and a driving method for {Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof}

도 1a 및 도 1b는 일반적인 오씨비 모드의 동작을 설명하기 위한 도면. Figures 1a and 1b are views for explaining the operation of the common mode non-Oh.

도 2는 종래의 OCB 모드의 전압에 대한 광투과율에 대한 그래프. Figure 2 is a graph of the optical transmittance of the voltage of the conventional OCB mode.

도 3은 종래의 OCB 모드를 갖는 액정패널에 대한 평면도. Figure 3 is a plan view of a liquid crystal panel having a conventional OCB mode.

도 4는 도 3의 AA' 사이의 측단면도. Figure 4 is a side cross-sectional view between AA 'in Fig.

도 5는 도 3에서 스플레이 상태에서 벤드 상태로 전이되는 동안 액정패널을 도시한 예시도. 5 is an explanatory diagram showing the liquid crystal panel during the transition to the bend state from the splay state in FIG.

도 6은 본 발명의 일 실시예에 따른 OCB 모드를 갖는 액정패널의 측단면도. 6 is a side cross-sectional view of a liquid crystal panel having the OCB mode according to an embodiment of the present invention.

도 7은 본 발명의 일 실시예에 따른 고속 초기화가 가능한 액정표시장치의 구성을 개략적으로 나타낸 블록도. Figure 7 is a block diagram showing the configuration of a liquid crystal display device capable of high-speed initialization, in accordance with an embodiment of the present invention.

도 8은 본 발명에 따른 오씨비 모드의 각 전압들의 파형을 나타낸 도면. 8 is a view showing the waveform of each voltage of Oh ratio mode according to the present invention.

<도면의 주요 부분에 대한 부호의 명칭> <Name of the Related Art>

40 : 오씨비 모드용 액정패널 40: Oh ratio mode liquid crystal panel for

43 : 게이트 라인 44 : 화소전극 43: Gate line 44: a pixel electrode

46 : 공통전극 52 : 타이밍 제어부 46: common electrode 52: signal controller

53 : 게이트 드라이버 54 : 데이터 드라이버 53: gate driver 54: data driver,

56 : 전압 발생부 57, 58, 59 : 스위치 56: voltage generation unit 57, 58, 59: switch

본 발명은 오씨비 모드를 갖는 액정표시장치에 관한 것으로서, 리셋 구간동안 벤드 상태로 고속화시킬 수 있는 오씨비 모드 액정패널, 이를 이용한 액정표시장치 및 그 구동방법에 관한 것이다. The present invention relates to a liquid crystal display apparatus having the Oh ratio mode, the present invention relates to a liquid crystal display device and a driving method using the bend state Oh speed ratio mode liquid crystal panel, capable to do this during the reset period.

일반적으로, 액정표시장치는 매트릭스(matrix) 형태로 배열된 액정셀들에 화상 정보에 따른 데이터 전압을 개별적으로 공급하여 공급된 데이터 전압에 따라 액정층의 광투과율이 조절됨으로써, 원하는 화상을 표시할 수 있도록 한 표시장치이다. In general, the liquid crystal display device has a light transmittance of the liquid crystal layer is adjusted according to the data voltage supplied to individually supply the data voltage corresponding to the image information to the liquid crystal cells arranged in a matrix (matrix). Thus, to display a desired image, be a display device so.

상기 액정층은 어레이기판과 이에 대향되는 대향기판 사이에 충진되는 액정들로 이루어지는데, 이러한 액정들은 그 특성에 따라 배열 상태로 상이해지게 된다. Wherein the liquid crystal layer through interaction with liquid crystal filled between the array substrate and the counter substrate opposed thereto is, such a liquid crystal, are to be arranged in different states according to their characteristics.

특히, 오씨비(OCB : Optical Compensated Birefringence, 이하 OCB라 한다) 모드에서는 초기에 액정들이 스플레이 상태(splay state)로 배향되고(도 1a), 이러한 액정들에 소정의 전압이 인가되는 리셋 구간동안 벤드 상태(bend 상태)로 전이(transfer)되어 배향되게 된다(도 1b). In particular, Oh ratio (OCB: Optical Compensated Birefringence, or less OCB quot;) mode, the LCD will display the status (splay state) being oriented in (Fig. 1a), a bend in such a liquid crystal for a predetermined reset period in which the applied voltage to the initial status is presented is (bend state) transition (transfer) to the orientation (Fig. 1b).

도 1a에 나타낸 바와 같이, 일반적으로 OCB 모드에서는 초기에 배향막(1, 2) 부근의 액정들은 3~20°의 초기 경사각(pretilt angle)을 가지고 배열되는데 반해, 액정층의 가운데에서의 액정들은 0°의 경사각을 가지고 배열되게 된다. As shown in Figure 1a, generally OCB mode, while the liquid crystal in the vicinity of the initial alignment layers (1,2) are there is arranged with an initial inclination angle (pretilt angle) of 3 ~ 20 °, the liquid crystal in the middle of the liquid crystal layer are 0 ° with the inclination angle of the array is presented.

이와 같이 초기에 스플레이 상태로 배열된 액정층에 고전압이 인가되면, 일정 시간 즉 리셋 구간이 경과되면, 상기 액정층의 가운데에서의 액정들은 도 1b에 나타낸 바와 같이 90°의 경사각을 갖는 벤드 상태로 배열되게 된다. Thus, when a high voltage to the liquid crystal layer is arranged in a splay state initially applied, a period of time that is, when the elapsed reset period, a bend state having an inclination angle of 90 ° as shown in the liquid crystal are also 1b at the center of the liquid crystal layer It is presented arrangement.

이때, 상기 리셋 구간동안 상기 액정층의 가운데 액정들이 0°에서 90°로 배열되는데 걸리는 시간은 통상 수초 정도 걸리게 된다. At this time, the center time that it takes the liquid crystal array in the 0 ° to 90 ° of the liquid crystal layer for the reset period is usually takes a few seconds.

도 2는 종래의 OCB 모드의 전압에 대한 광투과율에 대한 그래프이다. Figure 2 is a graph of the optical transmittance of the voltage of the conventional OCB mode.

도 2에 나타낸 바와 같이, 전압이 인가되지 않는 초기에는 도 1a에 나타낸 바와 같이 액정층의 가운데의 액정들이 스플레이 상태로 배열되게 되어, 광투과율이 상대적으로 높게 나타나게 된다. As shown in Fig. 2, the voltage is to be arranged in the liquid crystal to display the status of the middle of the liquid crystal layer as shown in Figure 1a initially not applied, the light transmittance is displayed relatively high.

전압이 서서히 인가됨에 따라 액정층의 가운데 액정들은 인가된 전압에 의해 서서히 경사를 갖게 되면서 광투과율이 감소하기 시작한다. As the voltage is gradually applied to the liquid crystal of the liquid crystal layer should start to decrease as the light transmittance gradually have an inclination by the applied voltage.

이때, 특정 전압(여기서는 대략1.8V)이 넘어서면서 액정층의 가운데 액정들이 상당한 경사를 갖게 되면서 도 1b에 나타낸 바와 같이 벤드 상태로 배열되게 되고, 특정 전압 이상의 전압이 인가되면서 광투과율은 거의 0에 근접하게 된다. At this time, while a particular voltage over the (here about 1.8V) is to be arranged in a bend state, as shown in Figure 1b as to have the center of the liquid crystal layer in the liquid crystal are significantly inclined, the light transmittance is substantially 0 as the applied voltage above a certain voltage It comes close.

따라서, OCB 모드에서는 초기에 스플레이 상태로 배열된 액정들에 특정 전압 이상의 전압을 인가시켜 주어 벤드 상태로 배열시키고, 이와 같이 벤드 상태의 범 위에서 전압값에 변화를 주게 되어 소정의 화상이 표시되게 된다. Therefore, OCB mode, given by applying a voltage above a certain voltage to the liquid crystal array initially as a display state, and arranged in a bend state, is dropped to thus change the voltage value on the pan of a bend state in which a predetermined image is to be displayed .

도 3은 종래의 OCB 모드를 갖는 액정패널에 대한 평면도를 나타낸다. 3 shows a plan view of a liquid crystal panel having a conventional OCB mode. 도 4는 도 3의 AA' 사이의 측단면도를 나타낸다. Figure 4 shows a side cross-section of between AA 'in Fig. 도 5는 도 3에서 스플레이 상태에서 벤드 상태로 전이되는 동안 액정패널을 도시한 예시도이다. Figure 5 is an exemplary view illustrating a liquid crystal panel during the transition to the bend state from the splay state in FIG.

도 3 및 도 4에 나타낸 바와 같이, OCB 모드를 갖는 액정패널은 어레이 기판(15), 대향기판(18) 및 액정층(17)을 포함하여 구성된다. As shown in Figs. 3 and 4, the liquid crystal panel having the OCB mode is configured to include the array substrate 15, counter substrate 18 and the liquid crystal layer 17.

상기 어레이 기판(15)은 제1 방향으로 배열되는 게이트 라인들(4)과, 상기 게이트 라인들(4)에 수직되는 제2 방향으로 배열되는 데이터 라인들(3)과, 상기 게이트 라인들(4)과 상기 데이터 라인들(3)의 교차점에 형성되는 박막트랜지스터들(T)과, 상기 박막 트랜지스터(T)에 연결되는 화소전극들(5)을 포함하여 구성된다. The array substrate 15 includes gate lines and arranged in a first direction (4) and the data lines arranged in a second direction perpendicular to the gate line 4 (3), and the gate line ( 4) and the thin film transistors (T) are formed at the intersection of the data lines (3), it is configured to include the pixel electrodes 5 connected to the thin film transistor (T).

도 4에서 미설명 부호 10은 상기 게이트 라인들(4), 데이터 라인들(3), 박막 트랜지스터들(T) 및 화소전극들(5)을 형성하기 위한 하부기판을 나타내고, 미설명 부호 6은 상기 게이트 라인들(4)과 상기 화소전극들(5) 간의 절연시키기 위한 게이트 절연막을 나타낸다. In Figure 4, reference numeral 10 denotes the gate line 4, data lines (3), represents a lower substrate for forming a thin film transistors (T) and the pixel electrodes 5, reference numeral 6 is It denotes a gate insulating film for insulation between the gate lines 4 and the pixel electrodes 5.

상기 대향기판(18)은 상부기판(20) 상에 공통전극(22)이 형성되어 구비되게 된다. The counter substrate 18 is to be provided with a common electrode 22 on the upper substrate 20 is formed. 도 4에서는 도시되지 않았지만, 상기 대향기판(18)에는 색을 제어하는 컬러필터와 개구율을 제어하는 블랙 매트릭스가 더 구비될 수 있다. Figure 4 although not shown, the counter substrate 18 has a black matrix for controlling the color filter and the aperture ratio for controlling the colors may be further provided.

상기 액정층(17)은 상기 어레이 기판(15)과 상기 대향 기판(18) 사이에 충진되는 액정들로 이루어질 수 있는데, 이러한 액정들은 OCB 모드 특성을 갖게 된다. The liquid crystal layer 17 may be composed of a liquid crystal are filled between the array substrate 15 and the counter substrate 18, the liquid crystal are given the OCB mode characteristic.

이러한 OCB 모드 특성에 따른 구동은 이미 앞서 설명한 바 있으므로, 더 이상의 설명은 생략한다. The driving characteristic of the OCB mode, it is already been described above, further description thereof will be omitted.

종래의 OCB 모드를 갖는 액정 패널에서는 스플레이 상태를 벤드 상태로 전이시켜 초기화시킨 다음, 벤드 상태에서 인가되는 전압을 가변시켜 화상을 표시하게 된다. By varying the voltage applied in the liquid crystal panel having a conventional OCB mode it was initialized by shifting the splay state to the bend state, and then, the bend state is to display an image.

이때, 도 4에 나타낸 바와 같이, 리셋 구간동안에는 초기화를 위해 일반적으로 액정패널에 인가되는 전압을 그대로 사용하게 된다. At this time, it is generally used as the voltage applied to the liquid crystal panel for, initialized during the reset period as shown in FIG. 즉, 각 게이트 라인(4)에는 대략 20V의 고전위 게이트 전압이 인가되게 되고, 각 화소전극(5)에는 10V의 데이터 전압이 인가되며, 공통전극(22)에는 5V의 전압이 인가될 수 있다. That is, each of the gate lines (4) being presented a high potential gate voltage of approximately 20V is applied, and each pixel electrode 5 is applied with a data voltage of 10V, the common electrode 22 may be applied with a voltage of 5V . 이때, 게이트 라인(4)에는 필요에 따라 20V 이상의 전압이 인가될 수도 있다. At this time, the gate line 4, it may be applied with a voltage higher than 20V, if necessary. 상기 화소전극(5)에 인가된 전압은 상기 데이터 라인(3)으로 공급된 전압이 상기 박막 트랜지스터(T)를 경유하여 공급될 수 있다. The voltage applied to the pixel electrode 5 is the voltage supplied to the data line 3 may be supplied via the thin film transistor (T).

이에 따라, 상기 어레이 기판(15)의 화소전극(5)과 상기 대향기판(18)의 공통전극(22) 사이의 전압차(5V), 즉 전계에 의해 상기 액정층(17)의 액정들의 배열 상태로 변형되게 된다. In this way, an array liquid crystal of the pixel electrode 5 and the counter substrate 18, a common electrode 22, the voltage difference (5V), i.e., by an electric field the liquid crystal layer 17 between the array substrate 15 It is deformed in a state. 즉, 초기에 스플레이 상태의 액정들이 서서히 벤드 상태의 액정들로 전이되게 된다. That is, the liquid crystal display state initially are presented gradually transition into the bend state liquid crystal.

한편, 상기 어레이 기판(15)의 게이트 라인(4)에도 20V의 전압이 인가되게 되므로, 상기 게이트 라인(4)과 상기 공통전극(22) 사이의 전압차(15V)에 의해서도 액정들이 변형되게 된다. On the other hand, since the even gate lines (4) of the array substrate 15 so that the voltage of 20V is applied is to be a liquid crystal are modified by the voltage difference (15V) between the gate line 4 and the common electrode 22 . 이때, 상기 게이트 라인(4)과 상기 화소 전극(5)은 상기 어레이 기판(15) 상에 횡 방향으로 거의 동일 층상에 형성되게 되고, 상기 게이트 라인(4)에 인가된 전압과 상기 화소전극(5)에 인가된 전압 간에도 전위차가 존재하게 되어 횡방향으로 전계가 발생되게 된다. In this case, the gate line 4 and the pixel electrode 5 is formed at substantially the same layer in the lateral direction on the array substrate 15, the voltage applied to the gate line 4 and the pixel electrode ( 5) a voltage is applied even between the potential difference is present in the electric field to be generated in the transverse direction. 따라서, 이러한 횡방향의 전계에 의해 상기 화소전극(5)과 상기 게이트라인(4) 사이에 존재하는 액정들은 벤드 상태로의 전이에 문제가 발생된다. Therefore, by an electric field of such a lateral liquid crystal existing between the pixel electrode 5 and the gate line 4 are a problem in the transition to the bend state. 즉, 상기 화소전극(5)과 상기 공통전극(22) 간의 전계에 의해 액정셀들이 서서히 고 경사각을 갖게 될 때, 상기 화소전극(5)과 상기 화소전극(5)에 인접한 게이트 라인(4)에 사이의 횡전계에 의해 서서히 고 경사각을 갖게 되는 액정셀들이 방해를 받게 되어 90°의 경사각을 갖는 완전한 벤드 상태로 배열되는데 걸리는 시간이 늦어지게 된다. That is, when by an electric field between the pixel electrode 5 and the common electrode 22 to have the liquid crystal cells are slowly and the inclination angle, the gate line 4 adjacent to the pixel electrode 5 and the pixel electrode 5 a liquid crystal cell is slowly and have an inclination angle by the horizontal electric field between the have been subjected to interference there is arranged in a complete bend state having an inclination angle of 90 ° becomes delayed time.

이에 대한 실험 도면이 도 5에 도시되었다. The experiment of the drawing is shown in Fig. 도 5에 도시된 바와 같이, 화소전극(5)과 게이트 라인(4) 사이에 횡전계에 의해 틸트 영역(tilt domain)(B)이 발생하게 되고, 이러한 틸트 영역에 의해 초기의 스플레이 상태에서 벤드 상태로 전이되는데 걸리는 시간이 지연되게 되는 문제점이 있다. 5, the pixel electrode 5 and the gate line 4 and the tilt area (tilt domain) (B) by a transverse electric field generated between the bend in the initial display state by such a tilt zone there is a transition to a state there is a problem that the time taken to be delayed.

이에 따라, 종래의 액정 패널에 앞서 언급한 바와 같은 전압들로 게이트 라인(4), 화소전극(5) 및 공통전극(22)에 인가하게 되면, 리셋 구간을 단축하여 초기화를 고속화시킬 수가 없게 된다. Accordingly, when a voltage of as previously mentioned in the conventional liquid crystal panel, the gate line 4, as applied to the pixel electrode 5 and the common electrode 22, to shorten the reset period is not possible to speed up the initialization .

이와 같이, OCB 모드를 갖는 액정패널의 초기화를 고속화시키지 못하게 되면, 사용자 측면에서는 소정의 영상을 보는데 상당한 시간이 소요되게 되어 상당한 불만이 제기될 수 있어 제품 판매에 있어서 치명적일 수가 있다. As such, when the higher speed will not let the initialization of the liquid crystal panel having the OCB mode, the user's side can be raised is a considerable complaints to be a significant amount of time required for viewing the desired image can be fatal in product sales.

이미 설명한 바와 같이, OCB 모드의 액정패널 상에 소정의 영상을 표시하기 위해서는 전원이 공급될 때, 바로 소정의 영상이 표시되는 것이 아니라, 리셋 구간 동안 스플레이 상태의 액정들을 벤드 상태의 액정들로 전이시켜 초기화시킨 다음, 소정의 영상을 상기 액정패널에 공급하여 화상으로 표시하게 된다. As described above, in order to display a predetermined image on a liquid crystal panel in OCB mode, when power is applied, rather than being immediately display a predetermined image, the transition of the liquid crystal in the display state during the reset period into the bend state liquid crystal by which the display is initialized, and then, a predetermined image as the image to be supplied to the liquid crystal panel.

이에 따라, OCB 모드의 액정패널에서는 리셋 구간을 단축하여 고속화시킬 수 있는 것이 다른 어떤 거보다는 중요한 문제로 지적되고 있다. Accordingly, the liquid crystal panel in OCB mode that can be accelerated by shortening the reset period is pointed out as an important issue than any other one.

하지만, 종래와 같이 게이트 라인과 화소전극에 상이한 전압이 인가되게 되면, 횡전계가 발생되어 스플레이 상태에서 벤드 상태로의 전이되는 시간이 지연되게 되어 고속화를 실현할 수 없게 된다. However, when presented a different voltage to the gate lines and the pixel electrodes as in the prior art is applied, it is the transverse electric field is generated so that a transition time from splay state to the bend state delay is impossible to realize a high speed.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 게이트 라인과 화소전극에 인가되는 전압을 동일하게 하여 횡전계에 따른 리셋시간의 지연을 단축하여 초기화시 고속화시킬 수 있는 오씨비 모드용 액정패널, 이를 이용한 액정표시장치 및 그 구동방법을 제공함에 그 목적이 있다. Accordingly, the present invention Oh ratio modes as one made in view the above problems, in the same manner as the voltage applied to the gate line and the pixel electrode to reduce the delay of the reset period according to the horizontal electric field can be accelerated upon initialization for the liquid crystal panel, providing a liquid crystal display device and a driving method using the same have the purpose.

또한, 본 발명은 공통전극에 인가되는 전압을 구동시에 인가되는 전압보다 낮은 전압을 인가하여 줌으로써, 보다 빠른 초기화를 달성할 수 있는 오씨비 모드용 액정패널, 이를 이용한 액정표시장치 및 그 구동방법을 제공함에 다른 목적이 있다. In addition, the present invention by giving to apply a voltage lower than the voltage applied at the same time obtain the voltage applied to the common electrode, the faster can be achieved initialization liquid crystal panel, for Oh non-mode liquid crystal display using the same device and a driving method thereof there is a further object to provide.

상기 목적을 달성하기 위한 본 발명의 바람직한 제1 실시예에 따르면, 오씨비 모드용 액정패널은, 제1 방향으로 배열되는 다수의 게이트 라인들; According to a first embodiment of the present invention for achieving the above object, a liquid crystal panel for Oh ratio mode, a plurality of gate lines arranged in a first direction; 상기 다수의 게이트 라인들에 수직되는 제2 방향으로 배열되는 다수의 데이터 라인들; A plurality of data lines arranged in a second direction perpendicular to the plurality of gate lines; 상기 게이트 라인들과 데이터 라인들의 교차점에 형성되는 다수의 박막 트랜지스터들; A plurality of thin film transistors formed at the intersections of the gate lines and data lines; 및 상기 박막 트랜지스터들에 각각 연결되는 다수의 화소전극들을 포함하여 구성되는 어레이기판과, 상기 어레이기판과 대향되고 공통전극이 구비되는 대향기판과, 상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진되는 액정층으로 이루어지고, 상기 오씨비 모드는 상기 액정들을 초기화시키는 리셋 구간과 상기 초기화된 액정들을 제어하여 소정의 화상을 표시하는 표시구간으로 구분되어 구동되고, 상기 리셋 구간 구동시 상기 다수의 게이트 라인들과 상기 다수의 화소전극들에 동일한 전압이 인가된다. And as the thin film transistor of the plurality of the array substrate that comprises a pixel electrode, and facing the array substrate facing the substrate it is provided with a common electrode, and a Oh ratio mode between the array substrate and the opposing substrate are connected respectively to the control is made in the liquid crystal layer is a liquid crystal are filled is, the Oh ratio mode is driven is divided into a display period in which to control the initialized liquid crystal and a reset period for initializing the liquid crystal display a predetermined image, the reset period, the driving when the same voltage to the plurality of pixel electrodes and the plurality of gate lines is applied.

본 발명의 바람직한 제2 실시예에 따르면, 액정표시장치는, 수직으로 교차 배열된 다수의 게이트 라인들 및 다수의 데이터 라인들, 상기 게이트 라인들과 데이터 라인들의 교차점에 형성된 다수의 박막 트랜지스터들 및 상기 박막 트랜지스터들에 각각 연결된 다수의 화소전극들을 포함하여 구성되는 어레이기판과, 상기 어레이기판과 대향되고 공통전극이 구비된 대향기판과, 상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진된 액정층을 포함하는 오씨비 모드용 액정패널; According to a second embodiment of the present invention, the liquid crystal display apparatus, the vertical cross-array a plurality of gate lines in and a plurality of data lines, a plurality of thin film transistors formed at the intersections of the gate lines and data lines, and the thin film transistor of the array substrate comprises a plurality of pixel electrodes connected respectively to the and, and the counter substrate facing the array substrate is provided with a common electrode, which is controlled by the array substrate and Oh ratio mode between the counter substrate Oh ratio mode liquid crystal panel including a liquid crystal layer of a liquid crystal are filled; 상기 액정패널을 구동시킬 전압들을 생성하는 전압 발생부; Voltage generation unit for generating the voltage to drive the liquid crystal panel; 리셋 구간동안 상기 액정을 초기화하기 위한 리셋 제어신호와 표시구간동안 소정의 화상을 표시하기 위한 표시 제어신호를 생성하는 타이밍 제어부; During the reset period, a timing control unit for controlling the reset signal for initializing the liquid crystal display section and for generating a display control signal for displaying a predetermined image; 상기 리셋 제어신호 및 상기 표시 제어신호에 따라 상기 전압 발생부로부터 생성된 전압들의 출력 경로가 변경되도록 스위칭하는 스위칭 수단; The reset control signal, and switching means for switching so that the output path of the voltage generated by the voltage generating portion to change in accordance with the display control signal; 및 상기 스위칭 수단에서 스위칭 변경된 전압들을 이용하여 상기 액정패널을 구동시키는 게이트 드라이버 및 데이터 드라이버를 포함하고, 상기 리셋 구간동안 상기 스위칭 수단을 경유한 동일한 전압이 상기 다수의 게이트 라인들과 상기 다수의 화소전극들에 인가된다. And by switching the changed voltage at the switching means comprises a gate driver and a data driver for driving the liquid crystal panel, the reset period while the switching means a voltage equal to the plurality of gate lines and the plurality of pixels via the It is applied to the electrodes.

여기서, 상기 스위칭 수단은 상기 리셋 제어신호의 제어를 받아 상기 전압 발생부로부터 생성된 전압들 중 동일한 전압을 상기 게이트 드라이버 및 데이터 드 라이버로 공급하는 한편, 상기 공통전극으로 리셋 공통전압을 공급하도록 스위칭될 수 있다. Here, the switching unit switching to supply the voltage to reset the common voltage to the same voltage as the supplied to the gate driver and the data driver On the other hand, the common electrode being generated under the control from the voltage generating portion of the reset control signal It can be.

본 발명의 바람직한 제3 실시예에 따르면, 수직으로 교차 배열된 다수의 게이트 라인들 및 다수의 데이터 라인들, 상기 게이트 라인들과 데이터 라인들의 교차점에 형성된 다수의 박막 트랜지스터들 및 상기 박막 트랜지스터들에 각각 연결된 다수의 화소전극들을 포함하여 구성되는 어레이기판과, 상기 어레이기판과 대향되고 공통전극이 구비된 대향기판과, 상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진된 액정층을 포함하는 오씨비 모드용 액정패널을 구동하기 위한 액정표시장치의 구동방법은, 리셋 구간용 리셋 제어신호와 표시구간용 표시 제어신호를 생성하는 단계; According to a third embodiment of the invention, the vertical cross-array a plurality of gate lines in and a number of data lines, a plurality of thin film transistors and the thin film transistors formed at the intersections of the gate lines and data lines, the face the array substrate and the array substrate comprises a plurality of pixel electrodes connected respectively, and the common electrode is a counter substrate and a liquid crystal is controlled by Oh ratio mode between the array substrate and the counter substrate provided to fill the liquid crystal further comprising: a drive method of a liquid crystal display apparatus for driving a non-Oh mode liquid crystal panel comprising a layer, generating a display control signal reset reset control signal and the display period for the period; 리셋구간 구동시 상기 리셋 제어신호의 제어를 받아 전압 발생부로부터 생성된 전압들 중 동일한 전압을 상기 액정패널의 상기 다수의 게이트 라인들 및 상기 화소전극들로 출력되고 리셋 공통전압이 상기 액정패널의 공통전극으로 출력되도록 제1 스위칭하는 단계; The reset period when the driving and output the same voltage of the voltage generated under the control from the voltage generation unit of the reset control signal to a plurality of gate lines and the pixel electrode wherein the liquid crystal panel reset the common voltage of the liquid crystal panel comprising: a first switching output to the common electrode; 상기 동일한 전압 및 상기 리셋 공통전압에 의해 상기 액정패널의 상기 액정들을 초기화하는 단계; By the same voltage and the common voltage reset step for initializing the liquid crystal in the liquid crystal panel; 표시구간 구동시 상기 표시 제어신호의 제어를 받아 상기 전압 발생부로부터 생성된 전압들 중 고전위 게이트 전압, 데이터 전압 및 공통전압이 출력되도록 제2 스위칭하는 단계; When display section drive comprising: a second switching under the control of the display control signal to the high-potential gate voltage, a data voltage and the common voltage, the output of the voltage generated by the voltage generating portion; 및 상기 고전위 게이트 전압, 상기 데이터 전압 및 상기 공통전압을 이용하여 상기 액정패널 상에 화상을 표시하는 단계를 포함한다. And a step of displaying an image on the liquid crystal panel using the high-potential gate voltage, the data voltage and the common voltage.
본 발명의 제1 내지 제3 실시예에 따르면, 상기 동일한 전압은 게이트 고전위 전압 또는 데이터 전압 중 하나일 수 있다. According to the first to third embodiments of the present invention, the same voltage may be one of the data voltage or a voltage on the gate potential.

삭제 delete

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다. With reference to the accompanying drawings, a description will be given of an embodiment of the present invention.

OCB 모드는 그 구동에 따라 리셋 구간과 표시구간으로 구분되게 된다. OCB mode is to be divided into the reset period and the display period in accordance with the driving. 여기서, 상기 리셋 구간은 초기에 스플레이 상태인 액정들을 벤드 상태로 전이시켜 초기화시키기 위한 구간을 의미하고, 상기 표시구간은 초기화되어 벤드 상태로 배열된 액정들을 소정의 계조 전압에 따라 제어하여 원하는 화상을 표시하는 구간을 의미한다. Here, the reset period by means interval for initializing to transition the display state of the liquid crystal into bend state initially, and the display section is initialized to control the liquid crystal arranged in a bend state in accordance with a predetermined gray-scale voltage to the desired image, It means a display period in which.

이와 같이 OCB 모드의 액정표시장치는 리셋구간동안 스플레이 상태로 배열된 액정들을 벤드 상태로 배열된 액정들로 전이시켜 초기화한 다음, 표시구간에 소정의 계조 전압이 인가되어 화상이 표시되게 된다. Thus, the liquid crystal display of OCB mode is applied to a predetermined gray scale voltages to the initialized by a transition into a liquid crystal alignment of the liquid crystal arranged in a display state during the reset period to a bend state, and then, the display section is to be an image is displayed.

따라서, OCB 모드의 액정표시장치에서 실제로 화상이 표시되는 구간은 표시구간에 한정되게 되고, 리셋 구간동안에는 화상이 표시되지 않게 된다. Therefore, the period in which the image is actually displayed on the liquid crystal display of the OCB mode is to be limited to the display period, while the reset period is no pictures are displayed. 그러므로, 가능한 한 빠른 시간 내에 액정들을 벤드 상태로 전이시켜 리셋구간을 최소화시키는 것이 중요하다 할 것이다. Therefore, by the liquid crystal transitions to the bend state as soon as possible it would be important to minimize the reset period.

본 발명에서는 액정패널에 구비된 게이트 라인과 화소전극에 동일한 전압이 인가되도록 하여, 횡전계를 최소화하여 스플레이 상태를 갖는 액정들을 고속으로 벤드 상태로 전이시킬 수 있다. In the present invention, may be to ensure that the same voltage to the gate line and the pixel electrode provided in the liquid crystal panel is applied, the transition to a bend state the liquid crystal has a splay state to minimize the horizontal electric field at a high speed.

또한, 본 발명에서는 액정패널에 구비된 공통전극에 리셋구간에 인가되는 리셋 공통전압이 표시구간에 인가되는 공통전압보다 낮도록 하여, 상기 화소전극과 상기 공통전극 사이의 전압차를 크게 하여 보다 신속하게 벤드 상태로 전이시킬 수 있다. Further, in the present invention by a reset common voltage applied to the reset period to the common electrode provided in the liquid crystal panel to be lower than the common voltage applied to the display section, largely to more quickly the voltage difference between the pixel electrode and the common electrode it is possible to transition to the bend state.

도 6은 본 발명의 일 실시예에 따른 OCB 모드를 갖는 액정패널의 측단면도를 나타낸다. 6 shows a side cross-sectional view of a liquid crystal panel having the OCB mode according to an embodiment of the present invention. 도 6은 도 4와 동일한 구조를 갖게 되지만, 게이트 라인, 화소전극 및 공통전극에 인가되는 전압은 도 6과 상이하게 됨에 주의해야 한다. Figure 6 As should be noted, but also has the same structure as that of 4, a gate line, a pixel electrode and a voltage applied to the common electrode 6 and differently.

도 6에 나타낸 바와 같이, OCB 모드를 갖는 액정패널(40)은 제1 방향으로 배열되는 게이트 라인들(43)과, 상기 게이트 라인들(43)에 수직되는 제2 방향으로 배열되는 데이터 라인들(도 3의 3)과, 상기 게이트 라인들(43)과 상기 데이터 라인들의 교차점에 형성되는 박막트랜지스터들(도 3의 T)과, 상기 박막 트랜지스터에 연 결되는 화소전극들(44)을 포함하여 구성되는 어레이 기판(47)과, 공통전극(46)을 구비하여 구성된 대향기판(49)과, 상기 어레이 기판(47)과 대향기판(49) 사이에 충진되는 액정들로 이루어지는 액정층(48)으로 이루어지게 된다. 6, the liquid crystal panel 40 includes a data line are arranged in a second direction perpendicular to the gate lines arranged in a first direction (43), and the gate line 43 with the OCB mode, (3 in Fig. 3) and the gate lines 43 and a pixel electrode 44, the thin film transistor formed at the intersection (T in Fig. 3) and, to be connected to the TFT of the data line and the array substrate 47 which is formed by the common electrode 46 and consisting of a counter substrate 49 and the array substrate 47 and the counter substrate 49 liquid crystal layer (48 made of liquid crystal filled in between having a ) it will be written with.

이때, 어레이 기판(47)에는 하부기판(41) 상에 게이트 라인들(43)이 형성되고, 상기 게이트 라인들(43) 상에 게이트 절연막(42)이 형성되고, 상기 게이트 절연막(42) 상에 화소전극들(44)이 배열되게 된다. At this time, the array substrate 47, the gate lines on the lower substrate 41, 43 is formed, a gate insulating film 42 on the gate line 43 is formed on the gate insulating film 42 the pixel electrodes 44 are to be arranged in.

상기 대향기판(49)에는 상부기판(45) 상에 공통전극(46)이 형성되고, 도시되지 않은 컬러필터와 블랙 매트릭스 등이 더 구비될 수 있다. The counter substrate 49 has a like upper substrate 45 is a common electrode 46 is formed on, not shown, the color filter and the black matrix can be further provided.

상기 액정층(48)은 상기 어레이 기판(47)과 상기 대향 기판(48) 사이에 충진되는 액정들로 이루어질 수 있는데, 이러한 액정들은 OCB 모드 특성을 갖게 된다. The liquid crystal layer 48 may be composed of a liquid crystal are filled between the array substrate 47 and the counter substrate 48, the liquid crystal are given the OCB mode characteristic.

이와 같은 구조로 이루어지는 OCB 모드를 갖는 액정패널(40)은 패널을 초기화시켜 액정층(48)의 액정들이 스플레이 상태에서 벤드 상태로 전이되도록 하는 구간인 리셋구간동안 게이트 라인들(43)과 화소전극들(44)에 동일한 전압(Vgh=Vdata)이 인가된다. The liquid crystal panel 40 having the OCB mode, comprising the same structure of the reset period, the gate lines 43 and the pixel electrode during the period in which to reset the panel, the liquid crystal of the liquid crystal layer 48 are such that the transition from the splay state to the bend state It is applied with the same voltage (Vgh = Vdata) to (44). 이와 동시에, 이와 같이 벤드 상태로 전이된 액정들에 상이한 계조 전압을 인가하여 소정의 화상을 표시하는 구간인 표시구간에 상기 공통전극(46)에 인가되는 공통전압(Vcom)보다 낮은 리셋 공통전압(Vcom_reset)이 리셋구간동안 상기 공통전극(46)에 인가되게 된다. At the same time, to a different gray scale voltage to the thus transition to the bend state liquid crystal is low reset common voltage than the common voltage (Vcom) applied to the common electrode 46 in the display section section for displaying a predetermined image ( Vcom_reset) is applied to the reset period, while the common electrode 46. 이때, 상기 리셋구간동안 상기 게이트 라인들(43)에 인가되는 전압(Vgh)은 상기 화소전극들(44)에 인가되는 전압(Vdata)인 것이 바람직하다. At this time, the voltage (Vgh) is applied to the gate line during said reset period (43) is preferably a voltage (Vdata) is applied to the pixel electrodes (44). 즉, 상기 리셋구간동안 고전위 게이트 전압(Vgh)나 데이터 전압(Vdata) 중 어느 하나의 전압이 상기 게이트 라인들(43) 및 상기 화소전극들(44)에 동시에 공급된다. That is, it is supplied to either one of the voltage of the gate line 43 and the pixel electrodes 44, the gate of the high-potential voltage (Vgh) or the data voltage (Vdata) for the reset period at the same time.

예를 들어, 리셋 구간동안 상기 게이트 라인들(43)과 상기 화소전극들(44)에 는 각각 10V의 동일한 데이터전압(Vdata)이 인가되고, 상기 공통전극(46)에는 0V의 리셋 공통전압(Vcom_reset)이 인가될 수 있다. For example, reset the common voltage of 0V to the gate line during the reset period 43 and the pixel electrodes 44 are applied with the same data voltage (Vdata) of 10V, respectively, the common electrode 46 ( Vcom_reset) it can be applied. 이러한 경우, 상기 게이트 라인들(43)과 상기 화소전극들(44)은 모두 동일한 10V의 데이터전압(Vdata)이 인가되게 되어, 양자 간에 전위차가 존재하지 않게 되어 횡전계가 발생되지 않고, 이에 따라 횡전계에 따른 틸트 영역이 존재하지 않게 되어 액정들이 보다 고속으로 벤드 상태로 전이될 수 있다. In this case, the gate line 43 and the pixel electrodes 44 are all to be applied with a data voltage (Vdata) of the same 10V, is not a potential difference exists between the two is not the transverse electric field is generated, and thus is not the tilt region of the transverse electric field may be present to the liquid crystal transitions to the bend state in a more high speed. 또한, 상기 화소전극들(44)과 상기 공통전극(46) 사이에는 10V의 전위차가 존재하여 보다 고속 초기화가 가능하게 된다. In addition, between the pixel electrodes 44 and the common electrode 46 has a potential difference of 10V is present and more available high-speed initialization. 종래에는 상기 공통전극에 5V의 공통전압(Vcom)이 인가되게 되고, 이러한 경우에 상기 화소전극들과 상기 공통전극 간에는 5V의 전위차만 존재하여 본 발명(10V의 전위가)에 비해 5V정도 전위차가 작게 되어 그만큼 고속 초기화에 걸리는 시간이 길어지게 된다. Conventionally, the common voltage (Vcom) of 5V to the common electrode is to be applied, between the common electrode and the pixel electrode wherein in this case and there is only a potential difference of 5V is 5V level potential difference compared to the invention (the potential of 10V) this is less time-consuming to much fast initialization becomes longer.

도 6에는 도시되지 않았지만, 상기 게이트 라인들(43)에 인가되는 전압(Vgh)을 그대로 상기 화소전극들(44)의 전압(Vdata)으로 인가하여도 횡전계를 제거하여 보다 고속의 벤드 상태로의 전이가 가능하게 될 수도 있다. Although not shown in Figure 6, in a high-speed bend state than to be applied to a voltage (Vdata) removing the transverse electric field of the voltage (Vgh) to as the pixel electrodes 44 to be applied to the gate line 43 there is a transition may be possible.

예를 들어, 리셋 구간동안 상기 게이트 라인들(43)과 상기 화소전극들(44)에는 각각 20V의 동일한 고전위 전압(Vgh)이 인가되고, 상기 공통전극(46)에는 0V의 리셋 공통전압(Vcom_reset)이 인가될 수 있다. For example, reset the common voltage of 0V to the gate line during the reset period 43 and the pixel electrodes 44 is applied to the same high potential voltage (Vgh) of 20V, respectively, the common electrode 46 ( Vcom_reset) it can be applied. 이러한 경우, 상기 게이트 라인들(43)과 상기 화소전극들(44)은 모두 동일한 20V의 고전위전압(Vgh)이 인가되게 되어, 양자 간에 전위차가 존재하지 않게 되어 횡전계가 발생되지 않고, 이에 따라 횡전계에 따른 틸트 영역이 존재하지 않게 되어 액정들이 보다 고속으로 벤드 상태로 전이될 수 있다. In this case, the gate line 43 and the pixel electrode 44 is to be both applied to the high-potential voltage (Vgh) of the same 20V, is not a potential difference exists between the two is not the transverse electric field is generated, whereby is not present along the tilting area of ​​the transverse electric field can be transferred to the liquid crystal to the bend state in a more high speed. 또한, 상기 화소전극들(44)과 상기 공통전극(46) 사이에는 20V의 전위차가 존재하여 앞서 설명한 바와 같이 화소전극들(44)에 10V의 데이터전압(Vdata)이 인가된 경우의 10V의 전위차에 비해 10V 정도 전위차가 더 커지게 되므로 그만큼 신속하게 초기화가 이루어질 수 있게 된다. Further, the pixel electrodes 44 and the common electrode 46 between is the case with 10V of the data voltage (Vdata) to the pixel electrodes 44 as described above in the the 20V potential difference there is applied 10V potential difference about 10V potential difference becomes larger than, so it is possible to promptly initialize the so made.

한편, 리셋 구간이 지나고, 표시구간인 경우에는 상기 액정패널(40)에 영상을 표시하기 위한 전압들(Vgh, Vdata, Vcom)이 인가되게 된다. On the other hand, there was the reset period, when the display period, the voltages (Vgh, Vdata, Vcom) for displaying an image on the liquid crystal panel 40 is to be applied. 즉, 상기 게이트 라인들(43)에는 20V의 고전위전압(Vgh)이 인가되고, 상기 화소전극들(44)에는 서로 상이한 계조전압(0~10V의 범위)이 인가되며, 상기 공통전극(46)에는 5V의 공통전압(Vcom)이 인가되게 된다. That is, the gate lines 43 is applied to the high-potential voltage (Vgh) of 20V, and is applied with a mutually different gray level voltage (the range of 0 ~ 10V) the pixel electrodes 44 and the common electrode (46 ) there is to be applied with a common voltage (Vcom) of 5V.

이에 따라, 각 게이트 라인들(43)에 인가된 고전위 전압에 의해 박막 트랜지스터가 턴-온되고, 이때 데이터 라인들로 공급된 계조전압이 상기 박막 트랜지스터를 경유하여 상기 화소전극들(44)에 인가되게 된다. In this way, each gate line to the classical thin film transistors turned by the above voltage is applied to the 43-a is turned on, wherein the gray-scale voltage of the pixel electrodes 44 via the thin film transistor is supplied to the data lines It is to be applied. 따라서, 상기 화소전극들(44)에 인가된 계조전압과 상기 공통전극(46)에 인가된 공통전압(Vcom) 사이의 전위차에 의한 전계에 따라 액정층(48)의 액정들이 변형되어 투과되는 광량이 제어되어 소정의 화상이 표시되게 된다. Thus, the quantity of the liquid crystal are modified permeation of the liquid crystal layer 48 according to the electric field due to the potential difference between the common voltage (Vcom) applied to the gradation voltage and the common electrode 46 is applied to the pixel electrodes (44) It is controlled so that a predetermined image is displayed.

이때, 상기 표시구간에는 다수의 프레임으로 구성된 영상이 프레임 단위로 액정패널에 표시되게 된다. At this time, the display section, the image made up of a plurality of frames is displayed on the liquid crystal panel in a frame unit.

이하에서, 리셋구간과 표시구간에 따라 서로 상이한 전압들이 액정패널(40)로 공급되어 초기화 및 영상이 표시되도록 하기 위한 액정표시장치에 대해 설명한다. In the following, it is supplied to the liquid crystal panel 40 to different voltages from each other in response to the reset section and the display section will be described for a liquid crystal display device to be displayed are initialized and imaging.

도 7은 본 발명의 일 실시예에 따른 고속 초기화가 가능한 액정표시장치의 구성을 개략적으로 나타낸 블록도이다. Figure 7 is a block diagram schematically showing the configuration of a liquid crystal display device capable of high-speed initialization, in accordance with an embodiment of the present invention.

도 7을 참조하면, 상기 액정표시장치는 디지털 비디오 카드(51), 타이밍 제어부(52), 직류-직류 컨버터(55), 전압 발생부(56), 제1 스위치(57), 제2 스위치(58), 제3 스위치(59), 게이트 드라이버(53), 데이터 드라이버(54) 및 오씨비 모드용 액정패널(40) 등을 포함하여 구성된다. 7, the liquid crystal display device includes a digital video card 51, the timing controller 52, a DC-DC converter 55, the voltage generating unit 56, a first switch 57, second switch ( 58), of claim 3 is configured to include a switch 59, a gate driver 53, data driver 54, and Oh ratio mode liquid crystal panel (40) or the like.

상기 디지털 비디오 카드(51)는 외부의 아날로그 영상데이터를 디지털 영상데이터로 변환하는 한편, 상기 아날로그 영상 데이터로부터 동기신호(Vsync, Hsync)를 검출하여 상기 타이밍 제어부(52)로 공급한다. The digital video card 51 supplies an external analog image data to the signal controller 52 detects the sync signal (Vsync, Hsync) from which the other hand, the analog image data converted to digital image data.

상기 타이밍 제어부(52)는 OCB 모드의 경우 리셋구간과 표시구간으로 구분되어 각 구간에 액정패널(40)을 구동시킬 리셋 제어신호와 표시제어신호를 생성한다. The timing control part 52 in the case of the OCB mode is divided into the reset period and the display period and generates a reset control signal and display control signal to drive the liquid crystal panel 40 in each interval. 여기서, 상기 리셋제어신호는 리셋 구간동안 상기 액정패널(40)을 초기화시키기 위한 신호로서, 직류-직류 컨버터(55)로 전원이 공급되는지 여부에 따라 생성되게 된다. Here, the reset control signal is a signal for initializing the liquid crystal panel 40 during the reset period, DC-are generated depending on whether the power is supplied to the direct current converter (55). 즉, 상기 타이밍 제어부(52)는 상기 직류-직류 컨버터(55)로 전원이 공급되는 경우, 즉 사용자가 상기 액정패널(40) 상에 표시되는 영상을 시청하기 위해 전원을 켜게 되는 경우, 이를 감지하여 리셋구간동안 상기 액정패널(40)을 초기화시키기 위한 리셋 제어신호를 생성한다. That is, the signal controller 52 is the straight-case power is supplied to DC converter 55, that is, when the turn on the power supply in order to view the images the user and displayed on the liquid crystal panel 40, it detects to generate a reset control signal during the reset period to initialize the liquid crystal panel 40. 이를 위해 상기 타이밍 제어부(52)에는 상기 직류-직류 컨버터(55)로 전원이 공급되는지를 감지할 수 있는 수단(미도시)이 구비될 수 있다. For this purpose, the signal controller 52, the direct current may be provided with a means (not shown) that can detect whether the power is supplied to the direct current converter (55).

한편, 상기 타이밍 제어부(52)는 상기 리셋구간이 경과하고 상기 표시구간이 되는 경우, 상기 디지털 비디오 카드(51)로부터 공급된 디지털 영상 데이터와 동기 신호를 이용하여 게이트 드라이버(53) 및 데이터 드라이버(54)를 구동시킬 표시제어신호를 생성한다. On the other hand, the signal controller 52, using the digital image data and the synchronization signal supplied from the digital video card 51, the gate driver 53 and the data driver, when the reset period has elapsed and that the display period ( 54) generates a display control signal to drive. 이러한 표시제어신호는 상기 게이트 드라이버(53)로 공급되는 GSC(Gate Shift Clock), GSP(Gate Start Pulse), GOE(Gate Output Enable) 등으로 이루어지는 제1 표시제어신호와 상기 데이터 드라이버(54)로 공급되는 SSC(Source Shift Clock), SSP(Source Start Pulse), SOE(Source Output Enable) 등으로 이루어지는 제2 표시제어신호로 나뉘어질 수 있다. These display control signals to the first display control signal and the data driver 54 formed of such as GSC (Gate Shift Clock), GSP (Gate Start Pulse), GOE (Gate Output Enable) is supplied to the gate driver 53, may be divided by the second display control signal consisting of, such as SSC (Source Shift Clock), SSP (Source Start Pulse), SOE (Source Output Enable) to be supplied.

한편, 상기 직류-직류 컨버터(55)는 전원부(미도시)로부터 입력되는 일정범위의 단일 직류전압을 일정크기의 직류전압, 즉 기준공급전압(Vdd)으로 변경시켜 상기 전압 발생부(56)로 공급하여 준다. On the other hand, the direct current-direct current converter 55 is a power supply direct voltage of a single DC voltage in a range that is input from the (not shown), a predetermined size, that is the reference supply voltage, the voltage generating unit 56 to change to (Vdd) supply to give.

상기 전압 발생부(56)는 상기 기준공급전압을 이용하여 게이트 드라이버(53), 데이터 드라이버(54) 및 액정패널(40)의 공통전극으로 공급하여 줄 구동전압(예컨대, 고전위 게이트 전압(Vgh), 저전위 게이트 전압(Vgl), 데이터 전압(Vdata), 공통전압(Vcom))으로 생성한다. The voltage generating unit 56 using the reference supply voltage gate driver 53, data driver 54 and the driving voltage line is supplied to the common electrode of the liquid crystal panel 40 (e.g., the high-potential gate voltage (Vgh ), and generates a low-potential gate voltage (Vgl), a data voltage (Vdata), the common voltage (Vcom)). 이때, 상기 전압 발생부(56)는 상기 구동전압에 더불어, 리셋구간동안 상기 액정패널(40)의 공통전극으로 공급하여 줄 리셋 공통전압(Vcom_reset)을 더 생성한다. In this case, the voltage generating section 56, generates more a common electrode common reset voltage (Vcom_reset) line is supplied during the reset period of the liquid crystal panel 40 with the drive voltage.

따라서, 상기 전압 발생부(56)는 고전위 게이트 전압(Vgh), 저전위 게이트 전압(Vgl), 데이터 전압(Vdata), 공통전압(Vcom), 리셋 공통전압(Vcom_reset) 등을 생성할 수 있다. Thus, the voltage generating unit 56 may generate a high potential gate voltage (Vgh), the low-potential gate voltage (Vgl), a data voltage (Vdata), the common voltage (Vcom), resetting the common voltage (Vcom_reset), etc. .

설명의 편의를 위해, 상기 고전위 게이트 전압(Vgh)은 20V, 저전위 게이트 전압(Vgl)은 -5V, 데이터 전압(Vdata)은 10V, 공통전압(Vcom)은 5V 그리고 리셋 공 통전압(Vcom_reset)은 0V로 설정하기로 한다. For ease of illustration, the gate high potential voltage (Vgh) is 20V, a low-potential gate voltage (Vgl) is -5V, the data voltage (Vdata) is 10V, the common voltage (Vcom) is 5V, and a common reset voltage (Vcom_reset ) is to set to 0V.

이때, 상기 전압 발생부(56)에서 생성된 구동전압(고전위 게이트 전압(Vgh), 저전위 게이트 전압(Vgl), 데이터 전압(Vdata), 공통전압(Vcom) 등)과 리셋 공통전압은 상기 타이밍 제어부(52)에서 리셋구간과 표시구간에 따라 상이하게 생성된 리셋 제어신호 및 표시 제어신호에 따라 가변되어 상기 게이트 드라이버(53), 상기 데이터 드라이버(54) 및 액정패널(40)로 공급되게 된다. At this time, the drive voltage and the reset common voltage (high-potential gate voltage (Vgh), the low-potential gate voltage (Vgl), a data voltage (Vdata), the common voltage (Vcom), and so on) generated from the voltage generating unit 56 is the is variable from the timing controller 52 according to the differently generated reset control signal and display control signal according to the reset period and the display period to be supplied to the gate driver 53, the data driver 54 and the liquid crystal panel 40 do.

이를 위해 상기 액정표시장치에는 상기 전압 발생부(56)와 게이트 드라이버(53) 및 데이터 드라이버(54) 사이에 연결되는 제1 스위치(57)와, 상기 전압 발생부(56)와 상기 데이터 드라이버(54) 및 상기 제1 스위치(57) 사이에 연결되는 제2 스위치(58)와, 상기 전압 발생부(56)와 상기 액정패널(40) 사이에 연결되는 제3 스위치(59)가 각각 구비될 수 있다. The liquid crystal display device for this purpose is the voltage generating portion 56 and the gate driver 53 and a first switch 57 connected between the data driver 54, the voltage generating unit 56 and the data driver ( 54) and the third switch 59 is connected between the second switch 58 and the voltage generating unit 56 and the liquid crystal panel 40, which is connected between the first switch 57 is to be provided, each can.

이때, 상기 타이밍 제어부(52)는 리셋구간동안 상기 리셋 제어신호를 그리고 표시구간동안 상기 표시 제어신호를 각각 상기 제1 내지 제3 스위치(57 내지 59)에 동시에 공급시켜 준다. At this time, the signal controller 52, gives at the same time to supply to the resetting control signal during the reset period and display the display control signal to the first to third switches 57 to 59 each for the interval. 이에 따라, 상기 제1 내지 제3 스위치(57 내지 59)는 모두 상기 타이밍 제어부(52)에서 생성된 리셋 제어신호 및 표시 제어신호 각각의 제어를 받아 상기 전압 발생부(56)로부터 공급된 소정의 전압(Vgh, Vdata, Vcom, Vcom_reset)의 출력 경로가 변경되도록 스위칭한다. Accordingly, the first to third switches 57 to 59 are all of the timing received the reset control signal and display control signal, each of the control generated by the controller 52 is supplied from the voltage generating unit 56, a predetermined and switching the output path to the change of the voltage (Vgh, Vdata, Vcom, Vcom_reset).

상기 제1 스위치(57)는 리셋구간동안 상기 타이밍 제어부(52)로부터 생성된 리셋 제어신호의 제어를 받아 상기 전압 발생부(56)로부터 생성된 데이터 전압(Vdata)이 상기 게이트 드라이버(53) 및 상기 데이터 드라이버(54)로 공급되도록 스위칭되고, 표시구간이 되는 경우 상기 타이밍 제어부(52)로부터 생성된 표시 제어신호의 제어를 받아 상기 전압 발생부(56)로부터 생성된 고전위 게이트 전압(Vgh)이 상기 게이트 드라이버(53)로 공급되도록 스위칭된다. The first switch 57 is the voltage generating portion a data voltage (Vdata) and the gate driver 53 is generated from the (56) under the control of the reset control signal generated from the timing controller 52 during the reset period, and the data driver 54 when being switched to be supplied to, which the display section of the high-potential gate voltage (Vgh) generated by the voltage generating unit 56 under the control of the display control signal generated from the signal controller 52 It is switched to be supplied to the gate driver 53.

상기 제2 스위치(58)는 리셋구간동안 상기 타이밍 제어부(52)로부터 생성된 리셋 제어신호의 제어를 받아 상기 전압 발생부(56)로부터 생성된 데이터 전압(Vdata)이 상기 제1 스위치(57)로 출력되도록 스위칭되고, 표시구간이 되는 경우 상기 타이밍 제어부(52)로부터 생성된 표시 제어신호의 제어를 받아 상기 전압 발생부(56)로부터 생성된 데이터 전압이 상기 데이터 드라이버(54)로 공급되도록 스위칭된다. The second switch 58 is the data voltage (Vdata) generated by the voltage generating unit 56, the first switch 57 under the control of the reset control signal generated from the timing controller 52 during the reset period when being switched to be output to, which the display period switching such that the data voltage generated by the voltage generating unit 56 under the control of the display control signal generated from the timing controller 52 is supplied to the data driver 54 do.

상기 제3 스위치(59)는 리셋구간동안 상기 타이밍 제어부(52)로부터 생성된 리셋 제어신호의 제어를 받아 상기 전압 발생부(56)로부터 생성된 리셋 공통전압(Vcom_reset)이 상기 액정패널(40)로 공급되도록 스위칭되고, 표시구간이 되는 경우 상기 타이밍 제어부(52)로부터 생성된 표시 제어신호의 제어를 받아 상기 전압 발생부(56)로부터 생성된 공통전압(Vcom)이 상기 액정패널(40)로 공급되도록 스위칭된다. The third switch 59 is a reset common voltage (Vcom_reset) The liquid crystal panel 40 is generated from the voltage generating unit 56 under the control of the reset control signal generated from the timing controller 52 during the reset period If the to be switched, display section supplied to the under the control of the display control signal generated from the signal controller 52 to the common voltage (Vcom) is the liquid crystal panel 40 is generated from the voltage generating unit 56 It is switched to be supplied.

이때, 리셋 구간에 상기 제1 및 제2 스위치(57, 58)의 스위칭에 의해 상기 전압 발생부(56)로부터 생성된 데이터 전압(Vdata)은 상기 게이트 드라이버(53) 및 데이터 드라이버(54)로 공급되고, 상기 게이트 드라이버(53) 및 상기 데이터 드라이버(54)로 공급된 데이터 전압(Vdata)은 그대로 바이패스되어 상기 액정패널(40)로 공급되게 된다. At this time, in the first and second switches (57, 58), the voltage generating unit 56, the data voltage (Vdata) generated from the said gate driver 53 and data driver 54 by the switching of the reset period, is supplied to the gate driver 53 and the data voltage (Vdata) supplied to the data driver 54 is presented as the by-pass supply to the liquid crystal panel 40. 따라서, 리셋구간에는 상기 액정패널(40)의 게이트 라인들 및 화소전극들로 동일한 데이터 전압(Vdata)이 공급되고, 또한 상기 제3 스위치(59)의 스위칭에 의해 상기 전압 발생부(56)로부터 생성된 리셋 공통전압(Vcom_reset)(공통전압(Vcom)보다 낮음)이 공급된다. Therefore, the reset period, the gate lines and the pixel with the same data voltage (Vdata) to the electrode is supplied, and the third the voltage generating unit 56 by the switching of the switch 59 of the liquid crystal panel 40 the generated common reset voltage (Vcom_reset) (lower than the common voltage (Vcom)) is supplied. 그러므로, 상기 액정패널(40)의 게이트 라인과 화소전극에는 동일한 데이터 전압(Vdata)이 인가되어 양자 사이에 전위차가 존재하지 않게 되므로 횡전계가 발생되지 않게 되어 보다 신속하게 스플레이 상태의 액정들을 벤드 상태의 액정들로 초기화시킬 수 있다. Therefore, the gate line and the pixel electrode in the state of liquid crystal of a faster splay state is not applied with the same data voltage (Vdata), since there are no more and a potential difference between the two being the transverse electric field is generated the bend of the liquid crystal panel 40 of it can be initialized with the liquid crystal. 또한, 0V인 리셋 공통전압(Vcom_reset)은 5V의 공통전압(Vcom)보다 낮게 되어 화소전극과 공통전극 사이의 전위차를 더 크게 만들어 줌으로써, 신속한 액정층의 초기화를 더 촉진시켜 줄 수 있다. Also, 0V of reset common voltage (Vcom_reset) can give is lower than that of the common voltage (Vcom) of 5V made by giving a potential difference between the pixel electrode and the common electrode larger, to further facilitate the rapid initialization of the liquid crystal layer.

한편, 표시구간에는 상기 제1 스위치(57)에 의해 고전위 게이트 전압(Vgh)이 상기 게이트 드라이버(53)로 공급되고, 제2 스위치(58)에 의해 데이터 전압(Vdata)이 상기 데이터 드라이버(54)로 출력되며, 상기 제3 스위치(59)에 의해 공통전압(Vcom)이 상기 액정패널(40)의 공통전극으로 인가되게 된다. On the other hand, a display period, the first high-potential gate voltage (Vgh) is supplied to the gate driver 53 by a switch 57, and the second is the data driver, a data voltage (Vdata) by the switch 58 ( 54) is output to the third is a common voltage (Vcom) by the switch 59 is to be applied to the common electrode of the liquid crystal panel 40.

이와 같이 공급된 고전위 게이트 전압(Vgh), 데이터 전압(Vdata) 및 공통전압(Vcom)을 이용하여 액정패널(40)에 소정의 영상을 표시하는 과정은 종래의 일반적인 구동방법과 동일하다. Thus, the gate high potential voltage (Vgh) supplied with the data voltage (Vdata) and the common voltage (Vcom) step of displaying a predetermined image on a liquid crystal panel 40 is the same as the conventional general driving method.

즉, 상기 타이밍 제어부(52)에서 리셋구간이 경과되어 표시구간이 되는 경우, 제1 표시제어신호(GSC, GSP, GOE)를 상기 게이트 드라이버(53)로 공급하고, 제2 표시제어신호(SSC, SSP, SOE)와 디지털 영상 데이터(R,G,B)를 상기 데이터 드라이버(54)로 공급한다. That is, if at the signal controller 52 that the display period is the reset period is passed, the first display control signal (GSC, GSP, GOE) the supply to the gate driver 53, and a second display control signal (SSC , and supplies it to the SSP, SOE) and digital image data (R, G, B) to the data driver 54. 이와 동시에 상기 타이밍 제어부(52)로부터 표시 제어신호가 상기 제1 내지 제3 스위치(57 내지 59)로 공급되어 상기 표시 제어신호의 제어를 받아 상기 제1 스위치(57)에 의해 고전위 게이트 전압(Vgh)이 상기 게이트 드라이버(53)로 공급되고, 상기 제2 스위치(58)에 의해 데이터 전압(Vdata)이 상기 데이터 드라이버(54)로 공급되며, 상기 제3 스위치(59)에 의해 공통전압(Vcom)이 상기 액정패널(40)의 공통전극으로 인가되게 된다. At the same time, to the display control signal from the signal controller 52, the first third switches 57 to 59 to a high potential by the supply under the control of the display control signal to the first switch 57, the gate voltage ( Vgh) common voltage by being supplied to the gate driver 53, and a data voltage (Vdata) is applied to the data driver 54 with the second switch 58, the third switch 59 ( Vcom) is to be applied to the common electrode of the liquid crystal panel 40.

이때, 상기 게이트 드라이버(53)는 상기 제1 표시제어신호의 제어를 받아 상기 제1 스위치(57)로부터 출력된 고전위 게이트 전압(Vgh)을 상기 액정패널(40)에 순차적으로 인가하고, 상기 데이터 드라이버(54)는 상기 제2 표시제어신호의 제어를 받아 상기 제2 스위치(58)로부터 출력된 데이터 전압(Vdata)을 계조값에 따른 계조전압으로 생성하여 상기 액정패널(40)에 공급하게 된다. At this time, applying a high potential gate voltage (Vgh) output under the control from the first switch 57 of the gate driver 53 of the first display control signals in sequence to the liquid crystal panel 40, and the the data driver 54 may be under the control of the second display control signal supplied to the second switch 58, the data voltage (Vdata) to a gray level value above the liquid crystal panel 40 to generate a gray level voltage corresponding to the output from the do. 따라서, 액정패널(40)의 각 게이트 라인들에 고전위 게이트 전압(Vgh)이 순차적으로 인가되는 것에 동기되어 해당 게이트 라인 상에 계조전압이 공급되고, 이러한 계조전압과 상기 공통전압과의 전위차에 의해 액정층이 제어되어 소정의 화상이 표시되게 된다. Therefore, the high-potential gate voltage (Vgh) to the respective gate lines of the liquid crystal panel 40 is synchronous to being sequentially applied with the gray scale voltages are supplied to the corresponding gate line, in such a gray-scale voltage and the potential difference between the common voltage a liquid crystal layer is controlled to be displayed is a predetermined image.

도 7에서는 리셋구간동안 게이트 드라이버(53)와 데이터 드라이버(54)에 동일한 데이터 전압(Vdata)이 공급되는 것으로 제1 및 제2 스위치(57, 58)가 구성되어 있지만, 게이트 드라이버(53)와 데이터 드라이버(54)에 동일한 고전위 게이트 전압(Vgh)이 공급되도록 상기 제1 및 제2 스위치(57, 58)를 구성할 수도 있다. Although Figure 7, the first and second switches 57 and 58 to be supplied the same data voltage (Vdata) to the gate driver 53 and the data driver 54 during the reset period is configured, and the gate driver 53 a data driver 54 to the same gate high potential voltage (Vgh) is applied may be formed the first and second switches (57, 58). 이와 같이 상기 제1 및 제2 스위치(57, 58)에 의해 동일한 고전위 게이트 전압(Vgh)이 상기 게이트 드라이버(53)와 데이터 드라이버(54)를 경유하여 액정패널(40)의 화소전극에 공급되게 되면, 횡전계를 제거할 뿐만 아니라 화소전극과 리셋 공통전압(Vcom_reset) 사이의 전위차를 보다 크게 하여 더욱 신속한 초기화를 수행할 수 있다. In this way supplied to the pixel electrode of the first and second switches (57, 58) the same high potential gate voltage (Vgh) and the gate driver 53 and the liquid crystal panel 40 via the data driver 54 by the , it can not only remove the transverse electric field to perform the pixel electrode and the common reset voltage (Vcom_reset) a potential difference larger than the faster initialization between when presented.

이하에서, 첨부된 도 8을 참조하여 본 발명의 일 실시예에 따른 액정표시장 치의 구동방법을 설명한다. Hereinafter, will be explained a method for driving a liquid crystal display of the device in accordance with one embodiment of the present invention will be described with the accompanying reference to Fig.

도 8은 본 발명에 따른 오씨비 모드의 각 전압들의 파형을 나타낸 도면이다. Figure 8 is a view showing the waveform of each voltage of Oh ratio mode according to the present invention.

이미 설명한 바와 같이, 오씨비 모드를 갖는 액정표시장치에서 화면상에 화상을 표시하기 위해서는 리셋구간과 표시구간으로 구분되어 구동되게 된다. As described above, in order to display an image on a screen in a liquid crystal display device having a non-Oh mode it is divided into the reset period and the display section is driven. 여기서, 리셋구간은 화면상에 화상을 표시하기 전에 액정층의 스플레이 상태를 벤드 상태로 초기화시키는 구간을 나타내고, 표시구간은 벤드 상태로 초기화된 액정층을 제어하여 소정의 화상을 표시하는 구간을 나타낸다. Here, the reset period prior to displaying an image on the screen represents an interval for initializing a display state of the liquid crystal layer to the bend state, the display duration is a section to control the liquid crystal layer is initialized with the bend state of displaying a predetermined image .

먼저, 리셋구간동안 타이밍 제어부(52)로부터 공급된 리셋제어신호의 제어를 받아 제1 및 제2 스위치(57, 58)에 의해 데이터 전압(Vdata)이 게이트 드라이버(53) 및 데이터 드라이버(54)로 공급되는 한편, 제3 스위치(59)에 의해 리셋 공통전압(Vcom_reset)이 액정패널(40)로 공급된다. First, under the control of the reset control signal is supplied from the timing controller 52 during the reset period, the first and second switches (57, 58), a data voltage (Vdata), the gate driver 53 and data driver 54 by the common reset voltage (Vcom_reset) by being fed into the other hand, the third switch 59 is supplied to the liquid crystal panel 40. 이때, 상기 게이트 드라이버(53) 및 데이터 드라이버(54)는 상기 데이터 전압을 그대로 바이패스시켜 상기 액정패널(40)로 공급시킨다. In this case, the gate driver 53 and data driver 54 to pass by the same data voltage, and supplied to the liquid crystal panel 40.

이에 따라, 상기 액정패널(40)의 화소전극들과 게이트 라인들에는 10V의 동일한 데이터 전압(Vdata)이 인가되고, 상기 액정패널(40)의 공통전극에는 0V의 리셋 공통전압(Vcom_reset)이 인가되게 된다. As a result, the pixel electrodes and gate lines is applied to the same data voltage (Vdata) of 10V, the common electrode has a reset common voltage (Vcom_reset) of 0V of the liquid crystal panel 40 of the liquid crystal panel 40 is It is presented. 따라서, 상기 게이트 라인들과 상기 화소전극들 간에는 전위차가 존재하지 않게 되고 이에 따라 횡전계가 제거되어 스플레이 상태의 액정들을 벤드 상태의 액정들로 신속하게 초기화시키게 되며, 또한, 표시구간시의 5V의 공통전압(Vcom)보다 낮은 0V의 리셋 공통전압(Vcom_reset)이 상기 액정패널(40)의 공통전극으로 인가됨으로써 해서, 상기 화소전극들과 상기 공통 전극 간의 전위가차 더 커지게 됨으로써, 액정층의 초기화를 더욱 촉진시켜 고속의 초기화를 보다 빨리 구현할 수 있다.. Thus, there are no more and a potential difference between the and the gate line of the pixel electrodes and thus the transverse electric field is removed, and thereby quickly initializing the liquid crystal in the display state into the bend state liquid crystal, and, the 5V at the time of display interval a common electrode of the common reset common lower than the voltage (Vcom) 0V voltage (Vcom_reset) the liquid crystal panel 40 is thereby manner, whereby as the pixel electrodes, the greater the potential unrelenting between the common electrode, the initialization of the liquid crystal layer to further promote it to more quickly implement a fast initialization.

이러한 리셋 구간동안 벤드 상태로의 초기화가 완료되면, 표시구간에 상기 타이밍 제어부(52)로부터 공급된 표시 제어신호의 제어를 받아 상기 제1 스위치(57)에 의해 고전위 게이트 전압(Vgh), 상기 제2 스위치(58)에 의해 데이터 전압(Vdata) 그리고 상기 제3 스위치(59)에 의해 공통전압(Vcom)이 각각 상기 게이트 드라이버(53), 상기 데이터 드라이버(54) 및 상기 액정패널(40)로 공급된다. If such a reset period, the initialization of a bend state complete while, under the control of the display control signal supplied from the signal controller 52, the display period gate voltage (Vgh) the high potential by the first switch 57, the the data voltage (Vdata) by the second switch 58 and the third common voltage (Vcom) is each of the gate driver 53, the data driver 54 and the liquid crystal panel by means of a switch (59) (40) It is supplied to the.

또한, 상기 타이밍 제어부(52)로부터 생성된 표시제어신호에 의해 상기 게이트 드라이버(53)부터 순차적으로 상기 고전위 게이트 전압(Vgh)을 순차적으로 상기 액정패널(40)로 공급되는 한편, 상기 데이터 드라이버(54)로부터 상기 데이터 전압(Vdata)을 계조값에 따른 계조전압으로 생성하여 상기 액정패널(40)로 공급되게 된다. Further, by the display control signal generated from the signal controller 52 is supplied to the high-potential gate voltage (Vgh) sequentially to the liquid crystal panel 40, the in sequence from the gate driver 53. On the other hand, the data driver, is to be from 54 supplies the data voltage (Vdata) to the liquid crystal panel 40 to generate a gray level voltage corresponding to a gray level value.

따라서, 상기 순차적으로 공급되는 고전위 게이트 전압(Vgh)에 의해 액정패널(40)의 각 게이트 라인들에 연결된 박막 트랜지스터들이 각각 턴온되고, 이와 같이 턴온된 박막 트랜지스터들을 통해 상기 계조전압이 인가되어 화소전극들에 인가되게 된다. Therefore, the above being successively a thin film transistor coupled to respective gate lines of the liquid crystal panel 40 by the high-potential gate voltage (Vgh) to turn-on each of which is supplied with, is applied to the gradation voltage with the thus turning on the thin film transistor pixel It is to be applied to the electrodes. 그러므로, 상기 화소전극의 계조전압과 상기 공통전극의 공통전압(Vcom)의 전위차에 의해 액정층이 제어되어 광투과율을 가변시켜 소정의 화상이 표시되게 된다. Therefore, a liquid crystal layer is controlled by the potential difference between the common voltage (Vcom) of the gray-scale voltage of the pixel electrode and the common electrode to vary the light transmittance is to display a prescribed image.

따라서, 본 발명은 리셋구간동안 게이트라인들과 화소전극들에 동일한 전압을 인가하여 주는 한편, 공통전극에 보다 낮은 리셋 공통전압(Vcom_reset)을 인가 하여 주어, 보다 고속의 초기화를 구현할 수 있다. Accordingly, the present invention is given by applying a low reset voltage common (Vcom_reset) than on the other hand, a common electrode that applies a voltage equal to the gate lines and the pixel electrode during the reset period, it is possible to implement than high-speed initialization.

이상에서 살펴본 바와 같이, 본 발명에 의하면, 게이트 라인들과 화소전극들에 동일한 전압을 인가시켜 주어, 양자간의 횡전계를 제거하여 리셋구간동안 스플레이 상태로부터 벤드 상태로 보다 신속하게 전이시켜 고속의 초기화를 구현할 수 있다. As described above, according to the present invention, the gate lines and the pixel given by applying the same voltage to the electrodes, by removing the transverse electric field between both the initialization of the high speed to more quickly transition to the bend state from during the reset period splay state a it can be implemented.

이때, 공통전압에는 보다 낮은 리셋 공통전압(Vcom_reset)을 인가시켜 주어, 보다 큰 전위차에 의해 초기화를 신속하게 촉진시켜 줄 수 있다. In this case, the common voltage lines may be given by applying a voltage lower than the common reset (Vcom_reset), to more rapidly accelerate the initialization by the large potential difference.

Claims (13)

  1. 제1 방향으로 배열되는 다수의 게이트 라인들; A plurality of gate lines arranged in a first direction;
    상기 다수의 게이트 라인들에 수직되는 제2 방향으로 배열되는 다수의 데이터 라인들; A plurality of data lines arranged in a second direction perpendicular to the plurality of gate lines;
    상기 게이트 라인들과 데이터 라인들의 교차점에 형성되는 다수의 박막 트랜지스터들; A plurality of thin film transistors formed at the intersections of the gate lines and data lines; And
    상기 박막 트랜지스터들에 각각 연결되는 다수의 화소전극들 A plurality of pixel electrodes which are respectively connected to the thin film transistor
    을 포함하여 구성되는 어레이기판과, And an array substrate that comprises a,
    상기 어레이기판과 대향되고 공통전극이 구비되는 대향기판과, And the counter substrate facing the array substrate is provided with a common electrode,
    상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진되는 액정층 A liquid crystal layer filled with liquid crystal are controlled by Oh ratio mode between the array substrate and the counter substrate
    으로 이루어지고, Made, the
    상기 오씨비 모드는 상기 액정들을 초기화시키는 리셋 구간과 상기 초기화된 액정들을 제어하여 소정의 화상을 표시하는 표시구간으로 구분되어 구동되고, 상기 리셋 구간 구동시 상기 다수의 게이트 라인들과 상기 다수의 화소전극들에 동일한 전압이 인가되는 것을 특징으로 하는 오씨비 모드용 액정패널. The Oh ratio mode by controlling the initialized liquid crystal and a reset period for initializing the liquid crystal is driven is divided into a display section for displaying a predetermined image, the reset period when driving the plurality of gate lines and the plurality of pixels Oh ratio mode liquid crystal panel, characterized in that the same voltage is applied to the electrodes.
  2. 제1항에 있어서, 상기 리셋구간 구동시 상기 공통전극에 공통전압보다 낮은 리셋 공통전압이 인가되는 것을 특징으로 하는 오씨비 모드용 액정패널. The method of claim 1, wherein the reset period when the driving Oh ratio mode liquid crystal panel, characterized in that the common electrode is applied with a low voltage reset common than the common voltage.
  3. 제1항에 있어서, 상기 동일한 전압은 고전위 게이트 전압 또는 데이터 전압 중 하나인 것을 특징으로 하는 오씨비 모드용 액정패널. The method of claim 1, wherein the non-Oh mode liquid crystal panel, characterized in that the same voltage is one of the high-potential voltage or the gate voltage data.
  4. 제1항에 있어서, 표시구간 구동시 상기 다수의 게이트 라인들에는 상기 고전위 게이트 전압이 순차적으로 인가되고, 상기 다수의 화소전극들에는 상기 데이터 전압의 계조값에 따른 계조 전압이 인가되며, 상기 공통전극에는 상기 공통전압이 인가되는 것을 특징으로 하는 오씨비 모드용 액정패널. The method of claim 1 wherein the display period gate line of the plurality of time of driving, the said high-potential gate voltage is applied in sequence, the plurality of pixel electrodes is applied to the gradation voltage corresponding to the gray level of the data voltage, wherein the common electrode has a non-Oh mode liquid crystal panel, characterized in that applied with the common voltage.
  5. 수직으로 교차 배열된 다수의 게이트 라인들 및 다수의 데이터 라인들, 상기 게이트 라인들과 데이터 라인들의 교차점에 형성된 다수의 박막 트랜지스터들 및 상기 박막 트랜지스터들에 각각 연결된 다수의 화소전극들을 포함하여 구성되는 어레이기판과, 상기 어레이기판과 대향되고 공통전극이 구비된 대향기판과, 상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진된 액정층을 포함하는 오씨비 모드용 액정패널; The vertical cross-array a plurality of gate lines in and a plurality of data lines, a plurality of thin film transistors formed at the intersections of the gate lines and data lines and being configured to include a plurality of pixel electrodes respectively coupled to the TFTs an array substrate; Oh ratio mode liquid crystal panel including the array substrate and the counter and the common electrode is a counter substrate and a liquid crystal is controlled by Oh ratio mode between the array substrate and the counter substrate provided to fill the liquid crystal layer;
    상기 액정패널을 구동시킬 전압들을 생성하는 전압 발생부; Voltage generation unit for generating the voltage to drive the liquid crystal panel;
    리셋 구간동안 상기 액정을 초기화하기 위한 리셋 제어신호와 표시구간동안 소정의 화상을 표시하기 위한 표시 제어신호를 생성하는 타이밍 제어부; During the reset period, a timing control unit for controlling the reset signal for initializing the liquid crystal display section and for generating a display control signal for displaying a predetermined image;
    상기 리셋 제어신호 및 상기 표시 제어신호에 따라 상기 전압 발생부로부터 생성된 전압들의 출력 경로가 변경되도록 스위칭하는 스위칭 수단; The reset control signal, and switching means for switching so that the output path of the voltage generated by the voltage generating portion to change in accordance with the display control signal; And
    상기 스위칭 수단에서 스위칭 변경된 전압들을 이용하여 상기 액정패널을 구동시키는 게이트 드라이버 및 데이터 드라이버를 포함하고, From the switching means using the changed voltage switch and a gate driver and a data driver for driving the liquid crystal panel,
    상기 리셋 구간동안 상기 스위칭 수단을 경유한 동일한 전압이 상기 다수의 게이트 라인들과 상기 다수의 화소전극들에 인가되는 것을 특징으로 하는 액정표시장치. A liquid crystal display device, characterized in that the same voltage during the reset period, via said switching means to be applied to the plurality of pixel electrodes and the plurality of gate lines.
  6. 제5항에 있어서, 상기 스위칭 수단은 상기 리셋 제어신호의 제어를 받아 상 기 전압 발생부로부터 생성된 전압들 중 동일한 전압을 상기 게이트 드라이버 및 데이터 드라이버로 공급하는 한편, 상기 공통전극으로 리셋 공통전압을 공급하도록 스위칭되는 것을 특징으로 하는 액정표시장치. The method of claim 5, wherein the switching means is reset common voltage while supplying the same voltage of the generated from the electromotive voltage generator under the control of the reset control signal voltage to the gate driver and the data driver, to said common electrode a liquid crystal display device characterized in that the switching to supply.
  7. 제6항에 있어서, 상기 동일한 전압은 고전위 게이트 전압 또는 데이터 전압 중 하나인 것을 특징으로 하는 액정표시장치. The method of claim 6, wherein the liquid crystal display device, characterized in that the same voltage is one of the high-potential voltage or the gate voltage data.
  8. 제6항에 있어서, 상기 스위칭 수단에서 스위칭된 동일한 전압은 상기 게이트 드라이버 및 데이터 드라이버를 경유하여 상기 액정패널로 공급되는 것을 특징으로 하는 액정표시장치. The method of claim 6, wherein the same voltage is switched by the switching means is a liquid crystal display device, characterized in that to be supplied to the liquid crystal panel via the gate driver and the data driver.
  9. 제5항에 있어서, 상기 스위칭 수단은 상기 표시 제어신호의 제어를 받아 상기 전압 발생부로부터 생성된 전압들 중 고전위 게이트 전압을 상기 게이트 드라이버로 공급하고, 데이터 전압을 상기 데이터 드라이버로 공급하며, 상기 리셋 공통전압보다 큰 공통전압을 상기 공통전극으로 공급하도록 스위칭되는 것을 특징으로 하는 액정표시장치. The method of claim 5, wherein the switching means supplies a voltage to the high-potential gate voltage of the supply to the gate driver, and the data voltage being generated from the voltage generating portion under the control of the display control signal to the data driver, a liquid crystal display device characterized in that the switching to supply the common voltage greater than the common reset voltage to the common electrode.
  10. 수직으로 교차 배열된 다수의 게이트 라인들 및 다수의 데이터 라인들, 상기 게이트 라인들과 데이터 라인들의 교차점에 형성된 다수의 박막 트랜지스터들 및 상기 박막 트랜지스터들에 각각 연결된 다수의 화소전극들을 포함하여 구성되는 어레이기판과, 상기 어레이기판과 대향되고 공통전극이 구비된 대향기판과, 상기 어레이기판과 상기 대향기판 사이에 오씨비 모드로 제어되는 액정들이 충진된 액정층을 포함하는 오씨비 모드용 액정패널을 구동하기 위한 액정표시장치의 구동방법에 있어서, The vertical cross-array a plurality of gate lines in and a plurality of data lines, a plurality of thin film transistors formed at the intersections of the gate lines and data lines and being configured to include a plurality of pixel electrodes respectively coupled to the TFTs an array substrate, the array substrate and the counter being Oh liquid crystal panel for a non-mode, including common and the counter substrate electrode is provided, the array substrate and the liquid crystal layer of a liquid crystal are filled controlled Oh ratio mode between the counter substrate a method for driving a liquid crystal display device for driving,
    리셋 구간용 리셋 제어신호와 표시구간용 표시 제어신호를 생성하는 단계; Generating a display control signal for controlling a reset signal for the reset period and the display period;
    리셋구간 구동시 상기 리셋 제어신호의 제어를 받아 전압 발생부로부터 생성된 전압들 중 동일한 전압을 상기 액정패널의 상기 다수의 게이트 라인들 및 상기 화소전극들로 출력되고 리셋 공통전압이 상기 액정패널의 공통전극으로 출력되도록 제1 스위칭하는 단계; The reset period when the driving and output the same voltage of the voltage generated under the control from the voltage generation unit of the reset control signal to a plurality of gate lines and the pixel electrode wherein the liquid crystal panel reset the common voltage of the liquid crystal panel comprising: a first switching output to the common electrode;
    상기 동일한 전압 및 상기 리셋 공통전압에 의해 상기 액정패널의 상기 액정들을 초기화하는 단계; By the same voltage and the common voltage reset step for initializing the liquid crystal in the liquid crystal panel;
    표시구간 구동시 상기 표시 제어신호의 제어를 받아 상기 전압 발생부로부터 생성된 전압들 중 고전위 게이트 전압, 데이터 전압 및 공통전압이 출력되도록 제2 스위칭하는 단계; When display section drive comprising: a second switching under the control of the display control signal to the high-potential gate voltage, a data voltage and the common voltage, the output of the voltage generated by the voltage generating portion; And
    상기 고전위 게이트 전압, 상기 데이터 전압 및 상기 공통전압을 이용하여 상기 액정패널 상에 화상을 표시하는 단계 Displaying an image on a liquid crystal panel using the high-potential gate voltage, the data voltage and the common voltage
    를 포함하는 액정표시장치의 구동방법. Method of driving a liquid crystal display device comprising a.
  11. 제10항에 있어서, 상기 동일한 전압은 게이트 고전위 전압 또는 데이터 전압 중 하나이며, 동시에 상기 액정패널의 다수의 게이트 라인들 및 다수의 화소전극들에 인가되는 것을 특징으로 하는 액정표시장치의 구동방법. The method of claim 10, wherein said same voltage is one of a gate high potential voltage or the data voltage, and at the same time, a drive method of a liquid crystal display device, characterized in that applied to the plurality of gate lines and a plurality of pixel electrodes of the liquid crystal panel .
  12. 제10항에 있어서, 상기 리셋 공통전압은 상기 공통전압보다 낮은 레벨 전압을 갖는 것을 특징으로 하는 액정표시장치의 구동방법. 11. The method of claim 10, wherein the reset voltage is a common method of driving a liquid crystal display device, characterized in that has a lower voltage level than the common voltage.
  13. 제10항에 있어서, 상기 표시구간 구동시 상기 고전위 게이트 전압은 게이트 드라이버에 의해 순차적으로 상기 액정패널로 공급되고, 상기 데이터 전압은 데이터 드라이버에 의해 계조값에 따른 계조전압으로 변경되어 상기 액정패널로 공급되 며, 상기 공통전압은 상기 액정패널의 공통전극으로 공급되는 것을 특징으로 하는 액정표시장치의 구동방법. 11. The method of claim 10, wherein the display period, the high-potential gate voltage during the drive is supplied to the liquid crystal panels in sequence by a gate driver, wherein the data voltage is changed to the gray scale voltage corresponding to the gray level value by a data driver, the liquid crystal panel said being supplied to the common voltage is a driving method of a liquid crystal display device, characterized in that to be supplied to the common electrode of the liquid crystal panel.
KR20030091758A 2003-12-16 2003-12-16 Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof KR100607744B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20030091758A KR100607744B1 (en) 2003-12-16 2003-12-16 Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20030091758A KR100607744B1 (en) 2003-12-16 2003-12-16 Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof

Publications (2)

Publication Number Publication Date
KR20050060201A KR20050060201A (en) 2005-06-22
KR100607744B1 true KR100607744B1 (en) 2006-08-01

Family

ID=37252937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20030091758A KR100607744B1 (en) 2003-12-16 2003-12-16 Liquid crystal panel for OCB mode, liquid crystal display using the same and driving method thereof

Country Status (1)

Country Link
KR (1) KR100607744B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752652B1 (en) * 2006-01-16 2007-08-29 삼성전자주식회사 Display driver IC for supporting several driving mode and method thereof

Also Published As

Publication number Publication date
KR20050060201A (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US7466301B2 (en) Method of driving a display adaptive for making a stable brightness of a back light unit
CN101887695B (en) Electrophoretic display with rapid drawing mode waveform
US6473077B1 (en) Display apparatus
CN100385323C (en) Liquid crystal display panel,liquid crystal displayer and method for driving liquid crystal display
US6181317B1 (en) Display and method of and drive circuit for driving the display
JP5025047B2 (en) Liquid crystal display device using swing common electrode and driving method thereof
KR100642558B1 (en) Display device and method for driving the same
US20010052887A1 (en) Method and circuit for driving display device
US20110241979A1 (en) Liquid crystal display
JP4419369B2 (en) Liquid crystal display device and driving method thereof
JP4191408B2 (en) Liquid crystal display
CN100356435C (en) Circuit and method for driving a capacitive load, and display device provided with a circuit for driving a capacitive load
US5764207A (en) Active matrix display device and its driving method
US7701435B2 (en) Electrophoretic display, method for driving electrophoretic display, and storage display
JP4719330B2 (en) Liquid crystal display device and driving method thereof
KR101030528B1 (en) The shift resistor and the liquid crystal display device using the same
KR100884992B1 (en) Liquid crystal display
KR100731267B1 (en) Liquid crystal display and driving method thereof
US7876305B2 (en) Electrophoretic display device and driving method therefor
JP2007523376A (en) Electrophoresis display panel
US20020057247A1 (en) LCD for speeding initial bend state, driver and method thereof
JP3240367B2 (en) Active matrix liquid crystal image display device
KR100515900B1 (en) Liquid crystal display device
TWI415049B (en) Display device and driving method therefor
JP2007041548A (en) Method of providing data, liquid crystal display device, and driving method therefor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 14