KR100605908B1 - Semiconductor Device And Method For Manufacturing The Same - Google Patents
Semiconductor Device And Method For Manufacturing The Same Download PDFInfo
- Publication number
- KR100605908B1 KR100605908B1 KR1020030068127A KR20030068127A KR100605908B1 KR 100605908 B1 KR100605908 B1 KR 100605908B1 KR 1020030068127 A KR1020030068127 A KR 1020030068127A KR 20030068127 A KR20030068127 A KR 20030068127A KR 100605908 B1 KR100605908 B1 KR 100605908B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- gate electrode
- source
- semiconductor device
- gate trench
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 93
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 125000006850 spacer group Chemical group 0.000 claims abstract description 36
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 63
- 239000011229 interlayer Substances 0.000 abstract description 13
- 239000002184 metal Substances 0.000 abstract description 12
- 238000005468 ion implantation Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 9
- 238000005530 etching Methods 0.000 description 12
- 238000002955 isolation Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 반도체 소자 및 그 제조 방법은 반도체 기판의 액티브 영역에 소스/드레인 영역을 위한 불순물을 이온주입시키고, 상기 액티브 영역에 게이트 트렌치를 형성시킴으로써 상기 게이트 트렌치를 사이에 두고 소스/드레인 영역(S/D)을 형성시키고, 상기 게이트 트렌치에 게이트 전극을 형성시키며 상기 소스/드레인 영역(S/D)에 평탄화시키고, 상기 게이트 전극과 상기 소스/드레인 영역(S/D)에 실리사이드층을 형성시킨다. 이어서, 상기 반도체 기판 상에 금속 배선 전 층간 절연막을 형성시키고, 상기 게이트 전극과 상기 소스/드레인 영역(S/D)을 노출시키는, 금속 배선 전 층간 절연막의 콘택홀을 형성시킨다.A semiconductor device and a method of manufacturing the same according to the present invention provide ion implantation of impurities for a source / drain region in an active region of a semiconductor substrate, and form a gate trench in the active region so that the source / drain region S may be interposed between the gate trenches. (D), a gate electrode in the gate trench, a planarization in the source / drain region (S / D), and a silicide layer in the gate electrode and the source / drain region (S / D). . Subsequently, an interlayer insulating film before metal wiring is formed on the semiconductor substrate, and contact holes of the interlayer insulating film before metal wiring are formed to expose the gate electrode and the source / drain region S / D.
따라서, 본 발명은 게이트 전극을 소스/드레인 영역에 평탄화시키고 또한 게이트 전극의 양 측벽에 스페이서를 형성시키지 않으므로 반도체 소자의 제조 공정을 단순화시키고 아울러 상기 반도체 소자의 제조 공정을 용이하게 진행할 수가 있다. 또한, 반도체 소자의 누설 전류를 저감시키고 숏 채널 효과를 억제시킬 수가 있다. 그리고, 반도체 소자의 수율을 향상시키고 생산성을 향상시킬 수가 있다.Therefore, according to the present invention, the gate electrode is planarized in the source / drain region and spacers are not formed on both sidewalls of the gate electrode, thereby simplifying the manufacturing process of the semiconductor device and facilitating the manufacturing process of the semiconductor device. In addition, the leakage current of the semiconductor element can be reduced and the short channel effect can be suppressed. And the yield of a semiconductor element can be improved and productivity can be improved.
게이트 트렌치, 게이트 전극, 실리사이드층 Gate trench, gate electrode, silicide layer
Description
도 1은 종래 기술에 의한 반도체 소자의 구조를 나타낸 단면 구조도.1 is a cross-sectional structural view showing the structure of a semiconductor device according to the prior art.
도 2는 본 발명에 의한 반도체 소자를 나타낸 단면 구조도.2 is a cross-sectional structural view showing a semiconductor device according to the present invention.
도 3a 내지 도 3f는 본 발명에 의한 반도체 소자의 제조 방법을 나타낸 단면 공정도.3A to 3F are cross-sectional process diagrams illustrating a method for manufacturing a semiconductor device according to the present invention.
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 엘디디(LDD: lightly doped drain)를 위한 스페이서를 형성시키지 않음으로써 제조 공정을 단순화하고 아울러 제조 공정을 용이하게 진행하도록 한 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing the same. More specifically, the semiconductor device simplifies the manufacturing process and facilitates the manufacturing process by not forming a spacer for lightly doped drain (LDD). And a method for producing the same.
일반적으로, 반도체 소자의 고집적화가 진행됨에 따라 반도체 소자의 사이즈가 축소되면서 반도체 소자, 예를 들어 모스 트랜지스터의 채널 길이도 함께 축소 된다. 그러나, 상기 모스 트랜지스터의 채널 길이가 축소되면, 상기 모스 트랜지스터의 바람직하지 못한 전기적 특성, 예를 들어 숏채널 효과(Short Channel Effect: SCE) 등이 발생한다.In general, as the integration of semiconductor devices increases, the size of the semiconductor device is reduced, and the channel length of the semiconductor device, for example, the MOS transistor, is also reduced. However, when the channel length of the MOS transistor is reduced, undesirable electrical characteristics of the MOS transistor, for example, a short channel effect (SCE), may occur.
상기 숏채널 효과를 해결하려면, 상기 모스 트랜지스터의 게이트 전극 길이의 축소와 같은 수평 축소와 함께 상기 모스 트랜지스터의 게이트 절연막 두께 및 소스/드레인 접합(junction) 깊이의 축소와 같은 수직 축소도 함께 이루어지지 않으면 안된다. 또한, 상기 수평 축소와 수직 축소에 따라 구동 전원의 전압을 낮추고 반도체 기판의 도핑 농도를 높이며, 특히 채널 영역의 도핑 프로파일의 제어가 효율적으로 이루어져야 한다.In order to solve the short channel effect, if the horizontal reduction such as the reduction of the gate electrode length of the MOS transistor and the vertical reduction such as the reduction of the gate insulating film thickness and the source / drain junction depth of the MOS transistor are not performed together, Can not be done. In addition, the horizontal reduction and vertical reduction reduce the voltage of the driving power source, increase the doping concentration of the semiconductor substrate, and in particular, the doping profile of the channel region should be efficiently controlled.
그렇지만, 상기 반도체 소자의 사이즈가 급격히 축소되고 있으나 상기 반도체 소자를 적용한 전자 제품 등에서 요구되는 구동 전압이 여전히 높기 때문에 예를 들어, 엔모스(NMOS) 트랜지스터의 경우, 소스 영역에서 주입된 전자가 드레인 영역의 큰 전위 변동(potential gradient) 상태로 인하여 상기 드레인으로 심하게 가속됨으로써 상기 드레인 근처에서 핫 캐리어(hot carrier)가 발생하기 쉬운 취약한 구조를 갖고 있다. 이와 같은 핫 캐리어에 취약한 일반적인 모스 트랜지스터의 구조를 개선하기 위해 엘디디(LDD: lightly doped drain) 구조가 도입되었다.However, since the size of the semiconductor device is rapidly being reduced, but the driving voltage required by the electronic device to which the semiconductor device is applied is still high, for example, in the case of an NMOS transistor, electrons injected from the source region are drain region. Due to the large potential gradient of, it is weakly accelerated to the drain and thus has a fragile structure in which hot carriers are likely to occur near the drain. Lightly doped drain (LDD) structures have been introduced to improve the structure of common MOS transistors susceptible to such hot carriers.
도 1은 종래의 반도체 소자의 구조를 나타낸 단면 구조도이다. 도 1에 도시된 바와 같이, 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 필드 영역에 절연막의 아이솔레이션층(11)이 형성된다. 또한, 상기 반도체 기판(10)의 액티브 영역 상에 게이트 절연막(13)과 게이트 전극(15)이 동일 패턴으로 형성되고, 상기 게이트 전극(15)의 양 측벽에 절연막의 스페이서(17)가 형성되고, 상기 게이트 전극(15)과 스페이서(17)를 사이에 두고 상기 반도체 기판(10)의 액티브 영역에 LDD 구조의 소스/드레인 영역(S/D)이 형성된다. 또한, 상기 게이트 전극(15)과 상기 소스/드레인 영역(S/D) 상에 실리사이드층(19)이 형성되고, 상기 스페이서(17)와 실리사이드층(19)을 포함한 반도체 기판(10)의 전역 상에 식각 정지막(21)이 증착되고, 상기 식각 정지막(21) 상에 금속배선 전 층간 절연막(premetal dielectric: PMD)(23)이 증착, 평탄화된다. 상기 게이트 전극(15)과 상기 소스/드레인 영역(S/D)의 실리사이드층(19) 상에 상기 식각 정지막(21)과 층간 절연막(23)의 콘택홀이 형성된다.1 is a cross-sectional structural view showing the structure of a conventional semiconductor device. As shown in FIG. 1, an
이와 같이 구성된 종래의 반도체 소자는 상기 게이트 전극(15)의 양 측벽에 스페이서(17)가 존재하기 때문에 여러 가지 문제점을 갖고 있다. 첫째, 액티브 영역이 상대적으로 축소되므로 상기 게이트 전극(15)에 대한 콘택홀 정합 여유도(alignment margin)를 확보하기가 어렵다. 둘째, 게이트 채널 길이가 축소되므로 반도체 소자의 숏 채널 효과를 억제하기가 어렵다. 셋째, 실리사이드 공정에서 상기 스페이서(17) 상에 실리사이드화되지 않은 미반응 금속층이 잔존하기 쉬우므로 반도체 소자의 누설 전류가 증가할 가능성이 높다. 넷째, 상기 게이트 전극(15)과 상기 소스/드레인 영역(S/D)의 토폴로지가 심하므로 콘택홀 식각 공정을 진행하기가 용이하지 않다. 다섯째, 게이트 라인 식각 공정에서 결함이 다발하므로 수율이 저하된다. 여섯째, 상기 금속배선 전 층간 절연막(23)의 증착 전에 식각 정지막(21)의 증착 공정이 진행되어야 하고, 또한 LDD 영역 형성을 위한 이온주 입 공정이 진행되어야 하므로 반도체 소자의 제조 공정이 복잡하고 생산성이 저하된다.The conventional semiconductor device configured as described above has various problems because the
따라서, 본 발명의 목적은 게이트 전극의 양 측벽에 스페이서를 형성시키지 않으면서도 반도체 소자를 제조하는데 있다.Accordingly, an object of the present invention is to manufacture a semiconductor device without forming spacers on both sidewalls of the gate electrode.
본 발명의 다른 목적은 반도체 소자의 액티브 영역을 상대적으로 확대시킴으로써 콘택홀 정합 여유도를 확보하는데 있다.Another object of the present invention is to secure a contact hole matching margin by relatively expanding an active region of a semiconductor device.
본 발명의 또 다른 목적은 게이트 채널 길이를 확대시킴으로써 반도체 소자의 숏 채널 효과를 억제하는데 있다.Another object of the present invention is to suppress the short channel effect of the semiconductor device by expanding the gate channel length.
본 발명의 또 다른 목적은 실리사이드 공정에서 미반응 금속층의 잔존물이 발생하는 것을 방지함으로써 반도체 소자의 누설 전류를 저감시키는데 있다.Another object of the present invention is to reduce the leakage current of the semiconductor device by preventing the remaining of the unreacted metal layer in the silicide process.
본 발명의 또 다른 목적은 게이트 전극과 소스/드레인 영역의 토폴로지를 완화시킴으로써 콘택홀 식각 공정을 용이하게 진행하는데 있다.Another object of the present invention is to facilitate the contact hole etching process by relaxing the topology of the gate electrode and the source / drain regions.
본 발명의 또 다른 목적은 게이트 라인 식각 공정에서 결함 발생을 억제함으로써 반도체 소자의 수율을 향상시키는데 있다.Another object of the present invention is to improve the yield of semiconductor devices by suppressing defects in the gate line etching process.
본 발명의 또 다른 목적은 식각 정지막 증착 공정과 LDD 영역 형성을 위한 이온주입 공정을 생략시킴으로써 반도체 소자의 제조 공정을 단순화시키고 나아가 생산성을 향상시키는데 있다.
Another object of the present invention is to simplify the manufacturing process of the semiconductor device and further improve productivity by eliminating the etch stop film deposition process and the ion implantation process for forming the LDD region.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자는The semiconductor device according to the present invention for achieving the above object is
액티브 영역의 일부분에 게이트 트렌치가 형성된 반도체 기판; 상기 게이트 트렌치를 사이에 두고 상기 액티브 영역에 형성된 소스/드레인 영역; 상기 게이트 트렌치의 저면 중앙부에 형성된 게이트 절연막; 및 상기 게이트 절연막 상에 형성된 게이트 전극을 포함하는 것을 특징으로 한다.A semiconductor substrate having a gate trench formed in a portion of the active region; A source / drain region formed in the active region with the gate trench interposed therebetween; A gate insulating film formed in a central portion of a bottom surface of the gate trench; And a gate electrode formed on the gate insulating film.
바람직하게는, 상기 게이트 트렌치의 측벽에 스페이서가 형성되고, 상기 스페이서 사이의 게이트 트렌치의 저면 중앙부에 상기 게이트 절연막이 형성될 수 있다.Preferably, a spacer may be formed on sidewalls of the gate trench, and the gate insulating layer may be formed in a central portion of a bottom surface of the gate trench between the spacers.
바람직하게는, 상기 스페이서가 상기 게이트 트렌치의 측벽에 버퍼 절연막을 개재하며 형성될 수 있다.Preferably, the spacer may be formed on the sidewall of the gate trench with a buffer insulating layer interposed therebetween.
바람직하게는, 상기 게이트 전극과 상기 소스/드레인 영역 상에 실리사이드층이 형성될 수 있다.Preferably, a silicide layer may be formed on the gate electrode and the source / drain region.
바람직하게는, 상기 게이트 전극이 상기 소스/드레인 영역에 평탄화될 수 있다.Preferably, the gate electrode may be planarized in the source / drain region.
또한, 이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 제조 방법은In addition, the method for manufacturing a semiconductor device according to the present invention for achieving the above object is
반도체 기판의 액티브 영역에 소스/드레인 영역을 위한 불순물을 이온주입시키는 단계; 상기 반도체 기판의 액티브 영역에 게이트 트렌치를 형성시킴으로써 상기 게이트 트렌치를 사이에 두고 소스/드레인 영역을 분리시키는 단계; 및 상기 게 이트 트렌치에 게이트 전극을 형성시키는 단계를 포함하는 것을 특징으로 한다.Implanting impurities for the source / drain regions into the active region of the semiconductor substrate; Separating the source / drain regions with the gate trench interposed therebetween by forming a gate trench in an active region of the semiconductor substrate; And forming a gate electrode in the gate trench.
바람직하게는, 상기 게이트 전극을 형성시키는 단계는Preferably, forming the gate electrode
상기 게이트 트렌치의 측벽에 스페이서를 형성시키는 단계; 상기 스페이서 사이의 게이트 트렌치의 저면 중앙부에 게이트 절연막을 형성시키는 단계; 상기 게이트 전극을 위한 도전층을 상기 게이트 트렌치의 내부 및 상기 게이트 트렌치 외측의 영역에 증착시키는 단계; 및 상기 도전층을 평탄화시킴으로써 상기 게이트 트렌치에 상기 게이트 전극을 형성시키는 단계를 포함할 수 있다.Forming a spacer on sidewalls of the gate trench; Forming a gate insulating film in a central portion of a bottom surface of the gate trench between the spacers; Depositing a conductive layer for the gate electrode in an area inside the gate trench and outside the gate trench; And forming the gate electrode in the gate trench by planarizing the conductive layer.
바람직하게는, 상기 게이트 전극의 라인 전체 또는 일부를 상기 게이트 트렌치에 전체 또는 일부를 형성시킬 수가 있다.Preferably, all or part of the line of the gate electrode may be formed in all or part of the gate trench.
이하, 본 발명에 의한 반도체 소자 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 구성 및 동일한 작용을 갖는 부분에는 동일 부호를 부여한다.Hereinafter, a semiconductor device and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings. The same code | symbol is attached | subjected to the part which has the same structure and the same action as the conventional part.
도 2는 본 발명에 의한 반도체 소자를 나타낸 단면 구조도이다. 도 2를 참조하면, 본 발명명의 반도체 소자는 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 필드 영역에 절연막의 아이솔레이션층(11)이 형성된다. 상기 반도체 기판(10)의 액티브 영역의 게이트 트렌치 형성 영역에 게이트 트렌치(31)가 형성되고, 상기 게이트 트렌치(31)의 측벽에 버퍼 절연막(33)을 개재하며 절연막의 스페이서(37)가 형성되고, 상기 스페이서(37) 사이의 반도체 기판(10)에 게이트 절연막(39)이 형성된다. 상기 게이트 절연막(39) 상에 도전성의 게이트 전극(43)이 형성되고, 상기 반도체 기판(10)의 액티브 영역에 상기 게이트 트렌치(31)를 사이에 두고 소스/드레인 영역(S/D)이 형성되고, 상기 게이트 전극(43)과 상기 소스/드레인 영역(S/D)의 표면에 실리사이드층(45)이 형성된다. 상기 반도체 기판(10) 상에 금속배선 전 층간 절연막(47)이 형성되고, 상기 게이트 전극(43)과 상기 소스/드레인 영역(S/D)의 콘택홀 형성 영역이 상기 금속배선 전 층간 절연막(47)의 콘택홀(49) 내에 노출된다.2 is a cross-sectional structural view showing a semiconductor device according to the present invention. Referring to FIG. 2, in the semiconductor device of the present invention, an
이와 같은 구조를 갖는 본 발명의 반도체 소자에서는 상기 게이트 절연막(39)이 상기 반도체 기판(10)의 게이트 트렌치(11)의 저면 중앙부에 형성되고, 상기 게이트 전극(43)이 상기 반도체 기판(10)에 평탄화를 이루며 상기 게이트 절연막(39) 상에 형성된다. 상기 게이트 트렌치(31) 내의 스페이서(37)는 상기 게이트 트렌치(31)의 수직 측벽면을 완만한 경사면으로 만들어줌으로써 상기 게이트 트렌치(31)에 보이드 생성 없이 게이트 전극(43)을 위한 도전층이 갭 필링될 수 있다. 상기 게이트 전극(43)의 상측부는 상기 게이트 전극(43)의 하측부보다 넓다. In the semiconductor device of the present invention having the structure described above, the
따라서, 본 발명은 LDD 구조의 소스/드레인 영역을 형성하기 위한 스페이서를 형성시키지 않으면서도 트랜지스터와 같은 반도체 소자를 제조할 수가 있으므로 반도체 기판의 액티브 영역을 상대적으로 확대시킴으로써 콘택홀 정합 여유도를 확보할 수가 있다.Therefore, the present invention can manufacture a semiconductor device such as a transistor without forming a spacer for forming a source / drain region of the LDD structure, thereby increasing the contact area matching margin by relatively expanding the active region of the semiconductor substrate. There is a number.
또한, 본 발명은 게이트 채널 길이를 확대시킴으로써 반도체 소자의 숏 채널 효과를 억제할 수가 있다.In addition, the present invention can suppress the short channel effect of the semiconductor device by expanding the gate channel length.
또한, 본 발명은 LDD 구조의 소스/드레인 영역을 형성하기 위한 스페이서를 형성시키지 않으므로 실리사이드 공정에서 상기 스페이서 상에 미반응 금속층의 잔존물이 발생하는 것을 방지하고 나아가 반도체 소자의 누설 전류를 저감시킬 수가 있다.In addition, since the present invention does not form a spacer for forming a source / drain region of the LDD structure, it is possible to prevent the residue of the unreacted metal layer from occurring on the spacer in the silicide process and further reduce the leakage current of the semiconductor device. .
또한, 본 발명은 상기 게이트 전극(43)과 소스/드레인 영역(S/D)을 평탄화시키므로 상기 게이트 전극(43)과 소스/드레인 영역(S/D)의 토폴로지를 완화시킨다. 이는 콘택홀 식각 공정을 용이하게 진행할 수 있게 해준다.In addition, the present invention flattens the
또한, 본 발명은 상기 게이트 트렌치(31) 내에 상기 게이트 전극(43)을 갭 필링시킨 후 평탄화시키므로 게이트 라인 식각 공정을 생략할 수가 있다. 이는 상기 게이트 라인 식각 공정에서의 결함 발생을 억제함으로써 반도체 소자의 수율을 향상시킬 수가 있다.In addition, since the
또한, 본 발명은 상기 게이트 전극(43)과 소스/드레인 영역(S/D)을 평탄화시키므로 상기 금속배선 전 층간 절연막(47)의 증착 전에 식각 정지막 증착 공정의 진행을 생략할 수 있다. 이는 반도체 소자의 제조 공정을 단순화시키고 나아가 생산성을 향상시킨다.In addition, since the
또한, 본 발명은 LDD 구조의 소스/드레인 영역을 형성하기 위한 스페이서를 형성시키지 않으므로 LDD 영역 형성을 위한 이온주입 공정을 생략시킬 수가 있다. 이는 반도체 소자의 제조 공정을 단순화시키고 나아가 생산성을 향상시킨다.In addition, the present invention does not form a spacer for forming the source / drain region of the LDD structure, and thus the ion implantation process for forming the LDD region can be omitted. This simplifies the manufacturing process of the semiconductor device and further improves the productivity.
이와 같이 구성되는 본 발명에 의한 반도체 소자의 제조 방법을 도 3a 내지 도 3f를 참조하여 설명하기로 한다.A method of manufacturing a semiconductor device according to the present invention configured as described above will be described with reference to FIGS. 3A to 3F.
도 3a를 참조하면, 먼저, 제 1 도전형 반도체 기판(10), 예를 들어 단결정 실리콘 기판을 준비한다. 여기서, 상기 제 1 도전형을 P형으로, 상기 제 1 도전형에 반대되는 제 2 도전형을 N형으로 정하거나 이와 반대로 상기 제 1 도전형을 N형으로, 상기 제 2 도전형을 P형으로 정할 수 있다. 설명의 편의상 상기 제 1 도전형을 P형으로, 상기 제 2 도전형을 N형으로 정하여 본 발명을 설명하기로 한다.Referring to FIG. 3A, first, a first conductivity
그런 다음, 상기 반도체 기판(10)의 액티브 영역을 정의하기 위해 상기 반도체 기판(10)의 필드 영역에 아이솔레이션층(11)을 형성시킨다. 이때, 상기 아이솔레이션층(11)은 예를 들어 샐로우 트렌치 아이솔레이션(Shallow Trench Isolation: STI) 공정에 의해 형성시킬 수가 있다. 물론, 상기 샐로우 트렌치 아이솔레이션 공정 대신에 로코스(LOCOS: Local Oxidation Of Silicon) 공정 등을 사용하는 것도 가능하다.Then, an
이어서, 도면에 도시하지 않았으나, 상기 반도체 기판(10)의 액티브 영역에 문턱전압 조절용 이온주입 공정, 펀치스루(Punch Through) 방지용 이온주입 공정, 채널 스톱(Channel Stop)용 이온주입 공정, 웰 형성용 이온주입 공정 등과 같은 공지된 이온주입 공정을 진행할 수 있다.Subsequently, although not shown in the drawings, an ion implantation process for adjusting the threshold voltage, an ion implantation process for preventing punch through, an ion implantation process for channel stop, and a well formation are formed in the active region of the
계속하여, 상기 반도체 기판(10)의 액티브 영역에 고농도의 제 2 도전형 불순물, 즉 N형 불순물을 이온주입시킴으로써 소스/드레인 영역(S/D)을 형성시킨다.Subsequently, a source / drain region S / D is formed by ion implanting a high concentration of a second conductivity type impurity, that is, an N type impurity, into the active region of the
따라서, 본 발명은 종래와 달리 LDD 구조의 소스/드레인 영역(S/D)을 형성하기 위한 스페이서를 형성시키지 않고 소스/드레인 영역(S/D)을 형성하므로 반도체 기판의 액티브 영역을 상대적으로 확대시키고 나아가 콘택홀 정합 여유도를 확보할 수가 있다.Therefore, the present invention forms the source / drain region S / D without forming a spacer for forming the source / drain region S / D of the LDD structure, and thus, the active region of the semiconductor substrate is relatively enlarged. Further, the contact hole matching margin can be secured.
또한, 본 발명은 LDD 구조의 소스/드레인 영역을 형성하기 위한 스페이서를 형성시키지 않으므로 LDD 영역 형성을 위한 이온주입 공정을 생략시킬 수가 있다. 이는 반도체 소자의 제조 공정을 단순화시키고 나아가 생산성을 향상시킨다.In addition, the present invention does not form a spacer for forming the source / drain region of the LDD structure, and thus the ion implantation process for forming the LDD region can be omitted. This simplifies the manufacturing process of the semiconductor device and further improves the productivity.
이후, 통상적인 트렌치 형성 공정을 이용하여 상기 반도체 기판(10)의 액티브 영역의 게이트 트렌치 형성 영역을 식각시킴으로써 게이트 트렌치(31)를 형성시킨다. 이때, 숏 채널 효과를 억제시키기 위해 게이트 라인의 전체 또는 일부가 상기 게이트 트렌치(31) 내에 형성시킬 수가 있다.Thereafter, the
그 다음에, 상기 게이트 트렌치(31)의 내부 및 상기 소스/드레인 영역(S/D)의 표면 상에 버퍼 절연막(33), 예를 들어 산화막 또는 질화막을 증착시킨다. 이는 도 3b의 스페이서(37)를 형성하기 위한 에치백 공정에서 도 3c의 게이트 절연막(39)이 형성될 반도체 기판(10)의 표면을 식각 손상으로부터 보호하기 위함이다.Next, a
이어서, 상기 버퍼 절연막(33) 상에 상기 스페이서(37)를 위한 절연막(35)을 증착시킨다. 상기 절연막(35)으로서 산화막이나 질화막 등을 증착시킬 수가 있다.Subsequently, an insulating
도 3b를 참조하면, 도 3a의 절연막(35)을 예를 들어 에치백 공정에 의해 처리시킴으로써 상기 게이트 트렌치(31)의 양 측벽에 스페이서(37)를 형성시킨다. 이때, 상기 스페이서(37) 사이의 버퍼 절연막(33)이 노출되고, 또한 상기 게이트 트렌치(31) 외측의 버퍼 절연막(33)도 노출된다.Referring to FIG. 3B, spacers 37 are formed on both sidewalls of the
도 3c를 참조하면, 상기 노출된 버퍼 절연막(33)을 식각시킴으로써 상기 스페이서(37) 사이의 반도체 기판(10)의 표면을 노출시키고 아울러 상기 소스/드레인 영역(S/D)의 표면을 노출시킨다.Referring to FIG. 3C, the exposed
이어서, 상기 노출된 반도체 기판(10)의 표면에 게이트 절연막(39)을 원하는 두께로 형성시킨다. 이를 좀 더 상세히 언급하면, 상기 노출된 반도체 기판(10)의 표면에 예를 들어 열 산화 공정에 의해 게이트 절연막(39)으로서 산화막을 원하는 두께로 성장시킨다. 이때, 상기 게이트 절연막(13)은 산화막 대신에 질화막 또는 산화질화막과 같은 절연막의 단일층으로 구성하거나, 상기 산화막과 질화막 및 산화질화막 중 2 이상을 선택하여 적층한 다층으로 구성하여도 좋다.Subsequently, a
그 다음에, 상기 게이트 트렌치(31)에 도 3d의 게이트 전극(43)을 위한 도전층(41), 예를 들어 다결정 실리콘층을 갭 필링시킨다. 이때, 상기 스페이서(37)가 상기 게이트 트렌치(31)의 측벽을 완만한 경사면으로 만들어줌으로써 상기 도전층(41)이 상기 게이트 트렌치(31)에 보이드의 생성 없이 완전히 갭 필링될 수가 있다. 여기서, 상기 다결정 실리콘층을 증착시키면서 상기 다결정 실리콘층에 불순물을 도핑시키거나, 상기 다결정 실리콘층을 증착시킨 후 불순물을 이온주입에 의해 도핑시키거나, 상기 다결정 실리콘층을 증착시킨 후 불순물을 예를 들어 POCL2의 처리에 의해 도핑시킬 수가 있다.The
도 3d를 참조하면, 이후, 도 3c의 도전층(41)을 평탄화 공정, 예를 들어 화학적 기계적 연마 공정 또는 에치백 공정에 의해 상기 소스/드레인 영역(S/D)에 평탄화시킴으로써 상기 트렌치(31) 내에 게이트 전극(43)을 형성시킴과 아울러 상기 게이트 트렌치(31) 외측의 도전층(41)을 완전히 제거시키고 그 아래의 게이트 절연 막(39)을 노출시킨다.Referring to FIG. 3D, the
이어서, 상기 게이트 트렌치(31) 외측의 게이트 절연막(39)을 식각시킴으로써 상기 게이트 트렌치(31) 외측의 소스/드레인 영역(S/D)의 표면을 노출시킨다.Subsequently, the
따라서, 본 발명은 종래와 달리 LDD 구조의 소스/드레인 영역(S/D)을 형성하기 위한 스페이서를 사용하지 않으므로 상기 게이트 전극(43)의 채널 길이를 확대시킬 수가 있다. 이는 반도체 소자의 숏 채널 효과를 억제시킨다.Accordingly, the present invention does not use a spacer for forming the source / drain region S / D of the LDD structure, unlike the related art, and thus the channel length of the
또한, 본 발명은 상기 게이트 트렌치(31)에 게이트 전극(43)을 형성시키므로 종래의 게이트 라인 식각 공정을 생략시킬 수가 있다. 이는 상기 게이트 라인 식각 공정에서의 결함 발생을 억제함으로써 반도체 소자의 수율을 향상시킨다.In addition, according to the present invention, since the
도 3e를 참조하면, 그런 다음, 상기 노출된 게이트 전극(43)과 소스/드레인 영역(S/D)을 포함한 상기 반도체 기판(10)의 전역 상에 실리사이드층(45)을 위한 도전층, 예를 들어 Ti, Co 등을 증착시키고, 상기 도전층을 열처리 공정에 의해 처리시킴으로써 상기 게이트 전극(43)과 소스/드레인 영역(S/D)의 표면에 실리사이드층(45)을 형성시킨다. 이어서, 상기 게이트 전극(43)과 소스/드레인 영역(S/D) 외측의 영역에 실리사이드화되지 않고 미반응 상태로 남아있는 도전층을 식각시킨다.Referring to FIG. 3E, a conductive layer for
따라서, 본 발명은 LDD 구조의 소스/드레인 영역을 형성하기 위한 스페이서를 형성시키지 않으므로 상기 실리사이드층(45)의 형성하는 실리사이드 공정에서 상기 스페이서 상에 미반응 금속층의 잔존물이 발생하는 것을 방지하고 나아가 반도체 소자의 누설 전류를 저감시킬 수가 있다.Accordingly, the present invention does not form a spacer for forming a source / drain region of the LDD structure, thereby preventing the occurrence of unreacted metal layer on the spacer in the silicide process of forming the
도 3f를 참조하면, 이후, 상기 실리사이드층(45)을 포함하여 상기 반도체 기 판(10)의 전역 상에 금속 배선 전 층간 절연막(47)을 증착시킨다.Referring to FIG. 3F, an
이때, 상기 게이트 전극(43)이 상기 소스/드레인 영역(S/D)에 평탄화되므로 상기 게이트 전극(43)과 소스/드레인 영역(S/D)의 토폴로지가 완화된다. 이는 콘택홀 식각 공정을 용이하게 진행할 수 있게 해주므로 도 3f의 금속배선 전 층간 절연막(47)의 증착 전에 식각 정지막 증착 공정의 진행을 생략할 수 있다. 이는 반도체 소자의 제조 공정을 단순화시키고 나아가 생산성을 향상시키는데 있다.In this case, since the
이어서, 사진식각 공정을 이용하여 상기 금속 배선 전 층간 절연막(47)에 상기 게이트 전극(43)과 소스/드레인 영역(S/D)을 노출시키기 위한 콘택홀(49)을 각각 형성시킨다.Subsequently, contact holes 49 for exposing the
이어서, 도면에 도시하지 않았지만, 상기 콘택홀(49)에 도전성 플러그를 형성시키고 상기 플러그를 통하여 상기 게이트 전극(43)과 소스/드레인 영역(S/D)에 전기적으로 연결되도록 상기 금속 배선 전 층간 절연막(47) 상에 금속 배선을 형성시킨다. 따라서, 본 발명의 반도체 소자의 제조 공정이 완료된다.Subsequently, although not shown in the drawings, a conductive plug is formed in the
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자 및 그 제조 방법은 따라서, 본 발명은 반도체 기판의 액티브 영역에 소스/드레인 영역을 위한 불순물을 이온주입시키고, 상기 액티브 영역에 게이트 트렌치를 형성시킴으로써 상기 게이트 트렌치를 사이에 두고 소스/드레인 영역(S/D)을 형성시키고, 상기 게이트 트렌치에 게이트 전극을 형성시키며 상기 소스/드레인 영역(S/D)에 평탄화시키고, 상 기 게이트 전극과 상기 소스/드레인 영역(S/D)에 실리사이드층을 형성시킨다. 이어서, 상기 반도체 기판 상에 금속 배선 전 층간 절연막을 형성시키고, 상기 게이트 전극과 상기 소스/드레인 영역(S/D)을 노출시키는, 금속 배선 전 층간 절연막의 콘택홀을 형성시킨다.As described above, the semiconductor device according to the present invention and the method of manufacturing the same accordingly, the present invention is to implant the impurities for the source / drain region in the active region of the semiconductor substrate and to form a gate trench in the active region Source / drain regions (S / D) are formed with gate trenches interposed therebetween, gate electrodes are formed in the gate trenches, and planarized in the source / drain regions (S / D), the gate electrodes and the source / A silicide layer is formed in the drain region S / D. Subsequently, an interlayer insulating film before metal wiring is formed on the semiconductor substrate, and contact holes of the interlayer insulating film before metal wiring are formed to expose the gate electrode and the source / drain region S / D.
따라서, 본 발명은 게이트 전극을 소스/드레인 영역에 평탄화시키고 또한 게이트 전극의 양 측벽에 스페이서를 형성시키지 않으므로 반도체 소자의 제조 공정을 단순화시키고 아울러 상기 반도체 소자의 제조 공정을 용이하게 진행할 수가 있다. 또한, 반도체 소자의 누설 전류를 저감시키고 숏 채널 효과를 억제시킬 수가 있다. 그리고, 반도체 소자의 수율을 향상시키고 생산성을 향상시킬 수가 있다.Therefore, according to the present invention, the gate electrode is planarized in the source / drain region and spacers are not formed on both sidewalls of the gate electrode, thereby simplifying the manufacturing process of the semiconductor device and facilitating the manufacturing process of the semiconductor device. In addition, the leakage current of the semiconductor element can be reduced and the short channel effect can be suppressed. And the yield of a semiconductor element can be improved and productivity can be improved.
한편, 본 발명은 도시된 도면과 상세한 설명에 기술된 내용에 한정하지 않으며 본 발명의 사상을 벗어나지 않는 범위 내에서 다양한 형태의 변형도 가능함은 이 분야에 통상의 지식을 가진 자에게는 자명한 사실이다.On the other hand, the present invention is not limited to the contents described in the drawings and detailed description, it is obvious to those skilled in the art that various modifications can be made without departing from the spirit of the invention. .
Claims (9)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030068127A KR100605908B1 (en) | 2003-10-01 | 2003-10-01 | Semiconductor Device And Method For Manufacturing The Same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030068127A KR100605908B1 (en) | 2003-10-01 | 2003-10-01 | Semiconductor Device And Method For Manufacturing The Same |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050032136A KR20050032136A (en) | 2005-04-07 |
KR100605908B1 true KR100605908B1 (en) | 2006-08-01 |
Family
ID=37236713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030068127A KR100605908B1 (en) | 2003-10-01 | 2003-10-01 | Semiconductor Device And Method For Manufacturing The Same |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100605908B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166034B2 (en) | 2012-08-21 | 2015-10-20 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101138838B1 (en) * | 2009-12-28 | 2012-05-10 | 에스케이하이닉스 주식회사 | Method for forming semiconductor device |
-
2003
- 2003-10-01 KR KR1020030068127A patent/KR100605908B1/en not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9166034B2 (en) | 2012-08-21 | 2015-10-20 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
US9287160B2 (en) | 2012-08-21 | 2016-03-15 | Samsung Electronics Co., Ltd. | Semiconductor devices and methods of fabricating the same |
Also Published As
Publication number | Publication date |
---|---|
KR20050032136A (en) | 2005-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5579280B2 (en) | CMOS vertical replacement gate (VRG) transistor | |
US7534707B2 (en) | MOS Transistors having inverted T-shaped gate electrodes and fabrication methods thereof | |
US6855581B2 (en) | Method for fabricating a high-voltage high-power integrated circuit device | |
US5777370A (en) | Trench isolation of field effect transistors | |
JP2816353B2 (en) | Method of manufacturing integrated circuit having MOS field effect transistor | |
KR100538297B1 (en) | Field effect transistor and method for production thereof | |
US8294210B2 (en) | High voltage channel diode | |
US6482724B1 (en) | Integrated circuit asymmetric transistors | |
KR20000060693A (en) | Semiconductor device and method for fabricating the same | |
US7265011B2 (en) | Method of manufacturing a transistor | |
US6180465B1 (en) | Method of making high performance MOSFET with channel scaling mask feature | |
KR100589489B1 (en) | Method for fabricating lateral double-diffused metal oxide semiconductor | |
KR20030021905A (en) | Semiconductor device on SOI(silicon on insulator) structure) and method for manufacturing the same | |
KR100605908B1 (en) | Semiconductor Device And Method For Manufacturing The Same | |
KR100341182B1 (en) | Method of forming mos transistor in semiconductor device | |
US7279741B2 (en) | Semiconductor device with increased effective channel length and method of manufacturing the same | |
KR100617051B1 (en) | method for manufacturing of semiconductor device | |
KR100591172B1 (en) | Method for fabricating the MOS transistor | |
KR100734259B1 (en) | Method for fabricating semiconductor devices | |
KR100968422B1 (en) | Method for fabricating semiconductor device | |
JP3910301B2 (en) | Semiconductor device and manufacturing method thereof | |
KR100503745B1 (en) | Method for fabricating semiconductor device | |
KR100562744B1 (en) | A Manufacturing Method of Layer Insulation Film of Semiconductor Element | |
KR20020020175A (en) | Semiconductor device and method of manufacturing the same | |
KR100497222B1 (en) | Semiconductor Device And Method For Manufacturing The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120619 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |