KR100603304B1 - Panel driving method - Google Patents

Panel driving method Download PDF

Info

Publication number
KR100603304B1
KR100603304B1 KR1020030076231A KR20030076231A KR100603304B1 KR 100603304 B1 KR100603304 B1 KR 100603304B1 KR 1020030076231 A KR1020030076231 A KR 1020030076231A KR 20030076231 A KR20030076231 A KR 20030076231A KR 100603304 B1 KR100603304 B1 KR 100603304B1
Authority
KR
South Korea
Prior art keywords
subfield
sustain
pulses
period
reset
Prior art date
Application number
KR1020030076231A
Other languages
Korean (ko)
Other versions
KR20050041170A (en
Inventor
김준구
정남성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020030076231A priority Critical patent/KR100603304B1/en
Publication of KR20050041170A publication Critical patent/KR20050041170A/en
Application granted granted Critical
Publication of KR100603304B1 publication Critical patent/KR100603304B1/en

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0266Reduction of sub-frame artefacts
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0271Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/04Maintaining the quality of display appearance
    • G09G2320/043Preventing or counteracting the effects of ageing

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명에 의한 패널구동방법은, 하나의 프레임은 복수개의 서브필드를 구비하고, 하나의 서브필드는 리셋 구간, 어드레스 구간, 및 유지방전 구간을 구비하고, 유지방전 구간에 주사전극과 공통전극에 소정 개수의 유지펄스를 교대로 인가하는 것에 의하여 계조를 표현하는 패널구동방법에 있어서, 서브필드에 할당되는 유지방전 펄스수가 홀수인지 짝수인지에 따라, 주사전극과 공통전극에 인가되는 리셋 펄스를 토글하는 것을 특징으로 한다. 본 발명의 패널구동방법에 의하면, 유지구간에서 짝수개 및 홀수개의 유효한 유지펄스 인가하는 것이 가능하게 되어 최소 휘도 분해능이 향상된다. 따라서, 유지펄스의 개수가 적게 할당되어 최소 휘도 분해능이 계조 표현력에 많은 영향을 미치는 저계조 서브필드의 기능을 강화시킨다.In the panel driving method according to the present invention, one frame includes a plurality of subfields, one subfield includes a reset period, an address period, and a sustain discharge period, and a scan electrode and a common electrode in the sustain discharge period. In a panel driving method for expressing gray scales by alternately applying a predetermined number of sustain pulses, the reset pulses applied to the scan electrodes and the common electrodes are toggled depending on whether the number of sustain discharge pulses allocated to the subfield is odd or even. Characterized in that. According to the panel driving method of the present invention, it is possible to apply even and odd effective holding pulses in the holding section, thereby improving the minimum luminance resolution. Therefore, a small number of sustain pulses is allocated to enhance the function of the low gradation subfield, where the minimum luminance resolution greatly affects the gradation expression power.

이와 같은 저계조 영역에서의 최소 휘도 분해능의 향상은, 디더링의 적용을 저감한다. 결과적으로 저계조를 표현함에 있어서 원 영상의 공간 해상도를 떨어뜨리는 등의 화질의 열화 및 디더링 노이즈의 부작용을 줄일 수 있다.Such improvement in the minimum luminance resolution in the low gradation region reduces the application of dithering. As a result, it is possible to reduce side effects of deterioration of image quality and dithering noise such as lowering the spatial resolution of the original image in expressing low grayscale.

Description

패널구동방법{Panel driving method}Panel driving method

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.1 is a view showing the structure of a conventional three-electrode surface discharge plasma display panel.

도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여준다.FIG. 2 shows a typical driving apparatus of the plasma display panel shown in FIG. 1.

도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리 구동 방법을 보여준다.FIG. 3 shows a conventional address-display separation driving method for Y electrode lines of the plasma display panel of FIG. 1.

도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도이다.FIG. 4 is a timing diagram for explaining an example of a drive signal of the panel shown in FIG. 1.

도 5는 주사전극(Y) 및 공통전극(X)에 인가되는 유지펄스와 발광량과의 관계를 설명하기 위한 파형도이다.5 is a waveform diagram illustrating a relationship between a sustain pulse applied to the scan electrode Y and the common electrode X and the amount of light emitted.

도 6a 및 도 6b는 본 발명에 의한 계조표현력 향상을 위한 패널구동방법을 구현하기 위하여 마련되는 두 개의 서로 다른 타입의 서브필드의 파형도이다.6A and 6B are waveform diagrams of two different types of subfields provided to implement a panel driving method for improving gray scale expression power according to the present invention.

도 7은 홀수개의 유지펄스를 인가하는 서브필드를 구현하기 위한 패널구동파형의 실시예이다.7 illustrates an embodiment of a panel driving waveform for implementing a subfield applying an odd number of sustain pulses.

도 8은 짝수개의 유지펄스를 인가하는 서브필드를 구현하기 위한 패널구동파형의 실시예이다.8 is an embodiment of a panel driving waveform for implementing a subfield applying an even number of sustain pulses.

본 발명은, 플라즈마 디스플레이 패널(PDP)과 같이 표시셀을 형성하는 전극구조에 유지펄스를 인가함으로써, 화면을 표시하는 패널구동방법에 관한 것이다.The present invention relates to a panel driving method for displaying a screen by applying a sustain pulse to an electrode structure for forming a display cell such as a plasma display panel (PDP).

도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 나타내는 도면이다.1 is a view showing the structure of a conventional three-electrode surface discharge plasma display panel.

도 1를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(100, 106) 사이에는, 어드레스 전극 라인들(A1, A2, ... , A m), 유전층(102, 110), Y 전극 라인들(Y1, ... , Yn), X 전극 라인들(X1, ... , Xn), 형광층(112), 격벽(114) 및 보호층으로서 예컨대 일산화마그네슘 (MgO)층(104)이 마련되어 있다.Referring to FIG. 1, between the front and rear glass substrates 100 and 106 of a conventional surface discharge plasma display panel 1, address electrode lines A 1 , A 2 ,..., A m , Dielectric layers 102 and 110, Y electrode lines Y 1 , ..., Y n , X electrode lines X 1 , ..., X n , fluorescent layer 112, barrier rib 114, and As a protective layer, the magnesium monoxide (MgO) layer 104 is provided, for example.

어드레스 전극 라인들(A1, A2, ... , Am)은 뒤쪽 글라스 기판(106)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(110)은 어드레스 전극 라인들(A1, A2, ... , Am)의 앞쪽에 도포된다. 아래쪽 유전층(110)의 앞쪽에는 격벽(114)들이 어드레스 전극 라인들(A1, A2, ... , Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 디스플레이 셀의 방전 영역을 구획하고, 각 디스플레이 셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광층(112)은, 격벽(114)들 사이에서 형성된다. The address electrode lines A 1 , A 2 ,..., A m are formed in a predetermined pattern on the front side of the rear glass substrate 106. The lower dielectric layer 110 is applied in front of the address electrode lines A 1 , A 2 ,..., A m . In front of the lower dielectric layer 110, barrier ribs 114 are formed in a direction parallel to the address electrode lines A 1 , A 2 ,..., A m . The partition walls 114 function to partition the discharge area of each display cell and to prevent optical interference between the display cells. The fluorescent layer 112 is formed between the partition walls 114.

X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn )은 어드레스 전극 라인들(A1, A2, ... , Am)과 직교되도록 앞쪽 글라스 기판(100)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ... , Xn)과 각 Y 전극 라인(Y1, ... , Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(Xnb, Ynb)이 결합되어 형성될 수 있다. 앞쪽 유전층(102)은 X 전극 라인들(X1, ... , Xn)과 Y 전극 라인들(Y1, ... , Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(102)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.The X electrode lines X 1 , ..., X n and the Y electrode lines Y 1 , ..., Y n are address electrode lines A 1 , A 2 , ..., A m . It is formed in a predetermined pattern on the back of the front glass substrate 100 to be orthogonal to the. Each intersection sets a corresponding display cell. Each X electrode line (X 1 , ..., X n ) and each Y electrode line (Y 1 , ..., Y n ) are transparent electrode lines (X na ) made of a transparent conductive material such as indium tin oxide (ITO). , Y na ) and metal electrode lines X nb and Y nb for increasing conductivity may be formed. The front dielectric layer 102 is formed by applying the entire surface to the rear of the X electrode lines (X 1 ,..., X n ) and the Y electrode lines (Y 1 ,..., Y n ). A protective layer 104 for protecting the panel 1 from a strong electric field, for example, a magnesium monoxide (MgO) layer, is formed by applying a front surface to the back of the front dielectric layer 102. The plasma forming gas is sealed in the discharge space 108.

이와 같은 플라즈마 디스플레이 패널에 일반적으로 적용되는 구동 방식은, 초기화, 어드레스 및 디스플레이 유지 단계가 단위 서브-필드에서 순차적으로 수행되게 하는 방식이다. 초기화 단계에서는 구동될 디스플레이 셀들의 전하 상태가 균일하게 된다. 어드레스 단계에서는, 선택될 디스플레이 셀들의 전하 상태와 선택되지 않을 디스플레이 셀들의 전하 상태가 설정된다. 디스플레이 유지 단계에서는, 선택될 디스플레이 셀들에서 디스플레이 방전이 수행된다. 이때, 디스플레이 방전을 수행하는 디스플레이 셀들의 플라즈마 형성용 가스로부터 플라즈마가 형성되고, 이 플라즈마로부터의 자외선 방사에 의하여 상기 디스플레이 셀들의 형광층(112)이 여기되어 빛이 발생된다.A driving scheme generally applied to such a plasma display panel is a method in which initialization, address, and display holding steps are sequentially performed in a unit sub-field. In the initialization step, the charge states of the display cells to be driven are made uniform. In the address step, the charge state of display cells to be selected and the charge state of display cells not to be selected are set. In the display holding step, display discharge is performed in the display cells to be selected. At this time, a plasma is formed from the plasma forming gas of the display cells performing display discharge, and the fluorescent layer 112 of the display cells is excited by ultraviolet radiation from the plasma to generate light.

도 2는 도 1의 플라즈마 디스플레이 패널의 일반적인 구동 장치를 보여준다. 2 illustrates a general driving device of the plasma display panel of FIG. 1.

도면을 참조하면, 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(200), 제어부(202), 어드레스 구동부(206), X 구동부(208) 및 Y 구동부(204)를 포함한다. 영상 처리부(200)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(202)는 영상 처리부(200)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, SX)을 발생시킨다. 어드레스 구동부(206)는, 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 표시 데이터 신호를 발생시키고, 발생된 표시 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(208)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(204)는 제어부(202)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.Referring to the drawings, a typical driving device of the plasma display panel 1 includes an image processor 200, a controller 202, an address driver 206, an X driver 208, and a Y driver 204. The image processing unit 200 converts an external analog image signal into a digital signal, and internal image signals, for example, 8-bit red (R), green (G) and blue (B) image data, clock signals, vertical and horizontal, respectively. Generate synchronization signals. The controller 202 generates the driving control signals SA, SY, and SX according to the internal image signal from the image processor 200. The address driver 206 processes the address signal SA among the drive control signals SA, SY, and SX from the controller 202 to generate a display data signal, and generates the display data signal through the address electrode lines. To apply. The X driver 208 processes the X driving control signal SX among the driving control signals SA, SY, and SX from the controller 202 and applies the X driving control signal SX to the X electrode lines. The Y driver 204 processes the Y driving control signal SY among the driving control signals SA, SY, and SX from the controller 202 and applies the Y driving control signal SY to the Y electrode lines.

상기한 바와 같은 구조의 플라즈마 디스플레이 패널(1)의 구동방법으로, 주로 사용되는 어드레스-디스플레이 분리 구동방법이 미국특허 제5541618호에 개시되어 있다.As a driving method of the plasma display panel 1 having the structure described above, an address-display separation driving method which is mainly used is disclosed in US Pat.

도 3은 도 1의 플라즈마 디스플레이 패널의 Y 전극 라인들에 대한 통상적인 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 보여준다. FIG. 3 illustrates a conventional address-display separation driving method for Y electrode lines of the plasma display panel of FIG. 1.

도면을 참조하면, 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정개수 예컨대 8 개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ..., SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 유지방전 구간(S1, ..., S8)로 분할된다.Referring to the drawings, a unit frame may be divided into a predetermined number, for example, eight subfields SF1, ..., SF8 to realize time division gray scale display. Each subfield SF1, ..., SF8 is divided into a reset section (not shown), an address section A1, ..., A8, and a sustain discharge section S1, ..., S8. do.

각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극 라인들(도 1의 AR1, AG1, ..., AGm, ABm)에 표시 데이터 신호가 인가됨과 동시에 각 Y 전극 라인(Y1, ..., Yn)에 상응하는 주사 펄스가 순차적으로 인가된다. In each address section A1, ..., A8, a display data signal is applied to the address electrode lines AR1, AG1, ..., AGm, ABm in FIG. Scan pulses corresponding to..., Yn) are sequentially applied.

각 유지방전 구간(S1, ..., S8)에서는, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn)에 디스플레이 방전용 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 표시 방전을 일으킨다.In each sustain discharge section S1, ..., S8, pulses for display discharge alternately in the Y electrode lines Y1, ..., Yn and the X electrode lines X1, ..., Xn. Is applied to cause display discharge in discharge cells in which wall charges are formed in the address periods A1, ..., A8.

플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 유지방전 구간(S1, ..., S8)내의 유지방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256 계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 유지펄스의 수가 할당될 수 있다. 만일 133 계조의 휘도를 얻기 위해서는, 서브필드1 기간, 서브필드3 기간 및 서브필드8 기간 동안 셀들을 어드레싱하여 유지방전하면 된다.The luminance of the plasma display panel is proportional to the number of sustain discharge pulses in the sustain discharge sections S1, ..., S8 occupied in the unit frame. When one frame forming one image is represented by eight subfields and 256 gray levels, each subfield is sequentially held at a ratio of 1, 2, 4, 8, 16, 32, 64, and 128 in order. The number of pulses can be assigned. In order to obtain luminance of 133 gray levels, cells may be addressed and sustained and discharged during the subfield 1 period, the subfield 3 period, and the subfield 8 period.

각 서브필드에 할당되는 유지방전 수는, APC(Automatic power control) 단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 또한 각 서브필드에 할당되는 유지방전 수는. 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대 서브필드4에 할당된 계조도를 8에서 6으로 낮추고, 서 브필드6에 할당된 계조도를 32에서 34로 높일 수 있다. 또한, 한 프레임을 형성하는 서브필드의 수도 설계사양에 따라 다양하게 변형하는 것이 가능하다.The number of sustain discharges allocated to each subfield may be variably determined according to the weights of the subfields according to the APC (Automatic Power Control) step. In addition, the number of sustain discharges allocated to each subfield is. Various modifications are possible in consideration of gamma characteristics or panel characteristics. For example, the gray level assigned to subfield 4 may be lowered from 8 to 6, and the gray level assigned to subfield 6 may be increased from 32 to 34. In addition, the number of subfields forming one frame can be variously modified according to design specifications.

도 4는 도 1에 도시된 패널의 구동 신호의 일예를 설명하기 위한 타이밍도로서, AC PDP의 ADS(Address display separated) 구동방식에서 한 서브필드(SF)내에 어드레스 전극(A), 공통전극(X) 및 주사전극(Y1~Yn)에 인가되는 구동신호를 나타낸다. 도 4를 참조하면, 하나의 서브필드(SF)는 리셋기간(PR), 어드레스 기간(PA) 및 유지방전기간(PS)를 구비한다.FIG. 4 is a timing diagram for explaining an example of a driving signal of the panel shown in FIG. 1. X) and drive signals applied to the scan electrodes Y1 to Yn. Referring to FIG. 4, one subfield SF includes a reset period PR, an address period PA, and a sustain discharge period PS.

리셋기간(PR)은 모든 그룹의 주사라인에 대해 리셋펄스를 인가하여, 강제로 기입방전을 수행함으로써, 전체 셀의 벽전하 상태를 초기화한다. 어드레스기간(PA)에 들어가기 전에 리셋기간(PR)이 수행되며, 이는 전 화면에 걸쳐 수행하므로, 상당히 고르면서도 원하는 분포의 벽전하 배치를 만들 수 있다. 리셋기간(PR)에 의해 초기화된 셀들은, 셀 내부의 벽전하 조건이 모두 비슷하게 형성된다. 리셋기간(PR)이 수행된 후에 어드레스 기간(PA)이 수행된다. 이 때 어드레스 기간(PA)에는, 공통전극(X)에 바이어스 전압(Ve)이 인가되고, 표시되어야 할 셀 위치에서 주사전극(Y1~Yn)과 어드레스 전극(A1~Am)을 동시에 턴온시킴으로써, 표시 셀을 선택한다. 어드레스 기간(PA)이 수행된 후에, 공통전극(X)과 주사전극(Y1~Yn)에 유지펄스(Vs)를 교대로 인가하여, 유지방전 기간(PS)이 수행된다. 유지방전 기간(PS) 중에 어드레스 전극(A1~Am)에는 로우레벨의 전압(VG)이 인가된다. PDP에서 휘도는 유지방전 펄스수에 의하여 조정된다. 하나의 서브필드 또는 하나의 TV 필드에서의 유지방전 펄스수가 많으면 휘도가 증가한다.The reset period PR initializes the wall charge state of all cells by applying reset pulses to the scan lines of all groups and forcibly performing a write discharge. The reset period PR is performed before entering the address period PA, which is carried out over the entire screen, thus making it possible to create a wall distribution of wall charges with a fairly even and desired distribution. The cells initialized by the reset period PR have similar wall charge conditions in the cells. The address period PA is performed after the reset period PR is performed. At this time, in the address period PA, the bias voltage Ve is applied to the common electrode X, and the scan electrodes Y1 to Yn and the address electrodes A1 to Am are simultaneously turned on at the cell positions to be displayed. Select the display cell. After the address period PA is performed, the sustain pulse Vs is alternately applied to the common electrodes X and the scan electrodes Y1 to Yn to perform the sustain discharge period PS. During the sustain discharge period PS, a low level voltage VG is applied to the address electrodes A1 to Am. In PDP, the brightness is adjusted by the number of sustain discharge pulses. If the number of sustain discharge pulses in one subfield or one TV field is large, the luminance increases.

서브필드 SFn 에서 유지구간(PS)에 주목하자. 어드레스 구간(PA)에서 Y전극에 주사펄스가 인가된 후, 유지구간(PS)에서 Y전극에 유지펄스가 인가된 후 X전극과 Y전극에 유지펄스가 교대로 인가된다. Note the sustain period PS in the subfield SFn. After the scan pulse is applied to the Y electrode in the address period PA, the sustain pulse is applied to the Y electrode in the sustain period PS, and then the sustain pulse is alternately applied to the X electrode and the Y electrode.

만일 SFn의 유지구간(PS)에서 마지막 유지펄스가 X 전극에 인가되면, SFn의 유지구간(PS)에서는 짝수(2N)개의 유지펄스가 인가된 것이다.If the last sustain pulse is applied to the X electrode in the sustain period PS of SFn, even 2N sustain pulses are applied in the sustain period PS of SFn.

이에 비해 만일 SFn 의 유지구간(PS)에서 마지막 유지펄스가 X 전극에 인가되면, SFn의 유지구간(PS)에서는 홀수(2N+1)개의 유지펄스가 인가된 것이다. 그러나, 다음 서브필드 SFn+1 의 리셋구간(PR)의 선두에서 X 전극에 가해지는 펄스가 마치 SFn 의 유지펄스와 같이 작용하여, 결국 짝수개의 유지펄스가 인가된 것과 같은 효과가 일어난다.In If the last sustain pulse is applied to the X electrode in the sustain period (PS) of the SF n, the sustain period (PS) of the SF n is applied to the odd-numbered (2N + 1) of the sustain pulses compared. However, the pulse applied to the X electrode at the head of the reset period PR of the next subfield SF n + 1 acts like the sustain pulse of SF n , resulting in an effect that an even number of sustain pulses are applied.

각 서브필드에서 전극별로 동일한 파형의 리셋펄스가 인가되면, 유지구간에서는 짝수개의 유지펄스만이 인가되는 결과가 된다.If reset pulses of the same waveform are applied to each electrode in each subfield, only even number of sustain pulses are applied in the sustain period.

이는 유지펄스의 양자화에 의하여, 홀수개 또는 짝수개의 유지펄스가 할당되더라도, 실질적으로는 짝수개의 유지펄스만이 인가되는 결과가 되어, 홀수개의 유지펄스에 의한 계조는 표현할 수 없는 문제점이 있다.This results in the application of substantially even number of sustain pulses even if odd or even number of sustain pulses are allocated by the quantization of the sustain pulses, and there is a problem in that gradations due to the odd number of sustain pulses cannot be expressed.

본 발명이 이루고자 하는 기술적 과제는, 패널구동의 유지구간에서 짝수개의 유지펄스와 홀수개의 유지펄스를 선택적으로 인가하기 위한 패널구동방법을 제공하는데 있다.An object of the present invention is to provide a panel driving method for selectively applying an even number of sustain pulses and an odd number of sustain pulses in a sustain period of the panel drive.

상기의 기술적 과제를 이루기 위한 본 발명의 패널구동방법은, 하나의 프레임은 복수개의 서브필드를 구비하고, 하나의 서브필드는 리셋 구간, 어드레스 구간, 및 유지방전 구간을 구비하고, 상기 유지방전 구간에 주사전극과 공통전극에 소정 개수의 유지펄스를 교대로 인가하는 것에 의하여 계조를 표현하는 패널구동방법이며, 적어도 두 개의 서브필드간에 리셋파형이 주사전극과 공통전극에서 토글되는 것을 특징으로 한다.In the panel driving method of the present invention for achieving the above technical problem, one frame includes a plurality of subfields, one subfield includes a reset period, an address period, and a sustain discharge period, the sustain discharge period The panel driving method expresses the gray scale by alternately applying a predetermined number of sustain pulses to the scan electrode and the common electrode. The reset waveform is toggled between the scan electrode and the common electrode between at least two subfields.

상기 패널구동방법은, 서브필드에 할당되는 유지방전 펄스수가 홀수인지 짝수인지에 따라, 주사전극과 공통전극에 인가되는 리셋 펄스를 토글하는 것을 특징으로 한다.The panel driving method is characterized in that the reset pulse applied to the scan electrode and the common electrode is toggled according to whether the number of sustain discharge pulses allocated to the subfield is odd or even.

상기 패널구동방법은, (a) 서브필드에서 할당된 유지방전 펄스가 홀수인지 짝수인지를 판단하는 단계; (b) 서브필드에서 할당된 유지방전 펄스가 홀수이면, 주사전극 및 공통전극에, 현재 서브필드의 리셋펄스와 동일한 리셋펄스를 다음 서브필드의 리셋구간에서 인가하는 단계; 및 (c) 서브필드에서 할당된 유지방전 펄스가 짝수이면, 주사전극 및 공통전극에, 현재 서브필드의 리셋펄스와 토글된 리셋펄스를 다음 서브필드의 리셋구간에서 인가하는 단계를 구비할 수 있다.The panel driving method includes: (a) determining whether the sustain discharge pulse allocated in the subfield is odd or even; (b) if the sustain discharge pulse allocated in the subfield is odd, applying a reset pulse equal to the reset pulse of the current subfield to the scan electrode and the common electrode in the reset period of the next subfield; And (c) if the sustain discharge pulse allocated in the subfield is an even number, applying the reset pulse of the current subfield and the reset pulse toggled in the reset period of the next subfield to the scan electrode and the common electrode. .

이하, 본 발명의 바람직한 실시예에 의한 패널구동방법의 구성 및 동작을 첨부한 도면들을 참조하여 상세히 설명한다.Hereinafter, the configuration and operation of a panel driving method according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 5는 주사전극(Y) 및 공통전극(X)에 인가되는 유지펄스와 발광량과의 관계를 설명하기 위한 파형도이다.5 is a waveform diagram illustrating a relationship between a sustain pulse applied to the scan electrode Y and the common electrode X and the amount of light emitted.

하나의 서브필드에 인가되는 유지펄스는 스캔전극에 1회 공통전극에 1회를 기본으로 하는 XY 유지펄스 쌍으로서 공급되므로 N 개의 서스테인 펄스 쌍은 2N개의 유지방전을 일으킨다. 따라서 예컨대 1회의 유지방전에 의하여, 0.5cd/m2 의 휘도가 발생한다면, 유지방전의 최소 휘도 분해능은 2*0.5=1cd/m2 이 된다. 이는 저계조에서의 휘도 증가량은 1cd/m2 이하가 될 수 없음을 의미한다. 이러한 PDP의 휘도분해능의 한계를 극복하기 위하여 오차확산과 같은 디더링(dithering)의 방법을 통해 휘도 분해능을 높이게 된다. 그러나 이러한 디더링 등의 사용은 원 영상의 공간 해상도를 떨어뜨리게 되므로 화질의 열화 및 디더링 노이즈라는 부작용을 가져오게 된다.Since the sustain pulses applied to one subfield are supplied to the scan electrode once as an XY sustain pulse pair based on the common electrode once, the N sustain pulse pairs cause 2N sustain discharges. Therefore, for example, if the luminance of 0.5 cd / m 2 is generated by one sustain discharge, the minimum luminance resolution of the sustain discharge is 2 * 0.5 = 1 cd / m 2. This means that the luminance increase in low gradation cannot be less than 1 cd / m 2. In order to overcome the limitation of the luminance resolution of the PDP, the luminance resolution is increased by dithering such as error diffusion. However, such use of dithering degrades the spatial resolution of the original image, resulting in deterioration of image quality and dithering noise.

도 6a 및 도 6b는 본 발명에 의한 계조표현력 향상을 위한 패널구동방법을 구현하기 위하여 마련되는 두 개의 서로 다른 타입의 서브필드이다.6A and 6B are two different types of subfields provided to implement a panel driving method for improving gray scale expression power according to the present invention.

도 6a는 제1타입의 서브필드(SFA)로서, 리셋구간(PR)에서 Y 전극에 램프 리셋펄스가 인가된다. 도 6b는 제2타입의 서브필드(SFB)로서, 리셋구간(PR)에서 X 전극에 램프 리셋펄스가 인가된다. 도 6a와 도 6b는 리셋구간(PR)에서 인가되는 리셋 펄스가 상호 토글된 형태임을 알 수 있다.FIG. 6A illustrates a subfield SF A of the first type, in which a lamp reset pulse is applied to the Y electrode in the reset period PR. 6B illustrates a second type subfield SF B in which a lamp reset pulse is applied to the X electrode in the reset section PR. 6A and 6B show that the reset pulses applied in the reset section PR are toggled with each other.

도 7은 홀수개(2N+1)의 유지펄스를 인가하는 서브필드를 구현하기 위한 패널구동파형의 실시예이다.FIG. 7 illustrates an embodiment of a panel driving waveform for implementing subfields to which odd number of sustain pulses are applied.

도 7의 실시예는, 도 6a의 제1타입의 서브필드(SFA)와 도 6b의 제2타입의 서브필드(SFB)가 결합된 형태의 패널구동파형을 형성한다.7 forms a panel driving waveform in which a subfield SF A of the first type of FIG. 6A and a subfield SF B of the second type of FIG. 6B are combined.

제1서브필드(SFA)와 제2서브필드(SFB)의 리셋구간에 주목하자. 제1서브필드 (SFA)와 제2서브필드(SFB)는 X전극과 Y전극에 인가되는 리셋파형이 상호 토글되어 있슴을 알 수 있다.Note the reset period of the first subfield SF A and the second subfield SF B. It can be seen that the reset waveforms applied to the X electrode and the Y electrode are toggled between the first subfield SF A and the second subfield SF B.

제1서브필드(SFA)의 유지구간에서 교번 인가되는 3개의 Y전극 유지펄스와 3개의 X전극 유지펄스와, 제2서브필드(SFB)의 선두에 위치한 Y전극의 리셋펄스가 유지방전 작용을 한다. 다시말해, 제2서브필드(SFB)의 선두에 위치한 Y전극의 리셋펄스는, 제1서브필드(SFA)에서 X전극에 마지막 유지펄스가 인가된 후 Y전극에 교번으로 인가되는 유지펄스와 같은 작용을 하는 것이다. 따라서, 제1서브필드(SFA)와 제2서브필드(SFB) 사이에 7개의 유지펄스가 인가된 것과 같은 유지방전이 일어난다.Three Y electrode sustain pulses and three X electrode sustain pulses alternately applied in the sustain period of the first subfield SF A , and the reset pulses of the Y electrode at the head of the second subfield SF B are sustained and discharged. It works. In other words, the reset pulse of the Y electrode positioned at the head of the second subfield SF B is alternately applied to the Y electrode after the last sustain pulse is applied to the X electrode in the first subfield SF A. It works like this. Accordingly, sustain discharge such as seven sustain pulses applied between the first subfield SF A and the second subfield SF B occurs.

결국, 도 7의 예에서, 인접한 두 서브필드간에 리셋파형이 Y전극과 X전극 사이에 토글되도록 인가되면, 홀수개(2N+1)의 유지펄스를 인가할 수 있다.As a result, in the example of FIG. 7, when a reset waveform is toggled between the Y electrode and the X electrode between two adjacent subfields, an odd number of sustain pulses 2N + 1 may be applied.

도 8은 짝수개의 유지펄스를 인가하는 서브필드를 구현하기 위한 패널구동파형의 실시예이다.8 is an embodiment of a panel driving waveform for implementing a subfield applying an even number of sustain pulses.

도 8의 실시예는, 도 6a의 제1타입의 서브필드(SFA)가 두 개 연결되어 결합된 형태의 패널구동파형을 형성한다.In the embodiment of FIG. 8, two subfields SF A of the first type of FIG. 6A are connected to each other to form a combined panel driving waveform.

제1서브필드(SFA)의 유지구간에서 교번 인가되는 3개의 Y전극 유지펄스와 3개의 X전극 유지펄스가 유지방전 작용을 한다. 따라서, 제1서브필드(SFA)와 제2서브 필드(SFB) 사이에 6개의 유지펄스가 인가된 것과 같은 유지방전이 일어난다.Three Y electrode sustain pulses and three X electrode sustain pulses alternately applied in the sustain section of the first subfield SF A perform a sustain discharge action. Therefore, sustain discharge such as six sustain pulses applied between the first subfield SF A and the second subfield SF B occurs.

결국, 도 8의 예에서, 인접한 두 서브필드간에 리셋파형이 동일하게 유지되면, 짝수개(2N)의 유지펄스를 인가할 수 있다.As a result, in the example of FIG. 8, if the reset waveforms remain the same between two adjacent subfields, even number 2N of sustain pulses may be applied.

예를들어 서브필드의 유지방전 펄스수가 짝수, 홀수, 짝수, 홀수이면, 서브필드 타입은, SFA→SFA→SFB→SFB→SFA 로 연결함으로써 구현될 수 있다.
한편, 이와 같은 서브필드의 유지방전 펄스수가 짝수인지 또는 홀수인지 여부는 도 2의 논리제어부(202) 내에서 판단되며, 짝수인지 홀수인지에 따라, 리셋펄스의 토글 여부는, Y 구동부(204)에 인가되는 Y 구동 제어 신호(SA) 및 X 구동부(208)에 인가되는 X 구동 제어 신호(SX) 내에서 표현되게 된다.
For example, if the number of sustain discharge pulses of the subfield is even, odd, even, or odd, the subfield type may be implemented by connecting SF A → SF A → SF B → SF B → SF A.
On the other hand, it is determined in the logic controller 202 of FIG. 2 whether the number of sustain discharge pulses in the subfield is even or odd, and whether or not the reset pulse is toggled is determined by the Y driver 204 according to whether it is even or odd. It is expressed in the Y driving control signal SA applied to the X driving control signal SX applied to the X driving unit 208.

전술한 실시예들에서는 리셋 구간(PR)에서 약방전을 유도하는 램프리셋이 인가된 것을 예시하여 설명하였으나, 당업자라면 램프리셋 대신에 구형파 리셋을 적용하여도, 유지구간에서 동일한 기능을 수행할 수 있음을 이해할 것이다.In the above-described embodiments, the lamp reset for inducing weak discharge is applied in the reset period PR, but the skilled person can perform the same function in the sustain period even if the square wave reset is applied instead of the lamp reset. I will understand that.

실질적으로 이와 같이 유지펄스의 개수가 짝수인지 홀수인지를 엄격히 구분하여 유지펄스를 인가하는 것은, 큰 수의 유지펄스가 할당된 고계조의 서브필드에서 보다는, 유지펄스의 개수가 적게 할당된 저계조의 서브필드에서 더욱 바람직한 효과가 있다.In practice, the application of the maintenance pulses by strictly distinguishing whether the number of the sustain pulses is even or odd is that the low gradations assigned the less number of sustain pulses than the high gradation subfields to which a large number of sustain pulses are assigned. There is a more desirable effect in the subfield of.

특히 평균신호레벨이 높은 경우, 자동소비전력 제어(APC, automatic power control)에 의해 총 유지펄스 개수가 감소하게 되는데, 저계조의 서브필드에서는 유지펄스의 개수가 더욱 줄어든다. 이런 상황에서, 종래와 같이 실질적으로 짝수개의 유지펄스만이 표현된다면, 저계조 영역을 표현하는데 큰 제약이 된다. 이를 극복하기 위하여 디더링 등이 채용되는데, 이는 원 영상의 공간 해상도를 떨어뜨리게 되므로 화질의 열화 및 디더링 노이즈라는 부작용을 가져오게 된다.In particular, when the average signal level is high, the total number of sustain pulses is reduced by automatic power control (APC), and the number of sustain pulses is further reduced in the low gradation subfield. In this situation, if only substantially even sustain pulses are expressed as in the prior art, there is a big limitation in expressing the low gradation region. In order to overcome this problem, dithering or the like is employed, which degrades the spatial resolution of the original image, resulting in deterioration of image quality and dithering noise.

따라서, 가능한 최소 휘도 분해능이 향상시키는 것이 바람직하다. 본 발명에 의하면, 유지펄스의 양자화 결과를 실질적으로 구현할 수 있는 패널구동방법을 제공한다.Therefore, it is desirable to improve the minimum luminance resolution possible. According to the present invention, there is provided a panel driving method that can substantially realize the quantization result of a sustain pulse.

본 발명은 또한 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동한 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.The invention can also be embodied as computer readable code on a computer readable recording medium. Computer-readable recording media include any type of recording device that stores programs or data that can be read by a computer system. Examples of computer-readable recording media include ROM, RAM, CD-ROM, magnetic tape, hard disk, floppy disk, flash memory, optical data storage, and the like. Here, the program stored in the recording medium refers to a series of instruction instructions used directly or indirectly in an apparatus having an information processing capability such as a computer to obtain a specific result. Thus, the term computer is used to mean all devices having an information processing capability for performing a specific function by a program, including a memory, an input / output device, and an arithmetic device, regardless of the name actually used. In the case of a device for driving a panel, its use is limited to a specific field of panel driving, and in reality, it is a kind of computer.

특히, 본 발명에 의한 패널 구동 방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.In particular, the panel driving method according to the present invention is written in a schematic or ultra-high-speed integrated circuit hardware description language (VHDL) or the like on a computer, and connected to a computer-programmable integrated circuit such as a field programmable gate array (FPGA). Can be implemented. The recording medium includes such a programmable integrated circuit.

이상 도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 특히 전술한 실시예들에서는 리셋 구간(PR)에서 약방전을 유도하는 램프리셋이 인가된 것을 예시하여 설명하였으나, 당업자라면 램프리셋 대신에 구형파 리셋을 적용하여도, 유지구간에서 동일한 기능을 수행할 수 있음을 이해할 것이다.The best embodiments have been disclosed in the drawings and specification above. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not used to limit the scope of the present invention as defined in the meaning or claims. In particular, in the above-described embodiments, the lamp reset is applied to induce weak discharge in the reset period PR. However, those skilled in the art can perform the same function in the sustain period even if the square wave reset is applied instead of the lamp reset. I will understand.

그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible from this. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

이상에서 설명한 바와 같이, 본 발명의 패널구동방법에 의하면, 유지구간에서 짝수개 및 홀수개의 유효한 유지펄스 인가하는 것이 가능하게 되어 최소 휘도 분해능이 향상된다. 따라서, 유지펄스의 개수가 적게 할당되어 최소 휘도 분해능이 계조 표현력에 많은 영향을 미치는 저계조 서브필드의 기능을 강화시킨다.As described above, according to the panel driving method of the present invention, it is possible to apply even and odd effective holding pulses in the holding section, thereby improving the minimum luminance resolution. Therefore, a small number of sustain pulses is allocated to enhance the function of the low gradation subfield, where the minimum luminance resolution greatly affects the gradation expression power.

이와 같은 저계조 영역에서의 최소 휘도 분해능의 향상은, 디더링의 적용을 저감한다. 결과적으로 저계조를 표현함에 있어서 원 영상의 공간 해상도를 떨어뜨리는 등의 화질의 열화 및 디더링 노이즈의 부작용을 줄일 수 있다.Such improvement in the minimum luminance resolution in the low gradation region reduces the application of dithering. As a result, it is possible to reduce side effects of deterioration of image quality and dithering noise such as lowering the spatial resolution of the original image in expressing low grayscale.

본 발명은 이상에서 설명되고 도면들에 표현된 예시들에 한정되는 것은 아니다. 전술한 실시 예들에 의해 가르침 받은 당업자라면, 다음의 특허 청구 범위에 기재된 본 발명의 범위 및 목적 내에서 치환, 소거, 병합 등에 의하여 전술한 실시 예들에 대해 많은 변형이 가능할 것이다.The invention is not limited to the examples described above and represented in the drawings. Those skilled in the art taught by the above-described embodiments, many modifications to the above-described embodiments are possible by substitution, erasure, merging, etc. within the scope and object of the present invention described in the following claims.

Claims (3)

하나의 프레임은 복수개의 서브필드를 구비하고, 하나의 서브필드는 리셋 구간, 어드레스 구간, 및 유지방전 구간을 구비하고, 상기 유지방전 구간에 주사전극과 공통전극에 소정 개수의 유지펄스를 교대로 인가하는 것에 의하여 계조를 표현하는 패널구동방법에 있어서,One frame includes a plurality of subfields, one subfield includes a reset period, an address period, and a sustain discharge period, and a predetermined number of sustain pulses are alternately applied to a scan electrode and a common electrode in the sustain discharge period. In the panel driving method for expressing the gradation by applying, 적어도 두 개의 서브필드간에 리셋파형이 주사전극과 공통전극에서 토글되는 것을 특징으로 하는 패널구동방법.And a reset waveform is toggled between the scan electrode and the common electrode between at least two subfields. 제1항에 있어서,The method of claim 1, 서브필드에 할당되는 유지방전 펄스수가 홀수인지 짝수인지에 따라, 주사전극과 공통전극에 인가되는 리셋 펄스를 토글하는 것을 특징으로 하는 패널구동방법.And a reset pulse applied to the scan electrode and the common electrode according to whether the number of sustain discharge pulses allocated to the subfield is odd or even. 제2항에 있어서,The method of claim 2, (a) 현재 서브필드에서 할당된 유지방전 펄스가 홀수인지 짝수인지를 판단하는 단계;(a) determining whether the sustain discharge pulse allocated in the current subfield is odd or even; (b) 현재 서브필드에서 할당된 유지방전 펄스가 짝수이면, 주사전극 및 공통전극에, 현재 서브필드의 리셋펄스와 동일한 리셋펄스를 다음 서브필드의 리셋구간에서 인가하는 단계; 및(b) if the sustain discharge pulse allocated in the current subfield is an even number, applying a reset pulse equal to the reset pulse of the current subfield to the scan electrode and the common electrode in the reset period of the next subfield; And (c) 서브필드에서 할당된 유지방전 펄스가 홀수이면, 주사전극 및 공통전극에, 현재 서브필드의 리셋펄스와 토글된 리셋펄스를 다음 서브필드의 리셋구간에서 인가하는 단계를 구비하는 것을 특징으로 하는 패널구동방법.(c) if the sustain discharge pulse allocated in the subfield is odd, applying the reset pulse of the current subfield and the reset pulse toggled in the reset period of the next subfield to the scan electrode and the common electrode. Panel driving method.
KR1020030076231A 2003-10-30 2003-10-30 Panel driving method KR100603304B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076231A KR100603304B1 (en) 2003-10-30 2003-10-30 Panel driving method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076231A KR100603304B1 (en) 2003-10-30 2003-10-30 Panel driving method

Publications (2)

Publication Number Publication Date
KR20050041170A KR20050041170A (en) 2005-05-04
KR100603304B1 true KR100603304B1 (en) 2006-07-20

Family

ID=37242681

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076231A KR100603304B1 (en) 2003-10-30 2003-10-30 Panel driving method

Country Status (1)

Country Link
KR (1) KR100603304B1 (en)

Also Published As

Publication number Publication date
KR20050041170A (en) 2005-05-04

Similar Documents

Publication Publication Date Title
KR100603297B1 (en) Panel driving method, panel driving apparatus, and display panel
KR100603311B1 (en) Panel driving method and apparatus
KR20050080233A (en) Panel driving method
KR100603304B1 (en) Panel driving method
KR100553772B1 (en) Driving method of plasma display panel
KR100544141B1 (en) Display panel driving method
KR100670356B1 (en) Discharge display apparatus wherein 3 electrodes are formed in partition-wall plate
KR100625981B1 (en) Panel driving method and apparatus
KR100592305B1 (en) Plasma Display Panel Driving Method
KR100581883B1 (en) Panel driving method and apparatus
KR100603394B1 (en) Method for expanding gray level of plasma display panel
KR20050121866A (en) Driving method of plasma display panel
KR100581877B1 (en) Driving method of plasma display panel
KR100522707B1 (en) Driving method for plasma display panel
KR100637173B1 (en) Method for expanding gray level of plasma display panel
KR100683672B1 (en) Driving method of plasma display panel
KR100573162B1 (en) Driving method of plasma display panel
KR100811523B1 (en) Plasma Display Apparatus
KR100647641B1 (en) Method for driving plasma display panel without using X drivers
KR100581945B1 (en) Driving method of plasma display panel
KR20050101913A (en) Driving method for display panel
KR20060001640A (en) Driving method of plasma display panel
KR20050114097A (en) Driving method of plasma display panel
KR20050121867A (en) Driving method of plasma display panel
KR20050112571A (en) Method for preventing afterimage, record medium thereof and plasma display panel with the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee