KR100599608B1 - Plasma display device and driving apparatus of plasma display panel - Google Patents

Plasma display device and driving apparatus of plasma display panel Download PDF

Info

Publication number
KR100599608B1
KR100599608B1 KR1020050032691A KR20050032691A KR100599608B1 KR 100599608 B1 KR100599608 B1 KR 100599608B1 KR 1020050032691 A KR1020050032691 A KR 1020050032691A KR 20050032691 A KR20050032691 A KR 20050032691A KR 100599608 B1 KR100599608 B1 KR 100599608B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
electrically connected
scan
supplying
Prior art date
Application number
KR1020050032691A
Other languages
Korean (ko)
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050032691A priority Critical patent/KR100599608B1/en
Application granted granted Critical
Publication of KR100599608B1 publication Critical patent/KR100599608B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 표시 장치와 플라즈마 표시 패널의 구동장치에 관한 것이다. 본 발명에 따르면 주사 구동부에서 유지방전 전압이 인가되는 메인 경로상에 형성되어 유지 구동부의 전압이 유지방전 전압 이상/이하로 변하지 않도록 하는 스위치(Ypp)와 스위치(Ynp)의 소스를 서로 연결한다. 이와 같이 하면 두 개의 스위치를 하나의 게이트 드라이버로 구동하여 구동 회로를 간소화함으로써 제작단가를 낮출 수 있다. The present invention relates to a plasma display device and a driving device of the plasma display panel. According to the present invention, the source of the switch Ypp and the switch Ynp are connected to each other so as to be formed on the main path to which the sustain discharge voltage is applied in the scan driver so that the voltage of the sustain driver does not change above / below the sustain discharge voltage. In this way, two switches can be driven by one gate driver to simplify the driving circuit, thereby reducing manufacturing costs.

플라즈마 표시 장치, 스위치, 게이트 드라이버 Plasma Display, Switch, Gate Driver

Description

플라즈마 표시 장치와 플라즈마 표시 패널의 구동 장치{PLASMA DISPLAY DEVICE AND DRIVING APPARATUS OF PLASMA DISPLAY PANEL}Plasma display device and driving device of plasma display panel {PLASMA DISPLAY DEVICE AND DRIVING APPARATUS OF PLASMA DISPLAY PANEL}

도 1은 종래기술에 따른 Y 전극 구동부의 회로도이다.1 is a circuit diagram of a Y electrode driver according to the prior art.

도 2는 도 1의 회로의 구동 파형도 및 스위칭 타이밍도이다.2 is a drive waveform diagram and a switching timing diagram of the circuit of FIG. 1.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치의 구성도이다. 3 is a block diagram of a plasma display device according to an exemplary embodiment of the present invention.

도 4는 본 발명의 제1 실시예에 따른 Y 전극 구동부의 회로도이다.4 is a circuit diagram of a Y electrode driver according to a first embodiment of the present invention.

도 5는 도 3의 회로의 구동 파형도 및 스위칭 타이밍도이다.5 is a drive waveform diagram and a switching timing diagram of the circuit of FIG. 3.

도 6은 본 발명의 제2 실시예에 따른 Y 전극 구동부의 회로도이다.6 is a circuit diagram of a Y electrode driver according to a second exemplary embodiment of the present invention.

본 발명은 플라즈마 표시 장치에 관한 것으로, 특히 플라즈마 표시 장치의 구동 회로에 관한 것이다. The present invention relates to a plasma display device, and more particularly to a driving circuit of the plasma display device.

플라즈마 표시 장치는 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. Plasma display devices are flat display devices that display characters or images using plasma generated by gas discharge, and dozens to millions or more of pixels are arranged in a matrix form according to their size.

플라즈마 표시 장치는 플라즈마 표시 패널의 한쪽 면에 서로 평행인 주사 전 극(이하, Y 전극이라고 함) 및 유지 전극(이하, X 전극이라고 함)이 형성되고 다른 쪽 면에 이들 전극과 직교하는 방향으로 어드레스 전극이 형성된다. 그리고 X 전극은 각 Y 전극에 대응해서 형성되며, 그 일단이 서로 공통으로 연결되어 있다. In the plasma display device, scanning electrodes (hereinafter referred to as Y electrodes) and sustain electrodes (hereinafter referred to as X electrodes) parallel to each other on one side of the plasma display panel are formed in a direction perpendicular to these electrodes on the other side. An address electrode is formed. The X electrodes are formed corresponding to the respective Y electrodes, and one end thereof is commonly connected to each other.

일반적으로 플라즈마 디스플레이 패널의 구동 방법은 시간적인 동작 변화로 표현하면 리셋 기간, 어드레스 기간, 유지 기간으로 이루어진다.In general, the driving method of the plasma display panel includes a reset period, an address period, and a sustain period.

리셋 기간은 셀에 어드레싱 동작이 원활히 수행되도록 하기 위해 각 셀의 상태를 초기화시키는 기간이며, 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하기 위하여 켜지는 셀(어드레싱된 셀)에 어드레스 전압을 인가하여 벽전하를 쌓아두는 동작을 수행하는 기간이다. 유지 기간은 유지방전 전압 펄스를 인가하여 어드레싱된 셀에 실제로 화상을 표시하기 위한 방전을 수행하는 기간이다. The reset period is a period for initializing the state of each cell in order to smoothly perform an addressing operation on the cell. The address period is an address voltage for a cell (addressed cell) that is turned on to select a cell that is turned on and a cell that is not turned on. It is a period of time to perform the operation of accumulating wall charge by applying a. The sustain period is a period in which a discharge for actually displaying an image on the addressed cell is applied by applying a sustain discharge voltage pulse.

도 1은 종래기술에 따른 Y 전극 구동회로도이고, 도 2는 도 1의 구동 파형도 및 스위칭 타이밍도를 나타낸 것이다. 1 is a Y electrode driving circuit diagram according to the prior art, and FIG. 2 is a driving waveform diagram and a switching timing diagram of FIG. 1.

도 1에 도시된 바와 같이, 종래의 Y 전극 구동회로는 리셋 구동부(10), 주사 구동부(20) 및 유지 구동부(30)를 포함한다. As shown in FIG. 1, the conventional Y electrode driving circuit includes a reset driver 10, a scan driver 20, and a sustain driver 30.

리셋 구동부(10)는 리셋 기간에서 상승하는 전압(Vset)까지 리셋 파형을 생성하는 상승 램프 스위치(Yrr), 전압(Vnf)까지 하강하는 리셋 파형을 생성하는 하강 램프부 스위치(Yfr), 전원(Vset, Vnf), 플로팅 전원으로 동작하는 커패시터(Cset) 및 스위치(Ypp, Ynp)를 포함한다. The reset driver 10 may include a rising ramp switch Yrr for generating a reset waveform to a rising voltage Vset in a reset period, a falling ramp part switch Yfr for generating a reset waveform falling to a voltage Vnf, and a power source ( Vset, Vnf), a capacitor Cset operating from a floating power supply, and a switch Ypp, Ynp.

주사 구동부(20)는 어드레스 기간에서 주사펄스를 생성하며, 선택되지 않는 주사 전극에 인가되는 전압을 공급하는 전원(VscH, VscL), 전압(VscH-VscL)이 저장 된 커패시터(Csc), 스위치(YscL) 및 각각의 Y 전극에 연결되는 복수의 스캔 IC(Scan IC)를 포함한다. 각각의 스캔 IC는 패널 커패시터(Cp)에 고전압(VscH)을 패널 커패시터에 공급하는 스위치(SCH)와 스위치(YscL)로부터 전달되는 저전압(VscL)을 공급하는 스위치(SCL)를 포함한다. The scan driver 20 generates a scan pulse in an address period, and includes a capacitor Csc and a switch in which powers VscH and VscL and voltages VscH and VscL are supplied to supply a voltage applied to an unselected scan electrode. YscL) and a plurality of scan ICs connected to the respective Y electrodes. Each scan IC includes a switch SCH for supplying a high voltage VscH to the panel capacitor Cp and a switch SCL for supplying a low voltage VscL transferred from the switch YscL to the panel capacitor Cp.

유지 구동부(30)는 유지 기간에서 유지방전 펄스를 생성하며, 무효전력 회수회로를 구성하는 커패시터(Cer), 스위치(Yr, Yf), 다이오드(Dr, Df), 인덕터(L) 및 전원(Vs)과 접지(GND) 사이에 연결되어 패널 커패시터의 전압(Vs 또는 0V)을 공급하는 스위치(Ys, Yg)를 포함한다. The sustain driver 30 generates a sustain discharge pulse in the sustain period, and includes capacitors Cer, switches Yr and Yf, diodes Dr and Df, inductors L and a power supply Vs constituting the reactive power recovery circuit. ) And a switch (Ys, Yg) connected between the ground and ground (GND) to supply a voltage (Vs or 0V) of the panel capacitor.

이러한 종래의 구동회로에서는 도 2에 도시한 바와 같이, 리셋 기간에 Y 전극에 상승 리셋 파형이 인가될 때에는 스위치(Ypp)를 오프시켜서 유지 구동부(30)에 유지방전 전압(Vs)보다 높은 전압이 걸리는 것을 방지하며, 유지 구동부(30)에서 Y 전극으로 연결되는 전류 경로를 차단함으로써 커패시터(Cset)와 스위치(Yrr)를 통하여 전압(Vs)보다 높은 전압이 Y 전극에 인가되도록 한다. 또한, 리셋 기간에 Y 전극에 음의 전압(Vnf)까지 하강 리셋 파형이 인가될 때 및 어드레스 기간에서 선택된 방전셀에 음의 전압(VscL)이 인가될 때 스위치(Ynp)를 오프시켜서 스위치(Yg, Ypp)의 바디 다이오드에 의해 전위가 접지전압으로 클램핑 되는 것을 막아준다. In the conventional driving circuit, as shown in FIG. 2, when the rising reset waveform is applied to the Y electrode in the reset period, the switch Ypp is turned off so that the sustain driving unit 30 has a voltage higher than the sustain discharge voltage Vs. It is prevented from being caught, and a voltage higher than the voltage Vs is applied to the Y electrode through the capacitor Cset and the switch Yrr by blocking the current path connected to the Y electrode in the sustain driver 30. In addition, when the falling reset waveform is applied to the Y electrode to the negative voltage Vnf in the reset period and when the negative voltage VscL is applied to the discharge cell selected in the address period, the switch Ynp is turned off to switch Yg. , Ypp) prevents the potential from being clamped to ground voltage.

그런데, 이와 같이 스위치(Ynp)와 스위치(Ypp)를 추가할 경우에 각각의 스위치를 구동하기 위한 게이트 드라이버를 별도로 설치해야 하므로 회로가 복잡해지며 제작비용이 상승한다. However, when adding the switch (Ynp) and the switch (Ypp) in this way, because the gate driver for driving each switch must be installed separately, the circuit becomes complicated and the manufacturing cost increases.

본 발명이 이루고자 하는 기술적 과제는 간단한 회로 구현이 가능한 플라즈마 표시 장치 및 플라즈마 표시 패널의 구동장치를 제공하는 것이다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a plasma display device and a plasma display panel driving device capable of implementing a simple circuit.

이러한 과제를 해결하기 위한 본 발명의 특징에 따른 플라즈마 표시 장치는 열 방향으로 배열되어 있는 다수의 어드레스 전극, 행 방향으로 배열되어 있는 주사 전극 및 유지 전극을 포함하는 표시 패널 및 상기 주사전극에 전압을 공급하기 위한 주사 구동부를 포함하며,In accordance with an aspect of the present invention, a plasma display device includes a plurality of address electrodes arranged in a column direction, a display panel including a scan electrode and a sustain electrode arranged in a row direction, and a voltage applied to the scan electrodes. A scan driver for supplying,

상기 주사 구동부는,The scan driver,

접점이 상기 주사 전극에 전기적으로 연결되는 제1 트랜지스터와 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터를 통하여 선택된 주사 전극에 주사 전압을 공급하고 상기 제1 트랜지스터를 통하여 비선택된 주사 전극에 비주사 전압을 공급하는 선택 회로, 상기 제2 트랜지스터를 통하여 상기 주사 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지방전 펄스를 인가하는 제1 구동부, 상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 낮은 전압을 인가하는 제2 구동부, 상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 높은 전압을 인가하는 제3 구동부 및 상기 제1 내지 제3 구동부가 연결되며 상기 유지방전 펄스가 인가되는 메인 경로상에 형성되고, 각각의 소스가 전기적으로 연결되며 각각의 게이트가 하나의 게이트 드라이버에 전기적으로 연결된 제3 트랜지스터 및 제4 트랜지스터를 포함한다.A first transistor and a second transistor having a contact electrically connected to the scan electrode, supplying a scan voltage to the selected scan electrode through the second transistor, and a non-scan voltage to the unselected scan electrode through the first transistor. A selection circuit configured to supply a first circuit, a first driver configured to apply a sustain discharge pulse alternately having a first voltage and a second voltage lower than the first voltage to the scan electrode through the second transistor, and through the second transistor A second driver for applying a voltage lower than the second voltage to the scan electrode, a third driver for applying a voltage higher than the second voltage to the scan electrode through the second transistor, and the first to third drivers And is formed on the main path to which the sustain discharge pulse is applied, and each source is electrically connected to each other. The gate comprises a third transistor and a fourth transistor electrically connected to a gate driver.

본 발명의 특징에 따른 플라즈마 표시 패널의 구동장치는 주사 전극, 유지 전극 및, 상기 주사 전극과 상기 유지 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 표시 패널의 구동장치로서,A driving apparatus of a plasma display panel according to an aspect of the present invention is a driving apparatus of a plasma display panel including a scan electrode, a sustain electrode, and a panel capacitor formed between the scan electrode and the sustain electrode.

유지방전을 위한 제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제1 트랜지스터 및 제2 트랜지스터를 포함하는 유지방전 전압 생성부, 제1 커패시터 및 상기 제1 커패시터의 제1단에 제1단이 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제2 전압보다 높은 제3 전압까지 점진적으로 상승하는 파형이 인가되도록 동작하는 제3 트랜지스터를 포함하는 상승리셋 전압 생성부, 상기 제2 전압보다 낮은 제4 전압을 공급하는 제3 전원과 상기 주사 전극 사이에 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제4 전압까지 점진적으로 하강하는 파형이 인가되도록 동작하는 제4 트랜지스터를 포함하는 하강 리셋 전압 생성부, 상기 제3 트랜지스터의 제2단에 드레인이 연결되는 제5 트랜지스터 및 상기 제5 트랜지스터의 소스에 소스가 전기적으로 연결되고 상기 제1 트랜지스터와 제2 트랜지스터의 접점에 드레인이 전기적으로 연결되는 제6 트랜지스터를 포함한다.A sustain discharge voltage generator comprising a first transistor and a second transistor connected in series between a first power supply for supplying a first voltage for sustain discharge and a second power supply for supplying a second voltage, a first capacitor and the A first transistor electrically connected to a first end of the first capacitor and including a third transistor configured to apply a waveform that gradually rises to a third voltage higher than the second voltage to the scan electrode in a reset period; A reset voltage generator, electrically connected between a third power supply supplying a fourth voltage lower than the second voltage and the scan electrode, and a waveform gradually decreasing to the fourth voltage to the scan electrode during a reset period; A falling reset voltage generator including a fourth transistor in operation; a fifth transistor having a drain connected to a second end of the third transistor; and Source is electrically connected to the source of the fifth transistor and to a sixth transistor having a drain electrically coupled to the contact point of the first transistor and the second transistor.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention. In the drawings, parts irrelevant to the description are omitted in order to clearly describe the present invention. Like parts are designated by like reference numerals throughout the specification.

먼저, 본 발명의 실시예에 따른 플라즈마 표시 장치의 구동방법에 대하여 도면을 참고로 하여 상세하게 설명한다.First, a driving method of a plasma display device according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 플라즈마 표시 장치를 나타내는 도면이다. 3 is a diagram illustrating a plasma display device according to an exemplary embodiment of the present invention.

도 3에 나타낸 바와 같이, 본 발명의 실시예에 따른 플라즈마 표시 장치는 표시 패널(100), 어드레스 구동부(200), Y 전극 구동부(320), X 전극 구동부(340) 및 제어부(400)를 포함한다.As shown in FIG. 3, a plasma display device according to an exemplary embodiment of the present invention includes a display panel 100, an address driver 200, a Y electrode driver 320, an X electrode driver 340, and a controller 400. do.

표시 패널(100)은 열 방향으로 배열되어 있는 다수의 어드레스 전극(A1~Am), 행 방향으로 배열되어 있는 제1 전극(Y1~Yn)(이하, Y 전극이라고 함) 및 제2 전극(X1~Xn)(이하, X 전극이라고 함)을 포함한다. The display panel 100 includes a plurality of address electrodes A1 to Am arranged in the column direction, first electrodes Y1 to Yn (hereinafter referred to as Y electrodes), and second electrodes X1 arranged in the row direction. ˜Xn) (hereinafter referred to as X electrode).

어드레스 구동부(200)는 제어부(200)로부터 어드레스 구동 제어 신호(SA)를 수신하여 표시하고자 하는 방전 셀을 선택하기 위한 표시 데이터 신호를 각 어드레스 전극에 인가한다. The address driver 200 receives an address driving control signal SA from the controller 200 and applies a display data signal for selecting a discharge cell to be displayed to each address electrode.

Y 전극 구동부(320) 및 X 전극 구동부(340)는 제어부(200)로부터 각각 Y 전극 구동신호(SY)와 X 전극 구동신호(SX)를 수신하여 X 전극과 Y전극에 인가한다. The Y electrode driver 320 and the X electrode driver 340 receive the Y electrode driving signal S Y and the X electrode driving signal S X from the controller 200 and apply them to the X electrode and the Y electrode, respectively.

제어부(400)는 외부로부터 영상신호를 수신하여, 어드레스 구동제어신호(SA), Y 전극 구동신호(SY) 및 X 전극 구동신호(SX)를 생성하여 각각 어드레스 구동부(200), Y 전극 구동부(320) 및 X 전극 구동부(340)에 전달한다. The control unit 400 receives an image signal from the outside, generates an address driving control signal S A , a Y electrode driving signal S Y , and an X electrode driving signal S X , respectively, to generate the address driving unit 200 and Y. The electrode driver 320 is transferred to the X electrode driver 340.

한편, 도 2에 도시한 바와 같이 종래의 Y 전극 구동부의 스위치(Ypp)와 스위 치(Ynp)는 각각 온/오프 중 어느 상태로도 동작이 가능한 "Don't Care" 기간을 가진다(도 2에서는 이 기간을 "D"로 표시하였다). 그리고 스위치(Ypp)가 턴 온된 상태에서 스위치(Ynp)는 턴 온 상태를 유지하거나 "Don't Care"로 동작하며, 마찬가지로 스위치(Ynp)가 턴 온된 상태에서 스위치(Ypp)는 턴 온 상태를 유지한다. 또한, 스위치(Ypp)가 턴 오프된 상태에서 스위치(Ynp)는 "Don't Care"로 동작하며, 스위치(Ynp)가 턴 오프된 상태에서 스위치(Ypp)는 "Don't Care"로 동작한다. 따라서, 스위치(Ypp)와 스위치(Ynp)는 동일한 구동 신호로서 구동이 가능하다. 즉, 스위치(Ypp)와 스위치(Ynp)는 동일한 게이트 드라이버로 구동할 수 있다. On the other hand, as shown in FIG. 2, the switch Ypp and the switch Ynp of the conventional Y electrode driving unit each have a "Don't Care" period that can be operated in either on or off state (FIG. 2). Denotes this period as "D"). In the state where the switch Ypp is turned on, the switch Ynp is kept turned on or operates as “Don't Care.” Similarly, when the switch Ynp is turned on, the switch Ypp is turned on. Keep it. In addition, the switch Ynp operates as "Don't Care" while the switch Ypp is turned off, and the switch Ypp operates as "Don't Care" while the switch Ynp is turned off. do. Therefore, the switch Ypp and the switch Ynp can be driven as the same drive signal. That is, the switch Ypp and the switch Ynp may be driven by the same gate driver.

또한, FET와 같은 반도체 스위치는 게이트에 소스보다 일정 전압 이상 높은 전압을 인가하면 드레인과 소스 사이에 전류가 흐르도록 동작한다. 따라서 각각의 FET가 동일한 타이밍으로 동작하더라도 소스가 다르면 개별적으로 구동신호를 인가하기 위한 게이트 드라이버를 구비해야 한다. 반대로 말하면, 소스가 서로 연결되어 있으며 동일한 타이밍으로 동작하는 복수의 FET는 하나의 게이트 드라이버로 구동이 가능하다. 그런데, 앞서 기술한 바와 같이 종래의 Y 전극 구동회로에서 스위치(Ypp)와 스위치(Ynp)는 동일한 신호로 구동이 가능하므로 스위치(Ypp)와 스위치(Ynp)는 하나의 게이트 드라이버로 동시에 구동할 수 있다. In addition, a semiconductor switch such as a FET operates to allow a current to flow between the drain and the source when a voltage higher than a source is applied to the gate. Therefore, even if each of the FETs operate at the same timing, if the source is different, it must be provided with a gate driver for applying a drive signal individually. Conversely, a plurality of FETs whose sources are connected to each other and operate at the same timing can be driven by one gate driver. However, as described above, since the switch Ypp and the switch Ynp can be driven by the same signal in the conventional Y electrode driving circuit, the switch Ypp and the switch Ynp can be simultaneously driven by one gate driver. have.

그러므로 이하에서는 스위치(Ypp)와 스위치(Ynp)를 하나의 게이트 드라이버로 구동하기 위한 회로에 대해서 알아본다. Therefore, hereinafter, a circuit for driving the switch Ypp and the switch Ynp with one gate driver will be described.

도 4는 본 발명의 제1 실시예에 따른 Y 전극 구동부(320)의 상세 회로도이다. 4 is a detailed circuit diagram of the Y electrode driver 320 according to the first embodiment of the present invention.

도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 Y 전극 구동부(320)는 리셋 구동부(321), 주사 구동부(322), 유지 구동부(323) 및 스캔 IC(Scan IC)를 포함한다. As shown in FIG. 4, the Y electrode driver 320 according to the first embodiment of the present invention includes a reset driver 321, a scan driver 322, a sustain driver 323, and a scan IC. do.

리셋 구동부(321)는 전원(Vset-Vs)에 연결되어 리셋 기간에 Y 전극에 점진적으로 상승하는 파형을 인가하는 상승 램프 스위치(Yrr)와, 전원(Vset-Vs)에 연결되어 전압(Vset-Vs)을 충전하는 커패시터(Cset), 음의 전압을 공급하는 전원(Vnf)에 연결되며 리셋 기간에 Y 전극에 점진적으로 하강하는 파형을 인가하는 하강 램프 스위치(Yfr), 스위치(Ypp) 및 스위치(Ynp)를 포함한다. 이때 스위치(Ypp)와 스위치(Ynp)의 소스는 서로 연결되어 있으며, 하나의 게이트 드라이버(도시하지 않음)로 구동된다.The reset driver 321 is connected to a power supply Vset-Vs and applies a rising ramp switch Yrr for gradually increasing the waveform to the Y electrode in the reset period, and a voltage Vset- connected to the power supply Vset-Vs. A falling ramp switch (Yfr), a switch (Ypp), and a switch connected to a capacitor (Cset) for charging Vs) and a power supply (Vnf) for supplying a negative voltage and applying a waveform that gradually descends to the Y electrode during a reset period. (Ynp). At this time, the source of the switch (Ypp) and the switch (Ynp) is connected to each other, it is driven by one gate driver (not shown).

주사 구동부(322)는 어드레스 기간에서 주사펄스를 생성하며, 선택되지 않는 주사 전극에 인가되는 전압을 공급하는 전원(VscH, VscL), 전압(VscH-VscL)이 저장된 커패시터(Csc), 스위치(YscL) 및 각각의 Y 전극에 연결되는 복수의 스캔 IC를 포함한다. 스캔 IC는 복수의 Y 전극에 각각 연결되며 패널 커패시터(Cp)에 비주사전압(VscH)을 공급하는 스위치(SCH)와 주사전압(VscL)을 공급하는 스위치(SCL)를 포함하는 복수의 선택회로로 이루어진다. The scan driver 322 generates a scan pulse in the address period, the capacitors Csc and the switches YscL that store the powers VscH and VscL and voltages VscH-VscL that supply voltages applied to the scan electrodes that are not selected. ) And a plurality of scan ICs connected to the respective Y electrodes. The scan IC is connected to a plurality of Y electrodes and includes a plurality of selection circuits including a switch SCH for supplying the non-scan voltage VscH to the panel capacitor Cp and a switch SCL for supplying the scan voltage VscL. Is made of.

유지 구동부(323)는 유지 기간에서 유지방전 펄스를 생성하며, 무효전력 회수회로를 구성하는 커패시터(Cer), 스위치(Yr, Yf), 다이오드(Dr, Df), 인덕터(L) 및 전원(Vs)과 접지(GND) 사이에 연결되어 패널 커패시터의 전압 Vs와 0V를 각각 공급하는 스위치(Ys)와 스위치(Yg)를 포함한다. The sustain driver 323 generates a sustain discharge pulse in the sustain period, and includes a capacitor Ce, a switch Yr, Yf, a diode Dr, Df, an inductor L, and a power supply Vs constituting the reactive power recovery circuit. ) Is connected between the ground and ground (GND) and supplies a switch (Ys) and a switch (Yg) for supplying voltages Vs and 0V of the panel capacitor, respectively.

여기서, 패널 커패시터(Cp)는 X 전극과 Y 전극 사이의 커패시턴스 성분을 등가적으로 나타낸 것이다. 또한, 편의상 패널 커패시터(Cp)의 X 전극은 접지 단자에 연결된 것으로 표시하였으나, 실제로 X 전극에는 X 전극 구동부(340)가 연결되어 있다. 또한, 도 4에서 각 부의 스위치는 n 채널형 MOSFET로 표시하였으며, 각각의 스위치는 바디 다이오드를 포함할 수 있다.Here, the panel capacitor Cp equivalently represents the capacitance component between the X electrode and the Y electrode. Also, for convenience, the X electrode of the panel capacitor Cp is displayed as being connected to the ground terminal, but the X electrode driver 340 is actually connected to the X electrode. In addition, in FIG. 4, each of the switches is represented by an n-channel MOSFET, and each switch may include a body diode.

다음에는 도 4 및 도 5를 참조하여 본 발명의 실시예에 따른 구동회로의 구동방법을 보다 상세하게 설명한다. Next, the driving method of the driving circuit according to the exemplary embodiment of the present invention will be described in more detail with reference to FIGS. 4 and 5.

도 5는 본 발명의 제1 실시예에 따른 구동회로의 구동 파형도와 스위칭 타이밍도를 나타낸 것이다. 도 5에서 Yp는 스위치(Ypp)와 스위치(Ynp)를 동시에 구동하는 신호이다. 5 illustrates a driving waveform diagram and a switching timing diagram of the driving circuit according to the first embodiment of the present invention. In FIG. 5, Yp is a signal for driving the switch Ypp and the switch Ynp simultaneously.

먼저, 커패시터(Cset)에 전압(Vset-Vs)이 충전되어 있다고 가정한다. 이와 같은 전압의 충전은 유지 방전부(323)의 스위치(Yg)를 턴 온 함으로써 쉽게 수행할 수 있다. First, it is assumed that the voltage Vset-Vs is charged in the capacitor Cset. The charging of such a voltage can be easily performed by turning on the switch Yg of the sustain discharge unit 323.

리셋 기간에서, 스위치(Ys, Ynp, Ypp)를 턴 온하여 패널 커패시터(Cp)에 전압(Vs)을 인가한 상태에서, 스위치(Ypp)와 스위치(Ynp)를 턴 오프하고 스위치(Yrr)와 스위치(SCL)를 턴 온 한다. 그러면, 스위치(Ys)와 연결된 커패시터(Cset)의 제1 단자에 전압(Vs)이 공급되며, 커패시터(Cset)에는 전압(Vset-Vs)이 미리 충전되어 있기 때문에 전원(Vset-Vs)에 연결된 커패시터(Cset)의 제2 단자의 전압은 전압(Vset)이 된다. 따라서, 커패시터(Cset)의 제2 단자의 전압(Vset)은 스위치(Yrr)와 스캔 IC의 로우 사이드 스위치(SCL)를 통해 패널 커패시터(Cp)의 Y 전극에 공급된 다. 이때, 스위치(Yrr)는 소스-드레인 사이에 일정한 전류를 흐르게 하는 램프 스위치이기 때문에, 커패시터(Cp)의 Y 전극에는 전압(Vs)부터 전압(Vset)까지 서서히 상승하는 전압이 인가된다. 또한, 스위치(Ypp)와 스위치(Ynp)는 턴 오프되어 있으므로, 높은 리셋 전압(Vset)이 유지 구동부(323)로 전달되는 것을 방지한다.In the reset period, while the switches Ys, Ynp, and Ypp are turned on to apply the voltage Vs to the panel capacitor Cp, the switches Ypp and Ynp are turned off, and the switches Yrr and Turn on the switch (SCL). Then, the voltage Vs is supplied to the first terminal of the capacitor Cset connected to the switch Ys, and the voltage Vset-Vs is precharged to the capacitor Cset, so that the voltage Vs is connected to the power supply Vset-Vs. The voltage at the second terminal of the capacitor Cset becomes the voltage Vset. Therefore, the voltage Vset of the second terminal of the capacitor Cset is supplied to the Y electrode of the panel capacitor Cp through the switch Yrr and the low side switch SCL of the scan IC. At this time, since the switch Yrr is a ramp switch that allows a constant current to flow between the source and the drain, a voltage gradually rising from the voltage Vs to the voltage Vset is applied to the Y electrode of the capacitor Cp. In addition, since the switch Ypp and the switch Ynp are turned off, the high reset voltage Vset is prevented from being transmitted to the sustain driver 323.

다음, 스위치(Ys)를 턴 온 한 상태에서 스위치(Ypp)와 스위치(Ynp)를 턴 온하고 스위치(Yrr)를 턴 오프 하여 Y 전극 전압을 전압(Vs)까지 낮춘다. 그리고, 스위치(Yfr)를 턴 온 하고 스위치(Ypp)와 스위치(Ynp)를 턴 오프하면, 패널 커패시터(Cp)의 Y 전극의 전압은 전압(Vs)에서 음의 전압(Vnf)까지 서서히 하강한다. 이때, 스위치(Ypp)와 스위치(Ynp)는 턴 오프 상태이므로 낮은 전압(Vnf)이 유지 구동부(323)로 전달되지 않는다. Next, while the switch Ys is turned on, the switch Ypp and the switch Ynp are turned on and the switch Yrr is turned off to lower the Y electrode voltage to the voltage Vs. When the switch Yfr is turned on and the switches Ypp and Ynp are turned off, the voltage of the Y electrode of the panel capacitor Cp gradually decreases from the voltage Vs to the negative voltage Vnf. . At this time, since the switch Ypp and the switch Ynp are turned off, the low voltage Vnf is not transmitted to the sustain driver 323.

다음, 어드레스 기간에서는 스위치(Yfr, SCL)를 턴 오프하고 스위치(YscL) 및 모든 선택회로의 스위치(SCH)를 턴 온하여 모든 Y 전극에 비주사 전압(VscH)을 인가한 상태에서 Y 전극에 연결된 각 선택회로의 스위치(SCL)를 턴 온하는 동작을 통하여 Y 전극에 순차적으로 주사 전압(VscL)을 인가한다. 어드레스 기간에도, 스위치(Ypp)와 스위치(Ynp)는 계속 턴 오프 상태를 유지하여 유지 구동부(323)를 보호한다. Next, in the address period, the switches Yfr and SCL are turned off and the switches YscL and the switches SCH of all the selection circuits are turned on to apply the non-scanning voltage VscH to all the Y electrodes. The scan voltage VscL is sequentially applied to the Y electrode by turning on the switch SCL of each connected select circuit. Even in the address period, the switch Ypp and the switch Ynp are kept turned off to protect the sustain driver 323.

이후, 유지 기간에서는 스위치(SCL)가 턴 온된 상태에서 스위치(Ys)와 스위치(Yg)가 교대로 턴 온되어 Y 전극에 유지방전 전압이 인가된다. 그밖에 전력 회수회로의 동작은 본 발명이 속하는 기술분야의 통상의 지식을 가진 자라면 알 수 있는 바 이하 설명을 생략한다. Thereafter, in the sustain period, while the switch SCL is turned on, the switch Ys and the switch Yg are alternately turned on to apply a sustain discharge voltage to the Y electrode. In addition, the operation of the power recovery circuit can be understood by those skilled in the art to which the present invention pertains and will not be described below.

한편, 본 발명의 제1 실시예에서는 스위치(Ynp)를 커패시터(Cset)와 스위치(Ypp) 사이에 연결하였으나, 본 발명의 제2 실시예로서 도 6과 같이 스위치(Ynp)를 커패시터(Cset)-스위치(Ypp)의 접점과 유지 구동부(323) 사이에 연결할 수 있다. Meanwhile, in the first embodiment of the present invention, the switch Ynp is connected between the capacitor Cset and the switch Ypp, but as the second embodiment of the present invention, the switch Ynp is connected to the capacitor Cset as shown in FIG. 6. It may be connected between the contact point of the switch (Ypp) and the holding driver 323.

이와 같이 본 발명의 제1 및 제2 실시예에 따르면 유지 방전 전류가 통과하는 메인 경로 상의 스위치(Ypp)와 스위치(Ynp)의 소스를 공통으로 연결하고 이들 스위치를 하나의 게이트 드라이버로 구동함으로써 게이트 드라이버의 개수를 줄일 수 있다. As described above, according to the first and second embodiments of the present invention, the gates of the switches Ypp and Ynp on the main path through which the sustain discharge current passes are commonly connected, and the gates are driven by one gate driver. The number of drivers can be reduced.

또한, 본 발명의 실시예에서는 하강 리셋 최종 전압(Vnf)과 주사 전압(VscL)을 다르게 설정하였으나 하강 리셋 최종 전압을 주사 전압과 동일하게 설정하여 전원의 개수를 줄일 수 있다.Further, in the embodiment of the present invention, the falling reset final voltage Vnf and the scan voltage VscL are set differently, but the number of power sources can be reduced by setting the falling reset final voltage to be the same as the scan voltage.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. Although the preferred embodiment of the present invention has been described in detail above, the present invention is not limited thereto, and various other changes and modifications are possible.

앞서 설명한 바와 같이, 본 발명에 따르면 메인 경로상의 스위치(Ypp)와 스위치(Ynp)의 소스를 서로 연결하고 하나의 게이트 드라이버로 구동하여 구동 회로를 간소화함으로써 제작단가를 낮출 수 있다. As described above, according to the present invention, the manufacturing cost can be reduced by connecting the switch Ypp and the source of the switch Ynp on the main path with each other and driving with one gate driver to simplify the driving circuit.

Claims (13)

열 방향으로 배열되어 있는 다수의 어드레스 전극, 행 방향으로 배열되어 있는 주사 전극 및 유지 전극을 포함하는 표시 패널; 및A display panel including a plurality of address electrodes arranged in a column direction, a scan electrode and a sustain electrode arranged in a row direction; And 상기 주사전극에 전압을 공급하기 위한 주사 구동부를 포함하며,A scan driver for supplying a voltage to the scan electrode, 상기 주사 구동부는,The scan driver, 접점이 상기 주사 전극에 전기적으로 연결되는 제1 트랜지스터와 제2 트랜지스터를 포함하며, 상기 제2 트랜지스터를 통하여 선택된 주사 전극에 주사 전압을 공급하고 상기 제1 트랜지스터를 통하여 비선택된 주사 전극에 비주사 전압을 공급하는 선택 회로; A first transistor and a second transistor having a contact electrically connected to the scan electrode, supplying a scan voltage to the selected scan electrode through the second transistor, and a non-scan voltage to the unselected scan electrode through the first transistor. A selection circuit for supplying; 상기 제2 트랜지스터를 통하여 상기 주사 전극에 제1 전압과 상기 제1 전압보다 낮은 제2 전압을 교대로 가지는 유지방전 펄스를 인가하는 제1 구동부; A first driver configured to apply a sustain discharge pulse alternately having a first voltage and a second voltage lower than the first voltage to the scan electrode through the second transistor; 상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 낮은 전압을 인가하는 제2 구동부; A second driver configured to apply a voltage lower than the second voltage to the scan electrode through the second transistor; 상기 제2 트랜지스터를 통하여 상기 주사 전극에 상기 제2 전압보다 높은 전압을 인가하는 제3 구동부; 및A third driver configured to apply a voltage higher than the second voltage to the scan electrode through the second transistor; And 상기 제1 내지 제3 구동부가 연결되며 상기 유지방전 펄스가 인가되는 메인 경로상에 형성되고, 각각의 소스가 전기적으로 연결되며 각각의 게이트가 하나의 게이트 드라이버에 전기적으로 연결된 제3 트랜지스터 및 제4 트랜지스터A third transistor and a fourth transistor formed on the main path to which the first to third driving parts are connected and to which the sustain discharge pulse is applied, each source is electrically connected, and each gate is electrically connected to one gate driver; transistor 를 포함하는 플라즈마 표시 장치.Plasma display device comprising a. 제1항에 있어서, The method of claim 1, 상기 제3 구동부는,The third drive unit, 상기 제1 구동부에 제1단이 전기적으로 연결되는 제1 커패시터, 상기 제1 커패시터의 제2단에 제1단이 전기적으로 연결되고 상기 메인 경로에 제2단이 전기적으로 연결되는 제5 트랜지스터를 포함하며, A first capacitor having a first end electrically connected to the first driver, and a fifth transistor having a first end electrically connected to the second end of the first capacitor and a second end electrically connected to the main path; Include, 상기 제3 트랜지스터의 드레인은 상기 제5 트랜지스터의 제2단에 전기적으로 연결되는 The drain of the third transistor is electrically connected to the second terminal of the fifth transistor. 플라즈마 표시 장치.Plasma display device. 제2항에 있어서, The method of claim 2, 상기 제4 트랜지스터의 드레인은 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 장치.And a drain of the fourth transistor is electrically connected to a first end of the first capacitor. 제2항에 있어서, The method of claim 2, 상기 제3 및 제4 트랜지스터의 소스는 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 장치.Sources of the third and fourth transistors are electrically connected to a first end of the first capacitor. 제1항에 있어서, The method of claim 1, 상기 제2 구동부는,The second drive unit, 상기 제2 전압보다 낮은 제3 전압을 공급하는 제1 전원과 상기 메인 경로 사이에 전기적으로 연결되며, 리셋 기간 동안 상기 제3 전압까지 점진적으로 하강하는 전압을 공급하는 제6 트랜지스터; 및A sixth transistor electrically connected between a first power supply for supplying a third voltage lower than the second voltage and the main path, and supplying a voltage gradually decreasing to the third voltage during a reset period; And 어드레스 기간 동안 상기 제2 전압보다 낮은 상기 주사 전압을 공급하는 제2 전원과 상기 메인 경로 사이에 전기적으로 연결되는 제7 트랜지스터를 포함하는And a seventh transistor electrically connected between the main power supply and a second power supply for supplying the scan voltage lower than the second voltage during an address period. 플라즈마 표시 장치.Plasma display device. 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 제1 구동부는,The first driving unit, 상기 제1 전압을 공급하는 제3 전원과 상기 제2 전압을 공급하는 제4 전원 사이에 직렬로 연결되고 접점이 상기 제4 트랜지스터의 드레인에 전기적으로 연결되는 제8 트랜지스터와 제9 트랜지스터를 포함하는An eighth transistor and a ninth transistor connected in series between a third power supply for supplying the first voltage and a fourth power supply for supplying the second voltage, and having a contact electrically connected to a drain of the fourth transistor; 플라즈마 표시 장치. Plasma display device. 제1항 내지 제5항 중 어느 한 항에 있어서, The method according to any one of claims 1 to 5, 상기 제2 전압은 접지 전압인 플라즈마 표시 장치.And the second voltage is a ground voltage. 제5항에 있어서, The method of claim 5, 상기 제3 전압은 상기 주사 전압과 크기가 동일한 플라즈마 표시 장치. And the third voltage is equal in magnitude to the scan voltage. 주사 전극, 유지 전극 및, 상기 주사 전극과 상기 유지 전극 사이에 형성되는 패널 커패시터를 포함하는 플라즈마 표시 패널의 구동장치에 있어서,A driving device of a plasma display panel comprising a scan electrode, a sustain electrode, and a panel capacitor formed between the scan electrode and the sustain electrode. 유지방전을 위한 제1 전압을 공급하는 제1 전원과 제2 전압을 공급하는 제2 전원 사이에 직렬로 연결되는 제1 트랜지스터 및 제2 트랜지스터를 포함하는 유지방전 전압 생성부; A sustain discharge voltage generator including a first transistor and a second transistor connected in series between a first power supply for supplying a first voltage for sustain discharge and a second power supply for supplying a second voltage; 제1 커패시터 및 상기 제1 커패시터의 제1단에 제1단이 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제2 전압보다 높은 제3 전압까지 점진적으로 상승하는 파형이 인가되도록 동작하는 제3 트랜지스터를 포함하는 상승리셋 전압 생성부; A third capacitor electrically connected to a first capacitor and a first end of the first capacitor, and operated to apply a waveform gradually rising to a third voltage higher than the second voltage to the scan electrode in a reset period; A rising reset voltage generator including a transistor; 상기 제2 전압보다 낮은 제4 전압을 공급하는 제3 전원과 상기 주사 전극 사이에 전기적으로 연결되며 리셋 기간에 상기 주사 전극에 상기 제4 전압까지 점진적으로 하강하는 파형이 인가되도록 동작하는 제4 트랜지스터를 포함하는 하강 리셋 전압 생성부;A fourth transistor electrically connected between a third power supply for supplying a fourth voltage lower than the second voltage and the scan electrode and operative to apply a waveform gradually descending to the fourth voltage to the scan electrode in a reset period; A falling reset voltage generator comprising a; 상기 제3 트랜지스터의 제2단에 드레인이 연결되는 제5 트랜지스터; 및A fifth transistor having a drain connected to a second end of the third transistor; And 상기 제5 트랜지스터의 소스에 소스가 전기적으로 연결되고 상기 제1 트랜지스터와 제2 트랜지스터의 접점에 드레인이 전기적으로 연결되는 제6 트랜지스터를 포함하는 A sixth transistor having a source electrically connected to a source of the fifth transistor and a drain electrically connected to a contact point of the first transistor and a second transistor; 플라즈마 표시 패널의 구동장치.Driving device of plasma display panel. 제9항에 있어서, The method of claim 9, 상기 제6 트랜지스터의 드레인은 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 패널의 구동장치.And a drain of the sixth transistor is electrically connected to a first end of the first capacitor. 제9항에 있어서, The method of claim 9, 상기 제1 및 제2 트랜지스터의 소스는 상기 제1 커패시터의 제1단에 전기적으로 연결되는 플라즈마 표시 패널의 구동장치.And a source of the first and second transistors is electrically connected to a first end of the first capacitor. 제9항에 있어서, The method of claim 9, 접점이 상기 주사 전극에 전기적으로 연결되는 제7 트랜지스터와 제8 트랜지스터를 포함하며, 상기 제8 트랜지스터를 통하여 선택된 주사 전극에 주사 전압을 공급하고 상기 제7 트랜지스터를 통하여 비선택된 주사 전극에 비주사 전압을 공급하는 선택 회로; 및And a seventh transistor and an eighth transistor, the contacts of which are electrically connected to the scan electrode, supplying a scan voltage to the scan electrode selected through the eighth transistor, and a non-scan voltage to the non-selected scan electrode through the seventh transistor. A selection circuit for supplying; And 상기 주사 전극과 상기 주사 전압을 공급하는 제4 전원 사이에 전기적으로 연결되는 제9 트랜지스터를 포함하는 주사 전압 생성부A scan voltage generator including a ninth transistor electrically connected between the scan electrode and a fourth power supply for supplying the scan voltage 를 더 포함하는 플라즈마 표시 패널의 구동장치.The driving apparatus of the plasma display panel further comprising. 제9항에 있어서, The method of claim 9, 상기 제3 또는 제4 트랜지스터가 턴 온될 때 상기 제5 및 제6 트랜지스터를 턴 오프하는 플라즈마 표시 패널의 구동장치.And driving the fifth and sixth transistors when the third or fourth transistors are turned on.
KR1020050032691A 2005-04-20 2005-04-20 Plasma display device and driving apparatus of plasma display panel KR100599608B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050032691A KR100599608B1 (en) 2005-04-20 2005-04-20 Plasma display device and driving apparatus of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032691A KR100599608B1 (en) 2005-04-20 2005-04-20 Plasma display device and driving apparatus of plasma display panel

Publications (1)

Publication Number Publication Date
KR100599608B1 true KR100599608B1 (en) 2006-07-13

Family

ID=37184008

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032691A KR100599608B1 (en) 2005-04-20 2005-04-20 Plasma display device and driving apparatus of plasma display panel

Country Status (1)

Country Link
KR (1) KR100599608B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743716B1 (en) * 2005-08-31 2007-07-30 엘지전자 주식회사 Plasma display panel device
WO2009096670A2 (en) * 2008-01-30 2009-08-06 Lg Electronics Inc. Plasma display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743716B1 (en) * 2005-08-31 2007-07-30 엘지전자 주식회사 Plasma display panel device
WO2009096670A2 (en) * 2008-01-30 2009-08-06 Lg Electronics Inc. Plasma display device
WO2009096670A3 (en) * 2008-01-30 2009-09-24 엘지전자 주식회사 Plasma display device

Similar Documents

Publication Publication Date Title
KR100599608B1 (en) Plasma display device and driving apparatus of plasma display panel
KR100670151B1 (en) Plasma display and driving apparatus thereof
KR100831015B1 (en) Plasma display device and driving method thereof
US7978155B2 (en) Plasma display device and driving method thereof
KR100708862B1 (en) Plasma display and driving apparatus thereof
KR100863969B1 (en) Plasma display, and driving method thereof
KR100839383B1 (en) Plasma display device and driving method thereof
US20090128526A1 (en) Plasma display device and driving apparatus thereof
KR100786876B1 (en) Plasma display and driving method thereof
KR100570767B1 (en) Plasma display device driving method thereof
KR100778455B1 (en) Plasma display device and driving apparatus thereof
KR100796686B1 (en) Plasma display, and driving device and method thereof
KR100839387B1 (en) Plasma display and driving method thereof
KR20080044088A (en) Plasma display and driving apparatus thereof
US20080266280A1 (en) Plasma display and control method thereof
US20080143644A1 (en) Plasma display device and driving method thereof
KR100918047B1 (en) Plasma display, and driving device and method thereof
US8570247B2 (en) Plasma display device, and apparatus and method for driving the same
KR100627422B1 (en) Plasma display and driving method thereof
KR100766924B1 (en) Plasma display, and driving device thereof
KR100823504B1 (en) Plasma display, and driving device and method thereof
KR100649533B1 (en) Plasma display and driving apparatus thereof
KR100739641B1 (en) Plasma display and driving method thereof
KR20070056642A (en) Plasma display and driving apparatus thereof
KR20080028092A (en) Plasma displsy, and driving device and method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090629

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee