KR100599601B1 - 플라즈마 표시 패널의 구동 방법 - Google Patents

Abstract

본 발명은 불안정한 리셋 동작에 의해 리셋 기간에서 강방전이 일어나 주사 전극과 유지 전극에 많은 양의 전하가 형성된 경우에, 이 전하들을 소거하기 위한 적어도 하나의 소거 파형을 인가한다. 이때, 소거 파형을 생략하거나 그 개수를 줄임으로써 플라즈마 표시 패널의 구동 동작이 안정되도록 하여 회로 파손의 위험을 줄일 수 있다.

PDP, 오방전 소거기간, 회로파손, Vsync 신호

Description

플라즈마 표시 패널의 구동 방법{DRIVING METHOD OF PLASMA DISPLAY PANEL}

도 1은 플라즈마 표시 패널의 일부 사시도이다.

도 2는 플라즈마 표시 패널의 전극 배열도를 나타내는 도면이다.

도 3은 종래 기술에 의한 플라즈마 표시 패널의 구동 파형도이다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 5a 내지 도 5d는 각각 도 4의 구동 파형에 따른 벽 전하 분포도이다.

도 6a 내지 도 6c는 각각 도 4의 구동 파형에서 불안정한 리셋 동작이 일어난 경우의 벽 전하 분포도이다.

도 7 및 도 8은 각각 도 4에 나타낸 구동 파형의 변형예이다.

도 9 및 도 10은 각각 본 발명의 제2 및 제3 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다.

도 11a 및 11b는 본 발명의 실시예인 NTSC의 정상적인 Vsync 출력에 따른 플라즈마 표시 패널의 구동 방법을 도시한 도면이다.

본 발명은 플라즈마 표시 패널의 구동 방법에 관한 것이다.

플라즈마 표시 패널은 기체 방전에 의해 생성된 플라즈마를 이용하여 문자 또는 영상을 표시하는 평면 표시 장치로서, 그 크기에 따라 수십에서 수백 만개 이상의 화소가 매트릭스 형태로 배열되어 있다. 먼저 도 1 및 도 2를 참조하여 플라즈마 표시 패널의 구조에 대하여 설명한다.

도 1은 플라즈마 표시 패널의 일부 사시도이며, 도 2는 플라즈마 표시 패널의 전극 배열도를 나타낸다.

도 1에 나타낸 바와 같이, 플라즈마 표시 패널은 서로 마주보며 떨어져 있는 두 개의 유리 기판(1, 6)을 포함한다. 유리 기판(1) 위에는 주사 전극(4)과 유지 전극(5)이 쌍을 이루어 평행하게 형성되어 있으며, 주사 전극(4)과 유지 전극(5)은 유전체층(2) 및 보호막(3)으로 덮여 있다. 유리 기판(6) 위에는 복수의 어드레스 전극(8)이 형성되어 있으며, 어드레스 전극(8)은 절연체층(7)으로 덮여 있다. 어드레스 전극(8) 사이에 있는 절연체층(7) 위에는 어드레스 전극(8)과 격벽(9)이 형성되어 있다. 또한 절연체층(7)의 표면 및 격벽(9)의 양측면에 형광체(10)가 형성되어 있다. 유리 기판(1, 6)은 주사 전극(4)과 어드레스 전극(8) 및 유지 전극(5)과 어드레스 전극(8)이 직교하도록 방전 공간(11)을 사이에 두고 대향하여 배치되어 있다. 어드레스전극(8)과, 쌍을 이루는 주사 전극(4)과 유지 전극(5)과의 교차부에 있는 방전 공간(11)이 방전 셀(12)을 형성한다.

그리고 도 2에 나타낸 바와 같이, 플라즈마 표시 패널의 전극은 n×m의 매트릭스 구조를 가지고 있다. 열 방향으로는 어드레스전극(A1-Am)이 배열되어 있고 행방 향으로는 n행의 주사 전극(Y1-Yn) 및 유지 전극(X1-Xn)이 쌍으로 배열되어 있다.

일반적으로 플라즈마 표시 패널은 1 프레임이 복수의 서브필드로 나누어져 구동되며, 서브필드의 조합에 의해 계조가 표현된다. 각 서브필드는, 도 3에 나타낸 바와 같이 리셋 기간(reset period), 어드레스 기간(address period), 서스테인 기간(sustain period)으로 이루어진다. 리셋 기간은 이전의 유지방전으로 형성된 벽 전하를 소거하고 다음의 어드레스 방전을 안정적으로 수행하기 위해 벽 전하를 셋업(setup) 하는 역할을 한다. 어드레스 기간은 패널에서 켜지는 셀과 켜지지 않는 셀을 선택하여 켜지는 셀(어드레싱된 셀)에 벽 전하를 쌓아두는 동작을 수행하는 기간이다. 서스테인 기간은 어드레싱된 셀에 실제로 화상을 표시하기 위한 유지방전을 수행하는 기간이다.

다음, 도 3을 참조하여 플라즈마 표시 패널의 종래의 구동 방법에 대하여 설명한다.

도 3은 종래 기술에 의한 플라즈마 표시 패널의 구동 파형도이다. 도 3에 나타낸 바와 같이, 리셋 기간은 소거 기간, 램프 상승 기간 및 램프 하강 기간으로 이루어진다.

소거 기간에서는 유지 전극(X)에 0V에서 Ve 전압을 향하여 완만하게 상승하는 소거 램프 파형이 인가된다. 그러면 유지 전극(X)과 주사 전극(Y)에 형성된 벽 전하는 점점 소거된다.

다음, 램프 상승 기간에서는 어드레스 전극(A) 및 유지 전극(X)을 0V로 유지하고, 주사 전극(Y)에는 Vs 전압에서 Vset 전압을 향하여 완만하게 상승하는 램프 파형이 인가된다. 이 램프 파형이 상승하는 동안 모든 방전 셀에서는 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 1회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)에 (-) 벽 전하가 축적되고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 축적된다.

이어서, 램프 하강 기간에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서, 주사 전극(Y)에 Vs 전압에서 0V를 향해 완만하게 하강하는 램프 파형을 인가한다. 이 램프 파형이 하강하는 동안 다시 모든 방전 셀에서는 2회째의 미약한 리셋 방전이 일어난다. 그 결과, 주사 전극(Y)의 (-) 벽 전하가 감소하고 유지 전극(X)의 (+) 벽 전하가 감소한다.

이와 같이 리셋 기간이 정상적으로 동작하면 주사 전극(Y)과 유지 전극(X)의 벽 전하가 소거되지만, 불안전한 리셋 동작으로 인하여 불안정한 방전이 일어날 수 있다. 이러한 불안정한 방전에는, 램프 상승 기간에 강방전이 일어난 후 주사 전극(Y)의 Vset 전압 하강시에 자기 소거(self-erasing)에 따른 방전이 일어나는 경우, 램프 상승 기간과 램프 하강 기간에 강방전이 일어나는 경우, 그리고 램프 하강 기간에서 강방전이 일어나는 경우가 있다. 이때, 첫 번째 경우에는 자기 소거에 따라 리셋 기능이 수행된다.

그러나 두 번째 및 세 번째의 경우에는 램프 하강 기간에서의 강방전으로 인 하여 주사 전극(Y)에 (+) 벽 전하가 형성되고 유지 전극(X)에 (-) 벽 전하가 형성된다. 이때, 주사 전극(Y)과 유지 전극(X)에 형성된 벽 전하들에 의해 형성되는 벽 전압(Vwxy1)이 수학식 1을 만족한다면, 어드레스 기간에서 어드레스 방전이 없어도 서스테인 기간에서 유지방전이 일어날 수 있다.

여기서, Vwxy1는 램프 하강 기간에서의 강방전으로 인하여 주사 전극(Y)과 유지 전극(X) 사이에서 형성되는 벽 전압이며, Vs는 서스테인 기간에서 인가되는 서스테인 펄스에 의해 주사 전극(Y)과 유지 전극(X) 사이에서 형성되는 전압차이며, Vf는 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압이다.

이와 같이 종래 구동 방법에 의하면 리셋 기간의 램프 하강 기간에서의 강방전으로 인하여 켜지지 않아야 할 방전 셀에서도 유지방전이 일어날 수 있다.

본 발명이 이루고자 하는 기술적 과제는 상기한 종래 기술의 문제점을 해결하기 위한 것으로서 리셋 기간에서의 강방전으로 인해 발생할 수 있는 오방전을 제거하는 것이다. 또한, 빠른 주파수 신호가 인가되는 경우에는 회로의 손상 방지를 제거하는 플라즈마 표시 장치의 구동 방법을 제공하기 위한 것이다.

삭제

본 발명의 한 특징에 따르면,복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극 및 상기 제2 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법을 제공한다.
이 구동 방법은, 리셋 기간에서 상기 복수의 방전 셀에 벽 전하를 설정하는 단계, 오방전 소거 기간 중 제1 기간 동안 상기 복수의 제1 전극에 제1 전압을 인가하고 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계, 그리고 상기 오방전 소거 기간 중 제2 기간 동안 상기 복수의 방전 셀에 설정된 벽 전하를 소거하기 위한 적어도 하나의 소거 파형을 상기 복수의 제1 전극에 인가하는 단계를 포함한다.
이때, 외부로부터 입력되는 수직 동기 신호의 주파수가 기준 주파수보다 빠른 주파수인 경우, 상기 소거 파형의 개수를 줄일 수도 있으며, 상기 오방전 소거 기간에서 상기 제2 기간을 생략할 수도 있다.

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

삭제

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이제 본 발명의 실시예에 따른 플라즈마 표시 패널의 구동 방법에 대하여 도면을 참고로 하여 상세하게 설명한다.

도 4는 본 발명의 제1 실시예에 따른 플라즈마 표시 패널의 구동 파형도이다. 도 5a 내지 도 5d는 도 4의 구동 파형에 따른 벽 전하 분포도이다. 도 6a 내지 도 6c는 도 4의 구동 파형에서 램프 하강 기간 중 강방전이 일어난 경우의 벽 전하 분포도이다. 도 7 및 도 8은 각각 도 4에 나타낸 구동 파형의 변형예이다.

도 4에 나타낸 바와 같이, 본 발명의 제1 실시예에 따른 구동 파형은 리셋 기간(10), 오방전 소거 기간(misfiring erase period)(20), 어드레스 기간(30) 및 서스테인 기간(40)을 포함한다. 리셋 기간(10)은 소거 기간(11), 램프 상승 기간(12) 및 램프 하강 기간(13)으로 이루어진다.

리셋 기간(10)의 소거 기간(11)은 이전 서브필드의 서스테인 기간(40)에서 유지방전으로 형성된 전하를 소거하기 위한 기간이다. 램프 상승 기간(12)은 주사 전극(Y), 유지 전극(X) 및 어드레스 전극(A)에 벽 전하를 형성하는 기간이며, 램프 하강 기간(13)은 램프 상승 기간(12)에서 형성된 벽 전하를 일부 소거하여 어드레스 방전에 용이하도록 하는 기간이다.

오방전 소거 기간(20)은 리셋 기간(10)을 보조하여 정상적으로 발광이 되도록 전하 상태를 형성하기 위한 기간으로서, 램프 하강 기간(13)에서 불안정한 강방전으로 인하여 형성된 주사 전극(Y)과 유지 전극(X)의 벽 전하를 제거하는 기간이다.

어드레스 기간(30)은 복수의 방전 셀 중에서 서스테인 기간에서 유지방전을 일으킬 방전 셀을 선택하는 기간이다. 서스테인 기간(40)은 주사 전극(Y)과 유지 전극(X)에 차례로 서스테인 펄스를 인가하여 어드레스 기간(30)에서 선택된 방전 셀을 유지 방전시키는 기간이다.

그리고 플라즈마 표시 패널은 각 기간(10, 20, 30, 40)에서 주사 전극(Y) 및 유지 전극(Y)에 구동 전압을 인가하는 주사/유지 구동 회로, 그리고 어드레스 전극(A)에 구동 전압을 인가하는 어드레스 구동 회로를 포함한다.

먼저, 도 5a 내지 도 5d를 참조하여 본 발명의 제1 실시예에 따른 구동 파형에 의해 정상적으로 리셋 동작이 일어난 경우에 대하여 자세하게 설명한다.

이전 서브필드의 서스테인 기간(40)에서는 주사 전극(Y)과 유지 전극(X) 사이의 유지 방전에 의해 주사 전극(Y)에 (-) 벽 전하가 쌓이고 유지 전극(X)에 (+) 벽 전하가 쌓이게 된다. 소거 기간(11)에서는 주사 전극(Y)을 기준 전압으로 유지한 상태에서 유지 전극(X)에 기준 전압에서 Ve 전압까지 완만하게 상승하는 램프 파형이 인가된다. 본 발명의 제1 실시예에서는 기준 전압을 0V로 가정한다. 그러면 유지 전극(X)과 주사 전극(Y)에 형성된 벽 전하는 점점 소거된다.

다음, 램프 상승 기간(12)에서는 유지 전극(X)을 기준 전압으로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 Vset 전압까지 완만하게 상승하는 램프 파형을 인가한다. 이때, Vs 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압(Vf)보다 낮은 전압이며 Vset 전압은 방전 개시 전압(Vf)보다 높은 전압이다. 그러면 램프 파형이 상승하는 동안 주사 전극(Y)으로부터 어드레스 전극(A) 및 유지 전극(X)으로 각각 미약한 리셋 방전이 일어난다. 그 결과, 도 5a에 나타낸 바와 같이 주사 전극(Y)에 (-) 벽 전하가 쌓이고, 동시에 어드레스 전극(A) 및 유지 전극(X)에는 (+) 벽 전하가 쌓인다.

램프 하강 기간(13)에서는 유지 전극(X)을 Ve 전압으로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 기준 전압까지 완만하게 하강하는 램프 파형이 인가된다. 이 램프 파형이 하강하는 동안 다시 모든 방전 셀에서는 미약한 리셋 방전이 일어난다. 그 결과, 도 5b에 나타낸 바와 같이 주사 전극(Y)의 (-) 벽 전하가 감 소하고 유지 전극(X)의 (+) 벽 전하가 감소한다. 또한 어드레스 전극(A)의 (+) 벽 전하는 어드레스 동작에 적당한 값으로 조정된다.

오방전 소거 기간(20)에서는 먼저 유지 전극(X)을 기준 전압으로 유지한 상태에서 주사 전극(Y)에 Vs 전압을 가지는 구형(square) 펄스가 인가된다. 이때, 램프 하강 기간(13)에서 정상적으로 전하가 소거되어 있으면 주사 전극(Y)과 유지 전극(X) 사이에서 형성되는 벽 전압은 주사 전극(Y)을 기준으로 할 때 음의 전압(-Vwxy2)이 된다. 그러면 주사 전극(Y)과 유지 전극(X) 사이의 전압은 (Vs - Vwxy2)으로 되어 방전 개시 전압(Vf)을 넘지 못해서, 방전이 일어나지 않는다. 따라서 도 5c에 나타낸 바와 같이 방전 셀에서의 벽 전하 분포는 도 5b와 동일하게 유지된다.

다음, 오방전 소거 기간(20)에서는 주사 전극(Y)을 기준 전압으로 유지한 상태에서 유지 전극(X)에 기준 전압에서 Ve 전압까지 완만하게 상승하는 소거 램프 파형이 인가된다. 주사 전극(Y)과 유지 전극(X)에서의 전하 분포는 앞의 기간과 동일하여 이 소거 램프 파형에 의해서도 방전이 일어나지 않으므로, 도 5d에 나타낸 바와 같이 벽 전하는 도 5b와 동일하게 유지된다.

어드레스 기간(30)에서는 방전 셀을 선택하기 위해서 주사 전극(Y)에 주사 펄스가 차례로 인가되고, 주사 펄스가 인가된 주사 전극(Y)과 교차하는 어드레스 전극(A) 중 선택하고자 하는 어드레스 전극(A)에 어드레스 펄스가 인가된다. 그러면 주사 펄스와 어드레스 펄스에 의해 형성되는 전위차에 의해 주사 전극(Y)과 어드레스 전극(A) 사이에서 방전이 일어난다. 그리고 주사 전극(Y)과 어드레스 전극(A) 사이의 방전을 기작으로 주사 전극(Y)과 유지 전극(X) 사이에서 방전이 일어나서 주사 전극(Y)과 유지 전극(X)에 벽 전하가 형성된다.

서스테인 기간(40)에서는 주사 전극(Y)과 유지 전극(X)에 차례로 서스테인 펄스가 인가된다. 서스테인 펄스는 주사 전극(Y)과 유지 전극(X)의 전압차가 교대로 Vs 전압 및 -Vs 전압이 되도록 하는 펄스이다. Vs 전압은 주사 전극(Y)과 유지 전극(X) 사이의 방전 개시 전압보다 낮은 전압이다. 어드레스 기간(30)에서 어드레스 방전에 의해 주사 전극(Y)과 유지 전극(X) 사이에 벽 전압(Vwxy3)이 형성되어 있으면, 벽 전압(Vwxy3)과 Vs 전압에 의해 주사 전극(Y)과 유지 전극(X)에서 방전이 일어난다.

다음, 도 6a 내지 도 6c를 참조하여 본 발명의 제1 실시예에 따른 구동 파형 중 램프 하강 기간(13)에서 강방전이 일어난 경우에 대하여 자세하게 설명한다.

불안정한 리셋 동작에 의해 램프 하강 기간(13)에서 강방전이 일어나면, 도 6a에 나타낸 바와 같이 주사 전극(Y)에는 (+) 전하가 쌓이고 유지 전극에는 (-) 전하가 쌓인다. 이때, 주사 전극(Y)과 유지 전극(X)에 형성된 벽 전하에 의해 형성되는 벽 전압(Vwxy1)은 수학식 1을 만족한다.

오방전 소거 기간(20)에서 주사 전극(Y)에 Vs 전압이 인가되고 유지 전극(X)에 기준 전압이 인가되면, 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압(Vwxy1)과 Vs 전압에 의해 주사 전극(Y)과 유지 전극(X) 사이의 전압(Vwxy1 + Vs)은 방전 개시 전압(Vf)을 넘게 된다. 따라서 주사 전극(Y)과 유지 전극(X) 사이에서는 방전이 일어나, 도 6b에 나타낸 바와 같이 주사 전극(Y)에는 많은 양의 (-) 전하가 쌓 이고 유지 전극(X)에는 많은 양의 (+) 전하가 쌓인다.

다음, 오방전 소거 기간(20)의 후반에서는 유지 전극(X)에 기준 전압에서 Ve 전압까지 완만하게 상승하는 소거 램프 파형이 인가되어 소거 동작이 일어난다. 이 램프 파형에 의해 도 6c에 나타낸 바와 같이 주사 전극(Y)과 유지 전극(X)에 형성되어 있는 벽 전하들이 소거되어, 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압이 낮아진다. 그 결과 주사 전극(Y)과 유지 전극(X) 사이의 벽 전압과 서스테인 기간(30)에서 인가되는 Vs 전압의 합이 방전 개시 전압보다 낮아지게 된다. 그러므로 어드레스 기간(30)에서 어드레스 방전이 없다면, 서스테인 기간(40)에서는 방전이 일어나지 않게 된다.

그리고 본 발명의 제1 실시예에서는 구동 회로를 간단하게 하기 위해 오방전 소거 기간(20)에서 주사 전극(Y)에 Vs 전압을 인가하고 유지 전극(X)에 Ve 전압을 인가하였다. 이와는 달리, 오방전 소거 기간(20)에서의 방전 조건을 만족한다면 주사 전극(Y)과 유지 전극(X)에 인가되는 전압을 다른 전압을 사용할 수도 있다. 또한 본 발명의 제1 실시예에서는 기준 전압을 0V로 가정하여 설명하였지만, 이와는 달리 기준 전압을 -Vs/2 전압으로 할 수도 있다. 도 7을 보면, 각 기간(10, 20, 30, 40)에서 주사 전극(Y) 및 유지 전극(X)에 인가되는 구동 전압들이 전체적으로 Vs/2 전압만큼 내려갔다. 이와 같이 하면 구동 회로에 사용되는 전압 레벨이 낮아져서 낮은 내압의 소자를 구동 회로에서 사용할 수 있게 된다. 이와는 달리 각 기간(10, 20, 30, 40)에서 사용되는 전압을 다르게 조정할 수도 있다.

또한 본 발명의 제1 실시예에서는 소거 기간(11)에서 유지 전극(X)에 소거 램프 파형을 인가하였지만, 이와는 달리 주사 전극(Y)에 소거 램프 파형을 인가할 수도 있다. 도 8을 보면, 유지 전극(X)을 Ve 전압으로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 기준 전압까지 완만하게 하강하는 램프 파형이 인가된다. 이와 같이 하면, 소거 기간(11)에서의 주사 전극(Y)과 유지 전극(X) 사이의 전압차가 도 4의 소거 기간(11)에서의 주사 전극(Y)과 유지 전극(X) 사이의 전압차와 동일하게 유지되므로, 도 4와 동일하게 소거 동작이 이루어진다.

그리고 본 발명의 제1 실시예에서는 리셋 기간(10)에서 주사 전극(Y)에 램프 상승 전압과 램프 하강 전압을 인가하였다. 이외에, 정상적인 리셋 동작에 의해 도 5b와 같은 벽 전하 분포가 형성되고 비정상적인 리셋 동작에 의해 도 6a와 같은 벽 전하 분포가 형성되는 다른 리셋 전압을 사용할 수도 있다.

위에서 설명한 이러한 변형예들은 이후에 설명할 실시예들에도 적용될 수 있다.

본 발명의 제1 실시예에서는 오방전 소거 기간(20)에서 방전 전압과 소거 램프 파형을 사용하였지만, 이와는 다른 파형을 사용할 수도 있다. 아래에서는 오방전 소거 기간(20)에서 본 발명의 제1 실시예와는 다른 파형을 사용하는 제2 실시예에 대하여 도 9 를 참조하여 설명한다.

도 9를 보면, 본 발명의 제2 실시예에 따른 구동 파형에서는 제1 실시예와 달리 오방전 소거 기간(20)에서 유지 전극(X)에 구형 펄스가 인가되고 주사 전극(Y)에 램프 파형이 인가된다. 자세하게 설명하면, 오방전 소거 기간(20)의 전반에 주사 전극(Y)을 Vs 전압으로 유지한 상태에서 유지 전극(X)에 기준 전압을 가 지는 구형 펄스를 인가한다. 그러면 주사 전극(Y)과 유지 전극(X)의 전압차는 제1 실시예와 동일하게 Vs 전압을 유지하므로, 램프 하강 기간(13)에서 강방전이 있었던 경우에는 주사 전극(Y)과 유지 전극(X) 사이에서 방전이 일어난다. 오방전 소거 기간(20)의 후반에 유지 전극(X)을 Ve 전압으로 유지한 상태에서 주사 전극(Y)에 Vs 전압에서 기준 전압까지 하강하는 램프 파형을 인가한다. 램프 파형에 의해 오방전 소거 기간(20)의 전반에 주사 전극(Y)과 유지 전극(X)의 방전에 의해 형성된 전하들이 제거될 수 있다.

도 10을 보면, 본 발명의 제3 실시예에 따른 구동 파형에서는 제2 실시예에서 오방전 소거 기간(20)에서 유지 전극(X)에 구형 펄스가 인가되고 주사 전극(Y)에 한 개의 램프 파형이 인가되는 것과 다르게 주사 전극(Y)에 두 개의 램프 파형이 인가되는 점을 제외하면 제2 실시예와 동일하다. 상술한 바와 같이, 오방전 소거 기간(20)에서 주사 전극(Y)에 인가되는 램프 파형의 수를 늘림으로써 오방전 소거 기간(20)의 전반에 주사 전극(Y)과 유지 전극(X)의 방전에 의해 형성된 전하들이 제거될 수 있다.

이하, 본 발명의 제3실시예에 따른 오방전 소거기간을 갖는 플라즈마 표시 패널의 구동 방법에 있어서 비정상적인 수직동기신호 입력에 따른 플라즈마 표시 패널의 구동 방법에 대하여 설명한다.

도 11a는 정상적인 수직동기신호 입력에 따른 서브필드 배열을 나타낸 도면이고, 도 11b는 비정상적인 수직동기신호 입력에 따른 서브필드 배열을 나타낸 도면이다.

일반적으로 Vsync의 1 프레임 동안에 통상 8~12개의 서브 필드가 한 개의 프레임을 이루고 한 개의 화상을 구현하게 되는데, 도 11a 및 도 11b는 10개의 서브필드가 한 개의 프레임을 이루고 한 개의 화상을 구현하는 실시예를 도시한 것으로, 본 발명은 도 11a 및 도 11b에 도시된 서브필드의 개수에 한정되지 아니한다.

정상적인 영상 신호의 Vsync는 NTSC(National Television System Committee)의 경우, 16.67ms(=1s/60)의 Vsync 주파수 주기를 갖는다.

도 11a에 나타낸 바와 같이 정상적인 Vsync 주파수가 입력되면, Vsync의 1 프레임(16.67ms)에 입력된 영상 신호의 프레임은 10개의 서브필드(SF0~SF9)와 Vsync 주파수의 끝부분에 위치한 휴지기간으로 구성되어 한 개의 화상을 구현한다.

상기와 같이 정상적인 Vsync 주파수가 입력될 경우에는 PDP 구동회로는 정상적인 동작을 수행한다.

도 11b를 보면, 빠른 주파수 신호가 들어오는 경우 예를 들어, 사용자가 비디오의 빨리감기 기능을 사용하는 경우와 같은 경우에는 Vsync의 1프레임에 입력된 영상 신호의 프레임은 10개의 서브필드(SF0~SF9)와 정상적인 Vsync 주파수의 끝부분에 위치한 휴지기간으로 구성되는 서브필드 배열에서 비정상적으로 Vsync 주파수가 더 입력된다. 그러면, 1프레임에 입력된 영상 신호의 Vsync 주파수 주기가 짧아져서 1프레임내의 영상신호의 주파수가 빨라지기 때문에 플라즈마 표시 패널에서 오방전이 일어날 수 있다. 따라서, 회로 파손의 위험이 따른다.

이 경우, 가장 큰 문제점은 빠른 주파수 신호에 의해 주파수 주기가 짧아지는 것인데, 빠른 주파수 신호가 들어오는 경우는 오방전이 발생하여도 플라즈마 표 시 장치를 사용함에 있어서는 큰 문제가 되지 않는다. 즉, 비디오의 빨리 감기 기능을 사용하는 경우와 같이 빠른 주파수 신호가 입력되는 경우에는 인간의 시각에 인지되는 부분이 적기 때문에 오방전이 발생하여도 큰 문제가 되지 않는 것이다.

따라서, 상술한 바와 같은 경우에는 오방전 소거 기간(20)을 생략하여도 큰 문제가 발생하지 않으며, 오방전 소거 기간(20)을 생략한만큼 한 서브필드 동작 시간을 단축시킬 수 있게 된다.

즉, 상술한 바와 같이 빠른 주파수 신호가 들어오는 경우, 오방전 소거 기간(20)에서 2개의 하강하는 램프 파형의 인가를 생략함으로써, 상기 하강하는 램프 파형이 인가되는 시간(50㎲)만큼을 단축시킬 수 있다. 이는 상기 단축된 시간만큼 서브필드 동작 시간을 단축시킬 수 있으므로 비정상적인 Vsync로 인해 짧아진 주파수 주기동안 1프레임의 영상신호에 대한 화상 구현을 안정적으로 할 수 있게 되어 플라즈마 표시 패널의 회로 파손의 위험을 방지할 수 있게 된다.

여기서, 상기 오방전 소거 기간동안 하강하는 램프 파형은 선택적으로 그 일부만을 생략하여도 본 발명의 목적을 이룰 수 있다.

상술한 바와 같이 빠른 주파수 신호가 들어오는 경우 오방전 소거 기간의 하강하는 램프 파형을 생략하는 것은 외부로부터 입력되는 수직 동기 신호의 주파수와 미리 설정된 기준 주파수를 비교하여 상기 비교 결과에 따라 선택적으로 수행할 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

이와 같이 본 발명에 의하면, 불안정한 리셋 동작에 의해 리셋 기간에서 강방전이 일어나 주사 전극과 유지 전극에 많은 양의 전하가 형성된 경우에, 이 전하들을 소거하기 위한 구동 파형을 사용함에 있어서, 비정상적인 동기 신호의 입력으로 불안정한 플라즈마 표시 패널의 구동 동작으로 회로파손의 위험이 발생하는 경우 구동 파형의 일부를 생략하거나 인가되는 펄스 수를 줄임으로써 플라즈마 표시 패널의 구동 동작이 안정되도록 하여 회로 파손의 위험을 줄일수 있다.

Claims (8)

1. 삭제
2. 삭제
3. 삭제
4. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극 및 상기 제2 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법에 있어서,

   리셋 기간에서 상기 복수의 방전 셀에 벽 전하를 설정하는 단계,

   오방전 소거 기간 중 제1 기간 동안 상기 복수의 제1 전극에 제1 전압을 인가하고 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계, 그리고

   상기 오방전 소거 기간 중 제2 기간 동안 상기 복수의 방전 셀에 설정된 벽 전하를 소거하기 위한 적어도 하나의 소거 파형을 상기 복수의 제1 전극에 인가하는 단계를 포함하며,

   외부로부터 입력되는 수직 동기 신호의 주파수가 기준 주파수보다 빠른 주파수인 경우, 상기 소거 파형의 개수를 줄이는 플라즈마 표시 장치의 구동 방법.
5. 복수의 제1 전극과 복수의 제2 전극을 포함하며, 상기 제1 전극 및 상기 제2 전극에 의해 복수의 방전 셀이 형성되는 플라즈마 표시 장치를 구동하는 방법에 있어서,

   리셋 기간에서 상기 복수의 방전 셀에 벽 전하를 설정하는 단계,

   오방전 소거 기간 중 제1 기간 동안 상기 복수의 제1 전극에 제1 전압을 인가하고 상기 복수의 제2 전극에 상기 제1 전압보다 높은 제2 전압을 인가하는 단계, 그리고

   상기 오방전 소거 기간 중 제2 기간 동안 상기 복수의 방전 셀에 설정된 벽 전하를 소거하기 위한 적어도 하나의 소거 파형을 상기 복수의 제1 전극에 인가하는 단계를 포함하며,

   외부로부터 입력되는 수직 동기 신호의 주파수가 기준 주파수보다 빠른 주파수인 경우, 상기 오방전 소거 기간에서 상기 제2 기간을 생략하는 플라즈마 표시 장치의 구동 방법.
6. 삭제
7. 삭제
8. 제4항 또는 제5항에 있어서,

   상기 소거 파형은,

   상기 복수의 제2 전극에 상기 제1 전압이 인가된 상태에서 상기 복수의 제1 전극의 전압이 상기 제1 전압에서 제3 전압까지 점진적으로 상승하는 파형인 플라즈마 표시 장치의 구동 방법.

Images