KR100599407B1 - 다원계 솔더범프의 제조방법 - Google Patents

다원계 솔더범프의 제조방법 Download PDF

Info

Publication number
KR100599407B1
KR100599407B1 KR1020040038518A KR20040038518A KR100599407B1 KR 100599407 B1 KR100599407 B1 KR 100599407B1 KR 1020040038518 A KR1020040038518 A KR 1020040038518A KR 20040038518 A KR20040038518 A KR 20040038518A KR 100599407 B1 KR100599407 B1 KR 100599407B1
Authority
KR
South Korea
Prior art keywords
solder
metal layer
lower metal
layer
silver
Prior art date
Application number
KR1020040038518A
Other languages
English (en)
Other versions
KR20050113032A (ko
Inventor
백경욱
손호영
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020040038518A priority Critical patent/KR100599407B1/ko
Publication of KR20050113032A publication Critical patent/KR20050113032A/ko
Application granted granted Critical
Publication of KR100599407B1 publication Critical patent/KR100599407B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 (a) 전자부품을 구성하는 하부금속층의 상부에 적어도 1종 이상의 금속을 소정의 두께로 적층하는 단계; (b) 상기 적어도 1종 이상의 금속이 적층된 하부금속층에 솔더볼을 형성하는 단계; 및 (c) 상기 솔더볼을 리플로우시켜 상기 솔더의 조성내로 상기 하부금속층의 상부에 적층된 적어도 1종 이상의 금속성분을 혼입시키는 단계를 포함하는 다원계 솔더범프의 제조방법을 제공한다.

Description

다원계 솔더범프의 제조방법{Preparation Method of Multicomponent Solderbumps}
도 1은 본 발명의 실시예에 따른 미세피치 Sn-Ag-Cu(-Bi) 삼원계 무연솔더 범프의 구조도
도 2는 본 발명에 사용된 솔더제팅장치의 제팅 헤드 주변의 사진
도 3a는 칩에 형성된 UBM의 구조도
도 3b는 솔더제팅방법으로 기판 위에 솔더액적을 형성하는 과정의 모식도
도 3c는 기판위에 떨어진 솔더액적을 리플로우시켜 다원계 솔더범프가 형성되는 과정 중 조성의 변화가 일어나는 과정에 대한 개략도
본 발명은 전자부품의 실장에 사용되는 다원계 솔더범프의 제조방법에 관한 것으로, 보다 상세하게는 물성의 개선과 함께, 그 조성을 정확하게 조절하는 것이 가능한 다원계 솔더범프의 제조방법에 관한 것이다.
최근 들어 전자제품의 소형화와 전기적 고성능화를 위하여 접속 길이를 짧게 할 수 있는 플립칩 기술이 크게 대두되고 있다. 플립칩의 전기적인 접속을 위해 납/63주석, 주석-은, 주석-구리, 주석-은-구리(-비스무스) 등의 솔더 범프를 이용한 방법이 많이 이용되고 있다. 납/63주석 솔더의 경우 환경적인 문제로 납의 규제 방침에 따라 앞으로 주석을 기반으로 한 무연 솔더의 추세로 바뀌고 있으며, 순수한 주석 솔더 범프에 비해 은, 구리, 비스무스 등을 첨가한 무연 솔더 범프가 기계적 특성이 다소 우수하다는 결과가 많이 보고되고 있다. 이러한 무연 솔더 범프의 형성 공정으로는 크게 볼 접착 방식(Ball attachment), 스크린 프린팅(Screen/Stencil printing) 방식, 전해도금(Electroplating) 방식 등이 많이 사용되고 있다. 그러나 볼 접착 방식과 스크린 프린팅 방식은 각각 미세한 크기의 솔더 볼을 만들기가 어렵거나 페이스트(paste)의 빠짐성에 의한 미세 피치 대응의 어려움으로 인해 차세대 무연 솔더 범프의 형성방법으로는 문제점을 가지고 있다. 전해 도금 방식은 이 두 가지 방식에 비해 20∼30 ㎛ 대의 피치(pitch)를 갖는 솔더범프를 형성할 수 있지만, 첨가 원소의 표준 환원 전위의 차이로 인해 이원계 이상의 도금에서는 각 도금 용액의 농도와 도금조(bath)의 크기 및 상태, 시편의 위치 및 형태, 전극의 크기 및 형태 등에 따라 도금 조성 및 상태에 큰 영향을 받게 된다. 특히 차세대 무연 솔더로 많이 이용되고 있는 공정 주석-은, 공정 주석-구리 등의 솔더는 환원 전위의 차이가 비교적 크고 은 및 구리의 함량이 각각 3.5wt%, 0.7wt%밖에 되지 않아 조성을 정확하게 제어하는 데 상당한 어려움이 따른다. 삼원계 주석-은-구리의 경우는 이 현상이 더욱 두드러져 아직 전해 도금 방법으로 미 세 피치 주석-은-구리의 삼원계 무연 솔더 범프를 형성한 예는 거의 찾아볼 수 없다.
솔더액적제팅 (Solder droplet jetting) 방법은 잉크젯 프린터의 드롭-온-디멘드(Drop-on- demand) 방식을 이용한 새로운 솔더 범프 형성 방법이다. 이 방법은 용융 상태의 솔더에 일정한 질소 압력을 걸고, 미세한 관 사이를 통과하는 용융솔더에 전기적인 신호를 가함으로써 전압차이에 의해 구형의 솔더액적(Solder droplet)을 형성하고 이를 개별적으로 기판 위에 떨어뜨려 솔더범프를 형성하는 방법이다. 기판 위에 떨어진 구형에 가까운 형태의 솔더액적은 리플로우(reflow)를 거쳐 구형의 솔더범프로 된다. 이와 같은 솔더제팅 방법을 이용한 납/63주석 솔더의 형성공정 및 범프의 형성예가 수년간 연구되어 왔으며, 순수 주석솔더의 경우에도 용융 상태에서는 납/63주석 솔더와 제팅에 관련된 점도, 표면 장력 등의 물성이 거의 흡사하기 때문에 제팅 재료로서 사용될 수 있음이 알려졌다. 또한, 순수한 주석 솔더범프에 비해 은, 구리, 비스무스 등을 첨가한 무연 솔더범프가 기계적 특성이 우수한 것으로 보고되고 있지만, 차세대 무연솔더로 대두되고 있는 은, 구리, 비스무스 등을 포함한 주석-은, 주석-구리, 주석-은-구리, 주석-은-비스무스 등의 솔더는 용탕 내의 은, 구리, 비스무스 등의 첨가로 인하여 은-주석, 구리-주석 금속간 화합물이 수 마이크론 이상의 크기로 존재하기 때문에 제팅노즐(Jetting nozzle)을 막히게 할 소지가 있어 제팅이 되지 않는 문제점을 가지고 있다.
본 발명은 상기 종래기술이 가지는 문제를 해결하기 위해 안출된 것으로, 그 목적은 전자부품의 실장에 사용되는 솔더범프의 물성의 개선은 물론, 종래 전해도금공정에 의해서는 삼원계 조성에 대하여 그 조성을 정확하게 조절하는 것이 불가능하던 것에 비하여 3원계 이상의 다원계에서도 조성을 용이하게 조절할 수 있는 다원계 솔더범프의 제조방법을 제공함에 있다.
상기한 목적을 달성하기 위하여 본 발명은 전자부품을 구성하는 하부금속층의 상부에 적어도 1종 이상의 금속을 소정의 두께로 적층하는 단계; (b) 상기 적어도 1종 이상의 금속이 적층된 하부금속층에 솔더볼을 형성하는 단계; 및 (c) 상기 솔더볼을 리플로우시켜 상기 솔더의 조성내로 상기 하부금속층의 상부에 적층된 적어도 1종 이상의 금속성분을 혼입시키는 단계를 포함하는 다원계 솔더범프의 제조방법을 제공한다.
도 1은 본 발명에 따른 바람직한 실시예로서 전자부품의 하부금속층에 형성된 다원계 솔더범프의 조성예가 도시되어 있다. 하부금속층에는 미리 원하는 성분의 금속이 적어도 하나 이상 증착되어 있으며, 소정의 방법에 따라 형성되는 솔더볼을 상기 금속층위에 형성하여 리플로우과정을 수행하면 하부금속층에 증착된 금속성분이 솔더에 혼입되어 다원계 솔더범프의 조성을 자유롭게 얻을 수 있다.
상기에서 전자부품은 통상적으로 인쇄회로기판에 장착되는 칩(chip)을 지칭하며, 전자부품의 하부금속층(UBM)은 솔더 범프의 최종 조성을 맞추기 위해 적어도 1종 이상의 금속층이 형성된다. 하부금속층의 예를 들면, Al층, Ti층(또는 TiW), 및 Ni층이 순차적층된 UBM을 들 수 있으며, 여기서 Al층은 실리콘 웨이퍼위에서 절연층 및 확산방지층의 기능을 수행하며, Ti또는 TiW 층은 구리 등과 접착력의 향상을 부여하는 기능을 수행하며, Ni는 솔더와의 젖음을 위한 층으로서 기능한다. 상기한 바와 같은 하부금속층의 구조는 본 발명의 이해를 돕기 위한 하나의 예시에 불과한 것으로 이외에 다른 다양한 금속으로 구성되는 경우도 본 발명에 적용될 수 있음은 물론이다.
하부금속층의 상부에 형성되는 금속층은 솔더조성에 포함되기를 원하는 어떠한 금속성분도 포함할 수 있다. 예를 들어, 솔더에 주성분이외에 은, 구리, 비스무스, 인듐, 아연 등의 금속을 적어도 1종 이상 혼입시키고자 하는 경우 이와 같은 성분으로 구성되는 금속층을 하부금속층의 상부에 적어도 하나 이상 형성하면 된다. 금속층의 형성과정은 이미 다양한 방법으로 공지되어 있다. 예를 들어 스퍼터링과 같은 증착방법이 이용될 수 있으며, 단일 금속층 또는 2중 이상의 금속층을 하부금속층의 상부에 증착한 후에 패터닝 공정과 식각공정을 통해 형성될 수 있다. 스퍼터링에 의한 증착공정, 패터닝공정 및 식각공정의 구체적인 내용은 이미 잘 알려져 있는 것이므로 이에 대한 상세한 설명은 피하기로 한다.
본 발명에 사용되는 솔더는 특별히 한정되는 것은 아니나, 바람직하게는 무연 주석계 솔더가 좋다. 주석계 솔더를 사용하는 경우 솔더내에 주석이 아닌 다른 금속성분 1종을 더 포함하여도 무방하다. 이와 같은 다른 금속성분의 예를 들면, 은, 구리, 비스무스 등으로서, 솔더가 주성분인 주석이외에 은을 더 포함하는 경우 하부금속층에는 구리 또는 비스무스층을 형성하는 것으로 주석-은-구리(또는 비스무스)의 3원계 조성을 가지는 무연 솔더범프를 형성할 수 있다. 이와는 달리 만일 솔더가 순수 주석솔더(Pure Sn)인 경우에는 3원계 솔더범프를 형성하기 위해서는 하부금속층에 은과 구리 또는 은과 비스무스층 등을 형성하면 된다. 이와 같이 하부금속층의 상부에 복수개의 금속층을 증착하고자 하는 경우에 이종 금속간의 증착순서는 특별히 제한되지 않는다. 따라서 은을 먼저 적층한 후에 구리를 증착하거나, 구리를 먼저 증착한 후 은을 나중에 증착하여도 좋다. 하부금속층 위에 형성되는 금속층의 두께는 패드의 크기와 솔더범프의 크기에 따라 적절히 조절함으로써 최종 솔더범프의 조성을 맞출 수 있다. 다만, 솔더 범프 내로 혼입되는 은, 구리 등의 원소들은 하부금속층의 가장 위쪽 표면에 위치하여야 하며, 하부금속층을 구성하는 금속성분 가운데 솔더 범프 내로 혼입될 필요가 없는 원소들은 은, 구리 등의 금속층 아래에 위치하게 된다. 이 때 주의하여야 할 것은, 은, 구리 등의 금속층은 솔더 범프 내로 완전히 녹아들어가게 해야 하며, 이를 위해서 적절한 두께로 은, 구리 등의 층을 형성하여야 한다. 또한 은, 구리 등의 층 아래의 금속층은 솔더 범프 내로 혼입되어서는 안되므로, 은, 구리 등의 층 아래에 미리 금, 팔라듐 등의 층을 형성하여 은, 구리 등이 모두 솔더 범프내로 혼입되어 소모된다고 하더라도, 나머지 금속층에서 가능한 솔더 범프 내로의 혼입되는 양을 최소화하는 것이 좋다.
솔더볼의 형성에는 솔더제팅법, 스크린프린팅법, 솔더볼접착법 또는 전해도금법 등이 이용될 수 있다. 이중에서 스크린프린팅법이나 볼접착방식은 약 150㎛이 내의 미세피치를 가지는 솔더범프에 대하여는 적합하지 않으며, 이러한 경우 전해도금법 또는 솔더제팅법이 적용될 수 있으며, 보다 바람직하게는 솔더범프의 형성에 걸리는 시간과 공정의 면에서 간단한 솔더제팅법이 본 발명에서 더욱 권장된다. 따라서, 어떠한 방법에 의해 솔더볼을 형성할 것인가는 형성하고자 하는 솔더범프의 피치 및 기타 제반사정을 고려하여 당업자가 결정할 수 있는 것이며, 이하에서는 솔더제팅법에 한정하여 본 발명의 내용을 설명하고자 한다.
도 2는 본 발명에 사용될 수 있는 솔더제팅장치의 제팅 헤드 주변의 사진으로서, 이를 참조하여 솔더제팅방법을 보다 상세하게 설명한다. 사진의 가운데 보이는 원통형의 제팅헤드(Jetting head) 내에는 용융솔더가 담긴 솔더 보관소가 위치하며, 이는 히터를 통해 솔더의 녹는점 이상으로 가열된다. 또한 제팅헤드의 위쪽으로는 질소가스가 투입되며, 이를 통해 일정한 압력을 용융솔더에 가하게 되면 용융솔더가 하방으로 힘을 받게 된다. 제팅헤드의 아래쪽 부분에는 제팅노즐이 삽입되어 있으며, 이 노즐에는 압전소자가 들어 있어 압력을 가하면 팽창하고, 다시 압력을 제거하면 원래상태로 되돌아오게 된다. 일정한 전기적인 신호에 의해 전압을 가했다가 제거하게 되면 이는 소자 내부의 솔더에 물리적인 압력을 제공하게 되고, 이에 따라 소자의 부피팽창과 회복과정을 통해 부피의 변화량 만큼의 구형의 용융솔더가 노즐밖으로 빠져나오게 된다. 사용되는 노즐의 직경은 요구되어지는 솔더의 직경에 따라 달라질 수 있지만, 보통 60㎛ 이하의 개구 직경을 가지는 노즐이 사용될 수 있다. 솔더재료로서 순수 주석(>99.99%)가 사용되는 경우 녹는점이 232℃이므로 제팅헤드의 온도는 이보다는 높은 온도, 바람직하게는 전체적으로 250℃ 정 도로 유지하는 것이 좋다.
상기 방법들을 통해 만들어지는 솔더액적을 솔더범프에 혼입되어질 적어도 1종 이상의 금속층이 증착된 하부금속층에 떨어뜨리면, 액적은 급속하게 응고되어 하부금속층과는 충분히 반응할 시간을 갖지 못한다. 이때까지의 솔더는 아직 순수 주석솔더의 조성을 그대로 가지고 있게 된다.
하부금속층의 상부에 형성된 금속층과 상부의 솔더가 반응을 일으켜 소정의 금속성분이 솔더의 조성내로 혼입되어지려면 솔더 리플로우 과정이 요구되어진다. 솔더 리플로우 과정을 수행하면 순수한 주석 솔더는 용융상태로 바뀌게 되며, 하부금속층에 형성된 은층, 구리층 등과 반응을 수행하여 솔더내로 은 또는/및 구리 등의 금속이 용해되어 다원계 솔더범프를 형성할 수 있다.
리플로우 과정은 솔더의 녹는점 이상의 온도로 유지하다가 다시 상온으로 냉각시키는 과정으로 이 때 솔더는 표면 장력에 의해 구형의 범프로 바뀌게 된다. 리플로우 과정 동안에 솔더가 산화되는 것을 방지하기 위해 플럭스(Flux)를 도포한 후 질소 분위기 하에서 진행하게 된다. 본 발명에서는 최종적으로 이와 같은 리플로우 과정을 통해 솔더 범프의 조성을 결정할 수 있다.
이와 같이 본 발명에 의하면, 종래 솔더조성의 정확한 조절이 매우 어려운 3원계 이상의 솔더범프도 자유롭게 형성할 수 있다. 즉, 다원계 솔더범프내의 성분간 조성비는 하부금속층의 상부에 형성되는 금속층의 종류와 두께 등의 조절을 통해서 자유롭게 조절할 수 있게 된다.
이하, 도면을 참조하여 본 발명의 내용을 보다 상세하게 설명하기로 한다.
도 3a는 은, 구리(또는 비스무스) 등의 층이 포함된 UBM을 형성하여 제작된 칩의 구조도이다. 실리콘(Si) 웨이퍼 위에 절연층 및 확산방지층으로 Al을 스퍼터링(Sputtering) 방법으로 증착하고, 이 위에 구리와의 접착력 향상을 위해 Ti 혹은 TiW 층을 대략 500∼2000Å정도로 증착을 수행한 후, 그 위에 Ni, Cu, 및 Ag을 순서대로 증착한다. 이때 Cu와 Ag의 두께는 패드 크기와 솔더 범프의 크기에 따라 최종 솔더 범프의 조성을 맞추기 위해 적절히 달라질 수 있다. 이후 포토레지스트(Photoresist)를 Ag 위에 도포한 후, 노광 공정(Photolithography)을 통해 패터닝(Pattering) 공정을 수행하고, 이후 Ag, Cu, Ni, Ti, Al을 차례대로 에칭(etching)한 후, 포토 레지스트(PR)을 제거하여 최종적으로 UBM이 형성된 칩을 제조할 수 있다.
도 3b는 솔더제팅방법으로 용융솔더를 도 3a에서 제조된 칩의 패드 위에 떨어뜨린 직후의 형상이다. 용융 솔더가 패드 위에 떨어진 직후에는 패드의 UBM 층과의 접착력이 없는데, 이는 용융 솔더가 기판 위에 떨어져 급속하게 응고가 진행되면서 UBM과 충분히 반응할 시간적인 여유가 없기 때문이다. 이로 인해 아직까지 용융 솔더는 순수 주석 솔더의 조성을 그대로 가지게 된다.
도 3c는 도 3b에서 형성된 솔더액적에 대해 솔더 리플로우(Solder reflow)를 수행하게 되면, 순수 주석솔더는 용융 상태로 바뀌게 되고, 이때 UBM 내의 은, 구리(또는 비스무스) 등과 솔더는 반응을 하게 되므로 솔더 내로 은, 구리(또는 비스무스)가 용해되어 주석-은-구리(또는 주석-은-비스무스) 조성을 가지는 무연솔더 범프를 형성할 수 있다.
이하 본 발명의 내용을 실시예에 의해 보다 상세하게 설명하기로 한다. 다만 이들 실시예는 본 발명의 내용을 이해하기 위해 제시되는 것일 뿐 본 발명의 권리범위가 이들 실시예에 한정되어지는 것으로 해석되어져서는 아니된다.
<실시예 1>
하부금속층 위에 형성된 솔더 범프의 구조를 단순화하여, 알루미늄 웨이퍼(wafer) 위에 Ag와 Cu를 여러 가지 두께로 증착한 후, Sn 솔더를 일정한 두께로 증착하였다. 250℃에서 90초 동안 리플로우를 거친 후, 솔더 내로 혼입되는 Ag와 Cu의 양을 주사전자현미경(Scanning Electron Microscope : SEM)을 이용하여 에너지 분산 X선 분광 분석법 (Energy Dispersive X-ray Spectrometry : EDS)를 통해 확인하였다. 이때 Sn의 두께는 약 10㎛이었으며, 솔더의 가장 위쪽에서 측정된 Cu와 Ag의 양은 하기 표 1에 나타내었다.
<표 1>
no. Ag : Cu 두께비 Ag : Cu 중량비 wt%Ag at the top side wt%Cu at the top side
1 0.51㎛ : 0.12㎛ 10:2 2.41 1.27
2 0.51㎛ : 0.36㎛ 10:6 0.3 3.55
3 0.25㎛ : 0.06㎛ 5:1 1.69 0.88
<실시예 2>
실제로 Sn/3.5Ag 솔더 범프와 Cu를 포함한 하부금속층 (UBM)에서 솔더 범프 내로의 Cu가 혼입되는 양을 주사전자현미경(Scanning Electron Microscope : SEM)을 이용한 에너지 분산 X선 분광 분석법 (Energy Dispersive X-ray Spectrometry : EDS)를 통해 확인한 결과, 아래 표 2와 같은 결과를 얻을 수 있었다.
<표 2>
no. 하부금속층 (UBM) 두께 (㎛) 1min 리플로우
1 TiW/Cu/electroplated Cu 0.2 / 0.3 / 5.0 2.19 +/- 0.23
2 NiV/Cu 0.2 / 0.8 1.74 +/- 0.14
상기 두 실시예에서 알 수 있듯이, 솔더 범프 아래에 Ag나 Cu층 등을 포함하는 하부금속층이 존재하게 되면, 리플로우를 거치면서 솔더 범프 내로 이들 원소가 녹아 들어가 다원계 솔더범프를 형성함을 확인할 수 있다. 이 때 솔더 범프 내의 Ag나 Cu의 양은 Ag나 Cu의 두께, 범프의 형태, 범프와 하부금속층의 접촉 면적, 리플로우 등의 열처리 시간 및 온도, 솔더 범프 내의 위치에 따라 달라지게 되며, 이를 정확하게 제어하면 원하는 조성의 다원계 솔더 범프를 형성할 수 있음을 알 수 있다.
본 발명에 의하면 전자부품의 실장에 사용되는 솔더범프의 물성의 개선은 물론, 종래 전해도금공정에 의해서는 삼원계 조성에 대하여 그 조성을 정확하게 조절하는 것이 불가능하던 것에 비하여 3원계 이상의 다원계에서도 조성을 용이하게 조절할 수 있는 다원계 솔더범프를 형성하는 것이 가능해진다.

Claims (10)

  1. (a) 전자부품을 구성하는 하부금속층의 상부에 적어도 1종 이상의 금속을 소정의 두께로 적층하는 단계; (b) 상기 적어도 1종 이상의 금속이 적층된 하부금속층에 솔더볼을 형성하는 단계; 및 (c) 상기 솔더볼을 리플로우시켜 상기 솔더의 조성내로 상기 하부금속층의 상부에 적층된 적어도 1종 이상의 금속성분을 혼입시키는 단계를 포함하는 다원계 솔더범프의 제조방법
  2. 제 1항에 있어서, 단계 b의 솔더는 주석계 무연솔더인 다원계 솔더범프의 제조방법
  3. 제 2항에 있어서, 단계 b의 솔더는 Ag 또는 Cu를 추가로 포함하는 다원계 솔더범프의 제조방법
  4. 제 2항에 있어서, 단계 b의 솔더는 Ag 또는 Bi를 추가로 포함하는 다원계 솔더범프의 제조방법
  5. 제 1항에 있어서, 단계 a에서 적층되는 금속으로는 Ag, Cu 또는 Bi 중 어느 하나인 것을 특징으로 하는 다원계 솔더범프의 제조방법
  6. 제 1항에 있어서, 단계 a에서 적층되는 금속으로는 Ag 및 Cu인 것을 특징으로 하는 다원계 솔더범프의 제조방법
  7. 제 1항에 있어서, 단계 a에서 적층되는 금속으로는 Ag 및 Bi인 것을 특징으로 하는 다원계 솔더범프의 제조방법
  8. 제 1항에 있어서, 단계 b의 솔더볼은 솔더제팅법, 스크린프린팅법, 솔더볼 접착법 또는 전해도금법 중 어느 한 방법에 의해 형성되는 다원계 솔더범프의 제조방법
  9. 제 1항에 있어서, 단계 b의 솔더볼은 용융솔더에 전기적인 신호와 질소압력을 이용한 솔더제팅에 의해 형성되는 다원계 솔더범프의 제조방법
  10. 제 1항에 있어서, 단계 a의 하부금속층은 Al층, Ti층, 및 Ni층이 순차적층된 UBM 구조인 다원계 솔더범프의 제조방법
KR1020040038518A 2004-05-28 2004-05-28 다원계 솔더범프의 제조방법 KR100599407B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040038518A KR100599407B1 (ko) 2004-05-28 2004-05-28 다원계 솔더범프의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040038518A KR100599407B1 (ko) 2004-05-28 2004-05-28 다원계 솔더범프의 제조방법

Publications (2)

Publication Number Publication Date
KR20050113032A KR20050113032A (ko) 2005-12-01
KR100599407B1 true KR100599407B1 (ko) 2006-07-13

Family

ID=37287818

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040038518A KR100599407B1 (ko) 2004-05-28 2004-05-28 다원계 솔더범프의 제조방법

Country Status (1)

Country Link
KR (1) KR100599407B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061528A (ko) * 2001-01-15 2002-07-24 닛본 덴기 가부시끼가이샤 반도체장치, 반도체장치의 제조방법 및 반도체장치의제조장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061528A (ko) * 2001-01-15 2002-07-24 닛본 덴기 가부시끼가이샤 반도체장치, 반도체장치의 제조방법 및 반도체장치의제조장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020020061528

Also Published As

Publication number Publication date
KR20050113032A (ko) 2005-12-01

Similar Documents

Publication Publication Date Title
JP4237325B2 (ja) 半導体素子およびその製造方法
US7838954B2 (en) Semiconductor structure with solder bumps
US6153940A (en) Core metal soldering knob flip-chip technology
US8592995B2 (en) Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
JP3615206B2 (ja) 半導体装置の製造方法
US6696356B2 (en) Method of making a bump on a substrate without ribbon residue
US20090057378A1 (en) In-situ chip attachment using self-organizing solder
US8740047B2 (en) Method of manufacturing electronic apparatus, electronic component-mounting board, and method of manufacturing the same
US20070028445A1 (en) Fluxless bumping process
EP1729334A1 (en) Solder composition and method of bump formation therewith
US20030073036A1 (en) Method of making tall flip chip bumps
US7422973B2 (en) Method for forming multi-layer bumps on a substrate
WO2007097508A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of frabricating the same
US20090020871A1 (en) Semiconductor chip with solder bump suppressing growth of inter-metallic compound and method of fabricating the same
US10535592B2 (en) Method for forming solder bumps using sacrificial layer
US6620722B2 (en) Bumping process
US8252677B2 (en) Method of forming solder bumps on substrates
KR100599407B1 (ko) 다원계 솔더범프의 제조방법
KR100599406B1 (ko) 솔더제팅법을 이용한 다원계 솔더범프의 제조방법
KR101073485B1 (ko) 기계적 신뢰성이 향상된 무연 솔더 범프의 제조방법
CN114074490A (zh) 焊料印刷
JP5423177B2 (ja) バンプ形成方法及び半導体装置の製造方法
US20050006763A1 (en) Circuit substrate, semiconductor module and method of manufacturing circuit substrate
KR100823433B1 (ko) 땜납 조성물 및 이것을 이용한 범프 형성 방법
JP5445293B2 (ja) バンプ形成方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee