KR100598991B1 - Composition for forming interlayer dielectric and forming process of interlayer dielectric using thereof - Google Patents
Composition for forming interlayer dielectric and forming process of interlayer dielectric using thereof Download PDFInfo
- Publication number
- KR100598991B1 KR100598991B1 KR1020050057387A KR20050057387A KR100598991B1 KR 100598991 B1 KR100598991 B1 KR 100598991B1 KR 1020050057387 A KR1020050057387 A KR 1020050057387A KR 20050057387 A KR20050057387 A KR 20050057387A KR 100598991 B1 KR100598991 B1 KR 100598991B1
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- interlayer insulating
- forming
- composition
- based polymer
- Prior art date
Links
- 239000011229 interlayer Substances 0.000 title claims abstract description 85
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 229920000642 polymer Polymers 0.000 claims abstract description 19
- 229920000636 poly(norbornene) polymer Polymers 0.000 claims abstract description 16
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims abstract description 14
- 239000003960 organic solvent Substances 0.000 claims abstract description 9
- 238000006116 polymerization reaction Methods 0.000 claims abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 4
- JFNLZVQOOSMTJK-KNVOCYPGSA-N norbornene Chemical compound C1[C@@H]2CC[C@H]1C=C2 JFNLZVQOOSMTJK-KNVOCYPGSA-N 0.000 claims description 3
- 238000004528 spin coating Methods 0.000 claims description 3
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical group CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 claims description 2
- UIHCLUNTQKBZGK-UHFFFAOYSA-N Methyl isobutyl ketone Natural products CCC(C)C(C)=O UIHCLUNTQKBZGK-UHFFFAOYSA-N 0.000 claims description 2
- 229920002554 vinyl polymer Polymers 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 3
- 238000009739 binding Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000007062 hydrolysis Effects 0.000 description 2
- 238000006460 hydrolysis reaction Methods 0.000 description 2
- 125000000956 methoxy group Chemical group [H]C([H])([H])O* 0.000 description 2
- 125000001181 organosilyl group Chemical group [SiH3]* 0.000 description 2
- 238000005979 thermal decomposition reaction Methods 0.000 description 2
- BFWVYBVSRYIDHI-UHFFFAOYSA-N CC(C)(C)C1CCCC1 Chemical compound CC(C)(C)C1CCCC1 BFWVYBVSRYIDHI-UHFFFAOYSA-N 0.000 description 1
- DHXVGJBLRPWPCS-UHFFFAOYSA-N Tetrahydropyran Chemical compound C1CCOCC1 DHXVGJBLRPWPCS-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명은 층간 절연막의 유전율을 더욱 낮추어 반도체 소자의 동작 속도를 향상시킬 수 있도록 하는 층간 절연막 형성용 조성물 및 이를 이용한 반도체 소자의 층간 절연막 형성 방법에 관한 것이다. The present invention relates to a composition for forming an interlayer insulating film for lowering the dielectric constant of the interlayer insulating film to improve the operating speed of the semiconductor device, and a method for forming the interlayer insulating film of the semiconductor device using the same.
본 발명에 의한 층간 절연막 형성용 조성물은 하이드로젠 실세스퀴옥산과, 하기 화학식 1로 표시되는 폴리노르보넨계 중합체와, 유기 용매를 포함한다. The composition for forming an interlayer insulating film according to the present invention includes hydrogen silsesquioxane, a polynorbornene-based polymer represented by the following general formula (1), and an organic solvent.
[화학식 1][Formula 1]
상기 식에서, n은 30-90의 중합도를 나타낸다. Wherein n represents a degree of polymerization of 30-90.
층간 절연막, 하이드로젠 실세스퀴옥산, 폴리노르보넨계 중합체, 유전율 Interlayer insulation film, hydrogen silsesquioxane, polynorbornene-based polymer, dielectric constant
Description
도 1은 본 발명의 일 실시예에 따라 층간 절연막을 형성한 모습을 나타내는 단면도이다. 1 is a cross-sectional view showing a state in which an interlayer insulating film is formed according to an embodiment of the present invention.
* 도면의 부호에 대한 간략한 설명 *Brief description of the symbols in the drawing
100 : 반도체 기판 102 : 금속 배선100
104 : 캡핑 절연막 106 : 제 1 층간 절연막104 capping
108 : 제 2 층간 절연막108: second interlayer insulating film
본 발명은 층간 절연막의 유전율을 더욱 낮추어 반도체 소자의 동작 속도를 향상시킬 수 있도록 하는 층간 절연막 형성용 조성물 및 이를 이용한 반도체 소자 의 층간 절연막 형성 방법에 관한 것이다. The present invention relates to a composition for forming an interlayer insulating film for lowering the dielectric constant of the interlayer insulating film to improve the operating speed of the semiconductor device, and a method for forming the interlayer insulating film of the semiconductor device using the same.
반도체 소자의 제조 공정 중에, 예를 들어, 금속 배선 사이를 전기적으로 절연시키기 위해 층간 절연막을 형성하고 있다. 특히, 상기 금속 배선 사이를 절연하기 위한 층간 절연막으로는 낮은 유전율 특성을 나타내는 산화막을 주로 사용하고 있다. 그런데, 반도체 소자의 전기적 특성 및 동작 속도에 대한 요구가 점차로 더욱 높아짐에 따라, 상기 층간 절연막의 유전율 특성을 보다 낮추고자 하는 시도가 계속적으로 이루어지고 있다. In the manufacturing process of a semiconductor element, the interlayer insulation film is formed in order to electrically insulate between metal wirings, for example. In particular, an oxide film having low dielectric constant is mainly used as an interlayer insulating film for insulating between the metal lines. However, as the demand for electrical characteristics and operating speed of semiconductor devices is gradually increased, attempts have been made to lower the dielectric constant characteristics of the interlayer insulating film.
또한, 상기 금속 배선 사이를 절연하는 층간 절연막은 큰 단차를 가지는 금속 배선 위에서도, 이러한 금속 배선의 큰 단차를 반영하지 않고, 그 상면이 비교적 평탄하게 형성될 수 있어야 한다. 이와 같이, 층간 절연막의 평탄화 특성이 우수해야만, 물리적, 화학적 평탄화 공정(CMP) 등을 통해 층간 절연막의 상면을 쉽게 평탄화시킬 수 있고, 이에 따라, 평탄화된 층간 절연막의 위에 상부의 금속 배선 및 기타 상부 구조가 용이하게 형성될 수 있다. In addition, the interlayer insulating film insulated between the metal wirings should be relatively flat even on the metal wirings having a large step without reflecting such a large step of the metal wires. In this manner, the planarization characteristics of the interlayer insulating film must be excellent, so that the upper surface of the interlayer insulating film can be easily planarized through a physical and chemical planarization process (CMP), and the like. The structure can be easily formed.
결국, 금속 배선 사이를 절연하는 층간 절연막은 1) 낮은 유전율 특성 및 2) 높은 평탄화 특성의 두 가지 요건을 충족하여야 하는데, 종래에는 이러한 두 가지 특성을 만족하는 층간 절연막을 형성하기 위해, 실세스퀴옥산(silsesquioxane)계 물질을 스핀 코팅 방법으로 금속 배선이 형성된 반도체 기판 위에 도포하는 방법을 사용하였다. As a result, an interlayer insulating film that insulates between metal wires must satisfy two requirements: 1) low dielectric constant and 2) high planarization property. Conventionally, in order to form an interlayer insulating film satisfying these two properties, Oxane (silsesquioxane) -based material was applied to a semiconductor substrate on which metal wirings were formed by spin coating.
이러한 방법으로, 큰 단차를 가진 금속 배선 위에도, 이러한 금속 배선의 단차가 반영되지 않고 상면이 비교적 평탄하게 된 층간 절연막을 형성할 수 있으며, 또한, 이와 같이 형성된 층간 절연막은 유전율 상수(k)가 3.0 이하인 비교적 낮은 유전율 특성을 나타내게 된다. In this way, even on the metal wiring having a large step, it is possible to form an interlayer insulating film whose upper surface is relatively flat without reflecting the step of the metal wiring, and the interlayer insulating film thus formed has a dielectric constant constant (k) of 3.0. It exhibits a relatively low dielectric constant.
이 때문에, 현재까지도 상술한 방법으로 금속 배선 사이를 절연하는 층간 절연막을 형성하고 있으나, 최근 들어 반도체 소자의 전기적 특성 및 동작 속도에 관한 요구가 더욱 높아짐에 따라, 평탄화 특성이 우수하면서도 더욱 낮은 유전율 특성을 나타내는 층간 절연막 형성에 관한 기술이 계속적으로 요청되고 있다. For this reason, the interlayer insulating film which insulates between metal wirings is still formed by the method mentioned above until now, As the demand regarding the electrical characteristic and the operation speed of a semiconductor element becomes more recent, the planarization characteristic is excellent, but the dielectric constant characteristic is excellent. There is a continuous demand for a technique for forming an interlayer insulating film.
이에 본 발명은 평탄화 특성이 우수하면서도 더욱 낮은 유전율 특성을 나타내는 층간 절연막을 형성할 수 있게 하는 층간 절연막 형성용 조성물 및 이를 이용한 반도체 소자의 층간 절연막 형성 방법을 제공하기 위한 것이다. Accordingly, an object of the present invention is to provide a composition for forming an interlayer insulating film which enables to form an interlayer insulating film having excellent planarization characteristics and exhibiting lower dielectric constant characteristics, and a method for forming an interlayer insulating film of a semiconductor device using the same.
이러한 목적을 달성하기 위하여, 본 발명은 하이드로젠 실세스퀴옥산과, 하기 화학식 1로 표시되는 폴리노르보넨계 중합체와, 유기 용매를 포함하는 층간 절연막 형성용 조성물을 제공한다. In order to achieve this object, the present invention provides a composition for forming an interlayer insulating film comprising a hydrogen silsesquioxane, a polynorbornene-based polymer represented by the following formula (1), and an organic solvent.
[화학식 1][Formula 1]
상기 식에서, n은 30-90의 중합도를 나타낸다. Wherein n represents a degree of polymerization of 30-90.
상기 본 발명에 의한 층간 절연막 형성용 조성물은 하기 화학식 2의 화학 구조를 가지는 하이드로젠 실세스퀴옥산과 함께, 상기 화학식 1로 표시되는 폴리노르보넨계 중합체를 포함함을 특징으로 한다. The interlayer insulating film forming composition according to the present invention is characterized in that it comprises a polynorbornene-based polymer represented by the formula (1) together with the hydrogen silsesquioxane having a chemical structure of the formula (2).
[화학식 2][Formula 2]
이러한 양 물질을 유기 용매에 용해시켜 상기 본 발명에 의한 층간 절연막 형성용 조성물을 제조하면, 그 용해 과정 중에 상기 층간 절연막 형성용 조성물 내에서, 상기 하이드로젠 실세스퀴옥산과 상기 폴리노르보넨계 중합체의 메톡시 실릴 작용기 사이에 가수 분해가 일어나면서 하기 반응식 1에 나타난 바와 같은 결합 반 응이 이루어진다. When both of these materials are dissolved in an organic solvent to prepare the composition for forming the interlayer insulation film according to the present invention, the hydrogen silsesquioxane and the polynorbornene-based polymer are formed in the composition for forming the interlayer insulation film during the dissolution process. Hydrolysis occurs between the methoxy silyl functional groups of to form a binding reaction as shown in Scheme 1 below.
[반응식 1]Scheme 1
상기 식에서, n은 30-90의 중합도를 나타낸다. Wherein n represents a degree of polymerization of 30-90.
이후, 이러한 상태로 유지되는 본 발명의 층간 절연막 형성용 조성물을, 소정의 금속 배선이 형성된 반도체 기판 위에 도포하고 열처리하면, 상기 하이드로젠 실세스퀴옥산 중의 실리콘과 산소 사이에 다수의 가교 결합이 형성되어 망상 구조를 이루면서 층간 절연막이 성막되는데, 이러한 성막 과정에서 하기 반응식 2에 나타난 바와 같이, 상기 폴리노르보넨계 중합체가 상기 망상 구조 내의 일부의 영역을 점유하여 해당 영역에서 가교 결합의 형성을 방해한다. 그런데, 상기 폴리노르보넨계 중합체는, 대략 400-425℃ 정도의 온도에서 열분해되는 특성을 가지고 있는 바, 상기 열처리 공정을 400℃ 이상으로 진행하여 최종적으로 층간 절연막을 성막하면, 하기 반응식 2에 나타난 바와 같이, 상기 폴리노르보넨계 중합체가 열분해되면서 이러한 폴리노르보넨계 중합체에 의해 가교 결합 형성이 방해되던 망상 구조 내의 일부 영역에서 다수의 공동(cavity)이 형성된 채로 층간 절연막이 최종 성막된다. Subsequently, when the composition for forming an interlayer insulating film of the present invention maintained in such a state is applied onto a semiconductor substrate on which a predetermined metal wiring is formed and heat treated, a plurality of crosslinks are formed between silicon and oxygen in the hydrogen silsesquioxane. As a result, an interlayer insulating film is formed while forming a network structure. In this process, the polynorbornene-based polymer occupies a portion of the network structure to prevent formation of crosslinks in the region. . By the way, the polynorbornene-based polymer has a property of thermal decomposition at a temperature of about 400-425 ℃, when the heat treatment process proceeds to 400 ℃ or more to finally form an interlayer insulating film, shown in Scheme 2 below As the polynorbornene-based polymer is thermally decomposed, an interlayer insulating film is finally formed while a plurality of cavities are formed in some regions in the network structure in which crosslinking formation is prevented by the polynorbornene-based polymer.
[반응식 2]Scheme 2
상기 식에서, n은 30-90의 중합도를 나타낸다. Wherein n represents a degree of polymerization of 30-90.
결국, 상기 본 발명의 층간 절연막 형성용 조성물을 사용하면, 다수의 공동을 포함하는 다공성 층간 절연막을 형성할 수 있게 되는데, 이러한 다수의 공동에 의해 층간 절연막의 유전율 특성이 더욱 낮아지므로, 종래 기술에 의해 실세스퀴옥산계 물질을 사용하여 층간 절연막을 형성한 경우에 비해서도, 현저히 낮은 유전율 특성을 나타내는 층간 절연막을 형성할 수 있다. 또한, 상기 본 발명의 층간 절연막 형성용 조성물 역시 기본적으로 실세스퀴옥산계 물질로 이루어지므로, 이를 이용해 형성된 층간 절연막은 종래 기술에 의해 형성된 층간 절연막에 필적하는 우수한 평탄화 특성을 가진다. 따라서, 본 발명의 층간 절연막 형성용 조성물을 이용하여 더욱 낮은 유전율 특성을 나타내면서도, 우수한 평탄화 특성을 가지는 층간 절연막을 형성할 수 있다. As a result, when the composition for forming an interlayer insulating film of the present invention is used, it is possible to form a porous interlayer insulating film including a plurality of cavities, and the dielectric constant of the interlayer insulating film is further lowered by such a plurality of cavities. As a result, even when the interlayer insulating film is formed using a silsesquioxane-based material, an interlayer insulating film having a significantly lower dielectric constant characteristic can be formed. In addition, since the composition for forming an interlayer insulating film of the present invention is also basically made of a silsesquioxane-based material, the interlayer insulating film formed using the same has excellent planarization characteristics comparable to that of the interlayer insulating film formed by the prior art. Therefore, by using the composition for forming an interlayer insulating film of the present invention, it is possible to form an interlayer insulating film having lower dielectric constant characteristics and excellent planarization characteristics.
한편, 상기 본 발명의 층간 절연막 형성용 조성물로 층간 절연막을 형성하는 경우, 이러한 층간 절연막의 평탄화 특성 및 유전율 특성은 층간 절연막에 형성된 공동의 크기와 수에 따라 좌우되므로, 이는 결국 상기 화학식 1의 폴리노르보넨계 중합체의 크기(중합도)와 함유량에 의해 결정된다. On the other hand, when the interlayer insulating film is formed with the composition for forming an interlayer insulating film of the present invention, the planarization and dielectric constant characteristics of the interlayer insulating film depend on the size and the number of cavities formed in the interlayer insulating film, which in turn It is determined by the size (polymerization degree) and content of the norbornene-based polymer.
이에 본 발명의 층간 절연막 형성용 조성물을 통해 보다 우수한 평탄화 특성 및 보다 낮은 유전율 특성을 가지는 층간 절연막을 형성하기 위하여, 상기 폴리노르보넨계 중합체의 중합도는 30-90, 바람직하게는 50-70으로 되며, 또한, 상기 본 발명의 층간 절연막 형성용 조성물은 상기 하이드로젠 실세스퀴옥산 : 화학식 1의 폴린노르보넨계 중합체를 30-40 : 60-70의 중량비로 포함함이 바람직하다. Accordingly, in order to form an interlayer insulating film having better planarization and lower dielectric constant characteristics through the composition for forming an interlayer insulating film of the present invention, the degree of polymerization of the polynorbornene-based polymer is 30-90, preferably 50-70. In addition, the composition for forming an interlayer insulating film of the present invention preferably comprises hydrogen silsesquioxane: polyvinyl norbornene-based polymer of the formula (1) in a weight ratio of 30-40: 60-70.
그리고, 상기 본 발명의 층간 절연막 형성용 조성물에는, 상기 하이드로젠 실세스퀴옥산 및 상기 폴리노르보넨계 중합체를 잘 용해시키는 임의의 유기 용매가 포함되는데, 다만, 상기 양 물질의 용해도 및 양 물질 사이의 반응도(상기 하이드로젠 실세스퀴옥산과 상기 폴리노르보넨계 중합체의 메톡시 실릴 작용기 사이의 가수 분해 및 반응식 1와 같은 결합 반응의 정도)를 고려하여, 4-메틸-2-펜탄온이 상기 유기 용매로서 포함됨이 바람직하다. In addition, the composition for forming an interlayer insulating film of the present invention includes an organic solvent which dissolves the hydrogen silsesquioxane and the polynorbornene-based polymer well, provided that the solubility between the materials and the materials In consideration of the degree of reaction (hydrolysis between the hydrogen silsesquioxane and the methoxy silyl functional groups of the polynorbornene-based polymer and the degree of binding reaction as in Scheme 1), 4-methyl-2-pentanone is It is preferably included as an organic solvent.
또한, 이러한 유기 용매는 상기 상기 하이드로젠 실세스퀴옥산과 상기 폴리노르보넨계 중합체를 완전히 용해시킬 수 있는 정도의 양으로 포함될 수 있는데, 이러한 유기 용매의 함유량은 상기 하이드로젠 실세스퀴옥산과 상기 폴리노르보넨계 중합체의 함유량 등을 고려하여 당업자가 용이하게 결정할 수 있다. In addition, the organic solvent may be included in an amount sufficient to completely dissolve the hydrogen silsesquioxane and the polynorbornene-based polymer, the content of the organic solvent is the hydrogen silsesquioxane and the It can be easily determined by those skilled in the art in consideration of the content of the polynorbornene-based polymer and the like.
본 발명은 또한, 소정의 하부 구조가 형성된 반도체 기판 위에 금속 배선을 형성하는 단계; 상기 금속 배선 위에 상기 본 발명에 의한 층간 절연막 형성용 조성물을 도포하는 단계; 및 상기 반도체 기판에 대한 열처리를 진행하는 단계를 포함하는 반도체 소자의 층간 절연막 형성 방법을 제공한다. The present invention also includes forming a metal wiring on a semiconductor substrate on which a predetermined substructure is formed; Applying a composition for forming an interlayer insulating film according to the present invention on the metal wiring; And it provides a method for forming an interlayer insulating film of a semiconductor device comprising the step of performing a heat treatment for the semiconductor substrate.
즉, 상기 본 발명에 의한 층간 절연막 형성 방법은, 이미 상술한 바와 같은 본 발명에 의한 층간 절연막 형성용 조성물을 사용하여 금속 배선 사이를 절연하는 반도체 소자의 층간 절연막을 형성함을 특징으로 하고 있는 바, 이에 의해, 유전율 특성이 보다 낮으면서도 평탄화 특성은 우수하게 층간 절연막을 형성할 수 있게 되므로, 반도체 소자의 동작 속도 및 전기적 특성을 더욱 향상시킬 수 있다. In other words, the method for forming an interlayer insulating film according to the present invention is characterized by forming an interlayer insulating film of a semiconductor element insulated between metal wires using the composition for forming an interlayer insulating film according to the present invention as described above. As a result, the interlayer insulating film can be formed excellently while the dielectric constant characteristic is lowered, and the operation speed and the electrical characteristics of the semiconductor device can be further improved.
이하, 첨부한 도면을 참고로 본 발명의 일 실시예에 따른 층간 절연막 형성 방법을 상세히 설명하기로 한다. 다만, 이는 하나의 예시로 제시된 것으로 이에 의해 본 발명의 권리 범위가 정해지는 것은 아니다. Hereinafter, an interlayer insulating film forming method according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings. However, this is presented as an example and thereby does not determine the scope of the present invention.
도 1은 본 발명의 일 실시예에 따라 층간 절연막을 형성한 모습을 나타내는 단면도이다. 1 is a cross-sectional view showing a state in which an interlayer insulating film is formed according to an embodiment of the present invention.
도 1을 참조하면, 우선, 트랜지스터(도시 생략) 또는 커패시터(도시 생략) 등의 소정의 하부 구조가 형성된 반도체 기판(100) 위에 알루미늄 등의 저저항 금속 물질로 소정의 금속 배선(102)을 형성한다. Referring to FIG. 1, first, a
그리고 나서, 상기 금속 배선(102)의 위에, 예를 들어, PETEOS 등의 산화막을 증착함으로서, 캡핑 절연막(104)을 형성한다. 한편, 이상의 공정은 종래 기술과 동일하여 당업자에게 자명한 통상적인 구성에 따르므로, 이에 대한 더 이상의 구체적인 설명은 생략하기로 한다. Then, the capping
상기 캡핑 절연막(104)을 형성한 후에는, 이러한 캡핑 절연막(104) 위에 상술한 본 발명에 의한 층간 절연막 형성용 조성물을 도포하고, 400℃ 이상의 온도, 바람직하게는 400-425℃의 온도에서 열처리를 진행하여, 제 1 층간 절연막(106)을 형성한다. After the capping
그 결과, 이미 상술한 바와 같이, 상기 제 1 층간 절연막(106)은 상기 화학식 1의 폴리노르보넨계 중합체가 400℃ 이상의 온도에서 열분해되면서 생긴 다수의 공동을 포함하는 다공성 산화막으로 형성되므로, 종래 기술에 의해 실세스퀴옥산계 물질로 형성된 층간 절연막에 비해서도 현저히 낮은 유전율 특성을 나타내며, 또한, 기본적으로 실세스퀴옥산계 물질, 즉, 하이드로젠 실세스퀴옥산으로 이루어지 기 때문에, 높은 평탄화 특성을 나타낸다. 따라서, 상기 제 1 층간 절연막(106)은 하부의 금속 배선(102)이 큰 단차를 가지는 경우에도, 상면이 비교적 평탄하게 형성된다. As a result, as described above, the first
한편, 상기 제 1 층간 절연막(106)을 형성하기 위해, 상기 본 발명에 의한 층간 절연막 형성용 조성물을 도포하는 공정은, 상기 금속 배선(102) 및 캡핑 절연막(104)이 형성된 반도체 기판(100)을 회전시키면서 상기 층간 절연막 형성용 조성물을 도포하는 스핀 코팅의 방법으로 진행함이 바람직하다. 이로서, 제 1 층간 절연막(106)의 평탄화 특성을 더욱 우수하게 하여, 상면이 더욱 평탄화된 제 1 층간 절연막(106)을 형성할 수 있다. On the other hand, in order to form the first
상기 제 1 층간 절연막(106)을 형성한 후에는, 예를 들어, Si-rich 산화막 등을 이용하여 상기 제 1 층간 절연막(106) 위에 제 2 층간 절연막(108)을 형성한다. 그리고 나서, 물리적, 화학적 평탄화 공정 등을 통해, 상기 제 2 층간 절연막(108)의 상면을 평탄화하고, 그 위에 금속 배선(도시 생략) 등을 형성하게 된다. After the first interlayer
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of rights.
상술한 바와 같이, 본 발명에 따르면, 우수한 평탄화 특성을 가지면서도, 종래 기술에 비해 보다 낮은 유전율 특성을 나타내는 층간 절연막을 형성할 수 있다. As described above, according to the present invention, it is possible to form an interlayer insulating film having excellent planarization characteristics and exhibiting lower dielectric constant characteristics than in the prior art.
이에 따라, 이러한 층간 절연막을 형성하여 금속 배선 사이를 절연함으로서, 반도체 소자의 동작 속도 및 전기적 특성을 크게 향상시킬 수 있으므로, 반도체 소자의 품질 향상에 크게 기여할 수 있다. Accordingly, by forming such an interlayer insulating film to insulate the metal wirings, the operation speed and the electrical characteristics of the semiconductor device can be greatly improved, which can greatly contribute to the improvement of the quality of the semiconductor device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057387A KR100598991B1 (en) | 2005-06-29 | 2005-06-29 | Composition for forming interlayer dielectric and forming process of interlayer dielectric using thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057387A KR100598991B1 (en) | 2005-06-29 | 2005-06-29 | Composition for forming interlayer dielectric and forming process of interlayer dielectric using thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100598991B1 true KR100598991B1 (en) | 2006-07-12 |
Family
ID=37183877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057387A KR100598991B1 (en) | 2005-06-29 | 2005-06-29 | Composition for forming interlayer dielectric and forming process of interlayer dielectric using thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100598991B1 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230505A (en) | 1999-12-17 | 2001-08-24 | Infineon Technologies Ag | Electric wiring of integrated circuit and its manufacturing method |
| JP2003055520A (en) | 2001-08-20 | 2003-02-26 | Toray Ind Inc | Resin composition comprising polynorbornene and its derivative |
| US6890847B1 (en) | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
-
2005
- 2005-06-29 KR KR1020050057387A patent/KR100598991B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001230505A (en) | 1999-12-17 | 2001-08-24 | Infineon Technologies Ag | Electric wiring of integrated circuit and its manufacturing method |
| US6890847B1 (en) | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
| JP2003055520A (en) | 2001-08-20 | 2003-02-26 | Toray Ind Inc | Resin composition comprising polynorbornene and its derivative |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3596790B2 (en) | Insulator for integrated circuit and manufacturing method thereof | |
| JP3888794B2 (en) | Method for forming porous film, wiring structure and method for forming the same | |
| JP3418458B2 (en) | Method for manufacturing semiconductor device | |
| KR100612064B1 (en) | Improved chemical planarization performance for copper/low-k interconnect structures | |
| WO2007087406A2 (en) | Porous silicon dielectric | |
| JP4756526B2 (en) | Method for forming porous low dielectric constant insulating film, porous low dielectric constant insulating film formed by the method, and semiconductor device using the porous low dielectric constant insulating film | |
| JPH09219448A (en) | Manufacture of semiconductor device | |
| JP5372323B2 (en) | Interface roughness reducing film, wiring layer and semiconductor device using the same, and method for manufacturing semiconductor device | |
| KR100598991B1 (en) | Composition for forming interlayer dielectric and forming process of interlayer dielectric using thereof | |
| JP4540885B2 (en) | Manufacturing method of semiconductor device | |
| JP2004296476A (en) | Method of manufacturing semiconductor device | |
| KR20050009651A (en) | Method of forming a dielectric layer in a semiconductor device | |
| KR100733528B1 (en) | Composition for forming low dielectric constant insulating film, method of forming insulating film using the composition and electronic parts having the insulating film produced thereby | |
| JPH06291202A (en) | Manufacture of semiconductor device | |
| US9564356B2 (en) | Self-forming metal barriers | |
| KR100818106B1 (en) | Pore-forming template derivative and method of manufacturing dielectrics by using the same | |
| JP4953523B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3095866B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR102160552B1 (en) | Manufacturing method of insulator film and insulator film making apparatus | |
| JPS6211781B2 (en) | ||
| KR101401419B1 (en) | Low dielectric interlayer material and method for preparing the same | |
| KR100680500B1 (en) | Method of forming a dielectric layer in a semiconductor device | |
| KR101204742B1 (en) | Method for forming semiconductor device | |
| KR100743657B1 (en) | Method of manufacturing semiconductor device | |
| KR100586559B1 (en) | Method for gap-fill inter metal dielectric in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |