KR100598477B1 - Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material - Google Patents
Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material Download PDFInfo
- Publication number
- KR100598477B1 KR100598477B1 KR1020037016756A KR20037016756A KR100598477B1 KR 100598477 B1 KR100598477 B1 KR 100598477B1 KR 1020037016756 A KR1020037016756 A KR 1020037016756A KR 20037016756 A KR20037016756 A KR 20037016756A KR 100598477 B1 KR100598477 B1 KR 100598477B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive material
- corner
- electrode
- microelectronic substrate
- electrodes
- Prior art date
Links
- 239000004020 conductor Substances 0.000 title claims abstract description 215
- 239000000758 substrate Substances 0.000 title claims abstract description 165
- 238000000034 method Methods 0.000 title claims abstract description 123
- 238000004377 microelectronic Methods 0.000 title claims abstract description 105
- 239000003792 electrolyte Substances 0.000 claims abstract description 111
- 239000000463 material Substances 0.000 claims abstract description 51
- 239000012530 fluid Substances 0.000 claims abstract description 48
- 230000008569 process Effects 0.000 claims abstract description 28
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000004891 communication Methods 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 32
- 230000008878 coupling Effects 0.000 claims description 17
- 238000010168 coupling process Methods 0.000 claims description 17
- 238000005859 coupling reaction Methods 0.000 claims description 17
- 239000012811 non-conductive material Substances 0.000 claims description 16
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 239000000203 mixture Substances 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 239000000615 nonconductor Substances 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 3
- 230000005670 electromagnetic radiation Effects 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 10
- 239000012212 insulator Substances 0.000 claims 3
- 229910002804 graphite Inorganic materials 0.000 claims 2
- 239000010439 graphite Substances 0.000 claims 2
- 238000003672 processing method Methods 0.000 claims 2
- 239000002210 silicon-based material Substances 0.000 claims 1
- 238000003486 chemical etching Methods 0.000 abstract 1
- 230000008901 benefit Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 239000007788 liquid Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- WCUXLLCKKVVCTQ-UHFFFAOYSA-M Potassium chloride Chemical compound [Cl-].[K+] WCUXLLCKKVVCTQ-UHFFFAOYSA-M 0.000 description 2
- FAPWRFPIFSIZLT-UHFFFAOYSA-M Sodium chloride Chemical compound [Na+].[Cl-] FAPWRFPIFSIZLT-UHFFFAOYSA-M 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003487 electrochemical reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000004809 Teflon Substances 0.000 description 1
- 229920006362 Teflon® Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000012752 auxiliary agent Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002001 electrolyte material Substances 0.000 description 1
- 238000000866 electrolytic etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- FHUGMWWUMCDXBC-UHFFFAOYSA-N gold platinum titanium Chemical compound [Ti][Pt][Au] FHUGMWWUMCDXBC-UHFFFAOYSA-N 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011244 liquid electrolyte Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000001103 potassium chloride Substances 0.000 description 1
- 235000011164 potassium chloride Nutrition 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000011780 sodium chloride Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B24—GRINDING; POLISHING
- B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
- B24B37/00—Lapping machines or devices; Accessories
- B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
- B24B37/046—Lapping machines or devices; Accessories designed for working plane surfaces using electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3063—Electrolytic etching
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F3/00—Electrolytic etching or polishing
- C25F3/16—Polishing
- C25F3/30—Polishing of semiconducting materials
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F5/00—Electrolytic stripping of metallic layers or coatings
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
- C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
- H01L21/32125—Planarisation by chemical mechanical polishing [CMP] by simultaneously passing an electrical current, i.e. electrochemical mechanical polishing, e.g. ECMP
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Electrochemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mechanical Engineering (AREA)
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Element Separation (AREA)
Abstract
본 발명은 마이크로전자 기판과 이 마이크로 전자 기판에서 도전 재료를 제거하기 위한 방법에 관한 것이다. 일 실시예에서, 마이크로전자 기판은 도전 재료의 표면에 있는 초기에 날카로운 코너를 가지는 리세스를 갖는 도전 재료 또는 반도체 재료를 포함한다. 코너는, 예를 들어, 이 코너에 인접하게 배치된 전해질 유체와 유체 교통하는 전극에 전압을 인가함으로써, 무디게 형성되거나 또는 둥글게 될 수 있다. 전극으로부터 코너를 통해서 유동하는 전류는 코너의 도전 재료를 산화시킬 수 있으며, 산화된 재료는 화학 에칭 공정으로 제거될 수 있다.The present invention relates to a microelectronic substrate and a method for removing a conductive material from the microelectronic substrate. In one embodiment, the microelectronic substrate comprises a conductive material or semiconductor material having recesses with initially sharp corners on the surface of the conductive material. The corner may be blunted or rounded, for example, by applying a voltage to an electrode in fluid communication with an electrolyte fluid disposed adjacent to the corner. The current flowing from the electrode through the corner can oxidize the conductive material at the corner, which can be removed by a chemical etching process.
마이크로전자 기판, 전해질 유체, 도전 재료, 전극, 에칭Microelectronic Substrates, Electrolyte Fluids, Conductive Materials, Electrodes, Etching
Description
관련 출원들
이 출원은, 2000년 8월 30일에 출원되고 제목이 "Methods and Apparatus for Removing Conductive Material From a Microelectronic Substrate"인 미국 출원 번호 제09/651,779호(대리인 문서 번호 제108298515US호)와, 2001년 6월 21일에 출원되고 제목이 "Methods and Apparatus for Electrical, Mechanical and/or Chemical Removal of Conductive Material From a Microelectronic Substrate"인 미국 출원 번호 제09/888,084호(대리인 문서 번호 제108298515US1호)와, 2001년 6월 21일에 출원되고 제목이 "Methods and Apparatus for Electrically and/or Chemically-Mechanically Removing Conductive Material From a Microelectronic Substrate"인 미국 출원 번호 제09/888,002호(대리인 문서 번호 제108298515US3호)의 부분적 연속물이며, 이들 모두 본 명세서 내에 참조로서 온전히 포함되어 있다.
기술 분야
본 발명은 마이크로전자 기판으로부터 도전 재료 및/또는 반도체 재료를 제거하기 위한 방법 및 장치에 관한 것이다. Related Applications
This application is filed on August 30, 2000, entitled " Methods and Apparatus for Removing Conductive Material From a Microelectronic Substrate, " US Application No. 09 / 651,779 (Attorney Docket No. 108298515US), 6, 2001. United States Application No. 09 / 888,084 filed on May 21, entitled "Methods and Apparatus for Electrical, Mechanical and / or Chemical Removal of Conductive Material From a Microelectronic Substrate" (Representative Document No. 108298515US1), 2001 Partial series of U.S. Application No. 09 / 888,002 (Attorney Docket No. 108298515US3), filed June 21 and entitled "Methods and Apparatus for Electrically and / or Chemically-Mechanically Removing Conductive Material From a Microelectronic Substrate" All of which are incorporated herein by reference in their entirety.
Technical field
The present invention relates to methods and apparatus for removing conductive and / or semiconductor materials from microelectronic substrates.
마이크로전자 기판들과 기판 조립체들은 통상적으로 도전 라인에 연결된 트랜지스터 및 트랜지스터 게이트와 같은 부분을 가지는 반도체 재료를 포함한다. 트랜지스터 게이트(도 1A 내지 도 1C에 개략적으로 도시된)를 형성하기 위한 하나의 종래 방법은 샬로우 트렌치 분리(shallow trench isolation; STI)이다. 먼저, 도 1A에 있어서, 통상적으로 STI 공정은 적어도 부분적으로 도전 재료(11)를 형성하기 위하여 반도체 기판(10)을 도핑하는 단계를 포함한다. 산화물층(14)은 도전 재료(11) 상에 배치되고, 질화물층(15)은 상기 산화물층(14) 상에 배치된다. 마스크 개방부(17)를 가지는 마스크(16)는 그때 산화물층(14)에 대해서 배치되고 반도체 기판(10)은 도 1B에 도시된 간극(60)을 형성하도록 에칭된다. 도 1C에 도시된 바와 같이, 간극(60)은 게이트 산화물층(61)으로 코팅되고, 게이트 재료(62)는 상기 게이트 산화물(61)에 인접하게 배치된다. 따라서 게이트 산화물(61)은 인접 게이트와 전기적으로 절연될 수 있다. 질화물층(14)과 산화물층(15)은 그때 제거될 수 있다.Microelectronic substrates and substrate assemblies typically include a semiconductor material having portions such as transistors and transistor gates connected to conductive lines. One conventional method for forming transistor gates (shown schematically in FIGS. 1A-1C) is shallow trench isolation (STI). First, in FIG. 1A, an STI process typically includes doping the
도 1A 내지 C와 함께 상술된 STI 구조를 갖는 한 단점은 도전 재료(11)가 간극(60)의 에지에서[도 1B와 1C에 도시된] 날카로운 코너(63)를 가진다는 것이다. 날카로운 코너(63)는 인접한 반도체 부분의 동작과 간섭될 수 있는 전자기 복사열(일반적으로 안테나 방식으로)을 방출할 수 있다. 상술된 단점에 대한 한 종래 접근 방안은 반도체 기판(10)을 고온 환경[즉, 약 1050℃]에 노출함으로써, 날카로운 코너(63)의 재료를 산화시키는 것이다. 산화된 재료는 그 다음 코너를 무디게 하도록 제거된다. 상기 접근 방안에 대한 한 결점은 고온으로 달성될 수 있는 곡률이 제한될 수 있다는 것이다. 다른 단점은 고온은 반도체 기판의 부분 또는 구성요소를 손상시킬 수 있다는 것이다. 또 다른 단점은 고온 처리는 비용이 많이 소요되고, 이것은 반도체 기판으로 형성된 제조물의 비용을 상승시킬 수 있다.One disadvantage with the STI structure described above in conjunction with FIGS. 1A-C is that the
반도체 기판에서 부피가 큰 도전 재료를 제거하기 위한 한 종래 기술은 도전층의 일부를 제거하기 위하여, 중간 전해질을 통해서 교류를 도전층에 인가하는 단계를 포함한다. 도 2A에 도시된 일 구성에서, 종래 장치(60)는 전원(21)에 연결된 제 1 전극(20a) 및 제 2 전극(20b)을 포함한다. 제 1 전극(20a)은 반도체 기판(10)의 금속층(11a)에 직접 부착되고 제 2 전극(20b)은 전해질(31)과 접촉할 때까지 제 2 전극을 아래로 이동시킴으로써, 금속층(11a)의 표면에 놓여진 액체 전해질(31)에 적어도 부분적으로 잠겨진다. 배리어(22)는 제 1 전극(20a)이 전해질(31)과 직접 접촉하는 것을 방지한다. 전원(21)은 도전층(11a)으로부터 도전 재료를 제거하기 위하여, 제 1 전극(20a) 및 제 2 전극(20b)을 통해서 기판으로 교류 전류를 인가한다. 교류 신호는 발명의 명칭이 "실리콘 집적 회로에서 티타늄-백금-금 금속화에서의 백금의 전기에칭"(벨 연구소)이고 본원에서 참고로 전체적으로 합체된 프란켄탈(Frankenthal) 씨 등에 의해서 공개된 여러 파형을 가질 수 있다.One prior art for removing bulky conductive material from a semiconductor substrate includes applying alternating current to the conductive layer through an intermediate electrolyte to remove a portion of the conductive layer. In one configuration shown in FIG. 2A, the
도 2A에 도시된 장치의 한 단점은 배리어(22)는 제 1 전극(20a)이 부착되는 영역에서 전해질(31)이 기판과 접촉하는 것을 방지하므로, 상기 영역에서 도전층(11a)에서 재료를 제거할 수 없다는 것이다. 다른 방안으로, 만약, 제 1 전극(20a)이 상기 영역에서 전해질과 접촉한다면, 전해질 공정은 제 1 전극(20a)의 품질을 악화시킬 수 있다. 다른 단점은 전해질 공정이 반도체 기판(10)에서 재료를 균일하게 제거할 수 없다는 것이다. 예를 들어, 제 1 전극(20a)에 직접 전기 접속되지 않는 잔류 도전 재료의 "아일랜드(island)"가 도전층(11a)에서 계발될 수 있다. 잔류 도전 재료는 도전 라인의 형성 및/또는 동작과 저해될 수 있으며, 제 1 전극(20a)이 상기 "아일랜드(island)"에 결합되도록 재배치되지 않는다면, 전해질 공정에서 제거하는 것이 난해하거나 또는 불가능할 수 있다.One disadvantage of the device shown in FIG. 2A is that
상술된 일부 상기 단점들에 대한 접근 방법은 도전 재료가 제거되는 균일성을 증가시키기 위하여 반도체 기판(10)의 주변 주위에 복수의 제 1 전극(20a)을 부착하는 것이다. 그러나 도전 재료의 아일랜드는 추가 제 1 전극(20a)에도 불구하고 남아있다. 다른 접근 방안은 탄소와 같은 비활성 재료로 전극들(20a,20b)을 형성하고 배리어(22)를 제거하여 전해질(31)과 접촉하게 도전층(11a)의 면적을 증가시키는 것이다. 그러나 상기 비활성 전극들은 도전 재료를 제거할 때, 더욱 반응성 전극으로서 효과적이지 않으며, 비활성 전극들은 반도체 기판(10) 상에 잔류 도전 재료를 남겨둘 수 있다.An approach to some of the above disadvantages described above is to attach a plurality of first electrodes 20a around the periphery of the
도 2B는 두 반도체 기판들(10)이 전해질(31)을 수용하는 용기(30)에 부분적으로 담겨지는 상술된 일부 단점들에 대한 접근 방안을 도시한다. 제 1 전극(20a)은 한 기판(10)에 부착되고 제 2 전극(20b)은 다른 기판(10)에 부착된다. 이 접근 방안의 장점은 전극(20a,20b)이 전해질과 접촉하지 않는다는 것이다. 그러나 도전 재료의 아일랜드들은 전해질 공정이 완료된 이후에도 여전히 남아 있고, 전극들(20a,20b)이 반도체 기판(10)에 부착되는 지점에서 도전 재료를 제거하는 것이 어려울 수 있다.FIG. 2B illustrates an approach to some of the aforementioned disadvantages in which two
본 발명은 둥근 코너를 갖는 리세스를 구비한 도전 재료를 포함하는 마이크로전자 기판과, 이러한 마이크로전자 기판을 형성하는 방법에 관한 것이다. 본 발명의 한 양태에 따른 방법은, 마이크로전자 기판의 도전 재료에 인접하게 전해질 유체를 배치하는 단계를 포함한다. 도전 재료는 제 1 플레인(plane)의 제 1 표면과 상기 제 1 표면의 리세스를 구비하며, 상기 리세스는 제 2 플레인의 제 2 표면에 의해서 경계 지어진다. 상기 도전 재료는 상기 제 1 표면과 제 2 표면들 사이에 코너를 더 구비한다. 또한, 본 방법은 제 1 전극 및 제 2 전극을 전해질 유체와 유체 교통하게 배치함으로써 코너로부터 도전 재료의 적어도 일부를 제거하고, 전극들 중 적어도 한 전극을 전위원에 결합하는 단계를 포함한다. 코너로부터 도전 재료를 제거하는 공정은 코너가 둥글게 될 때, 도전 재료가 감소되는 레이트에 따라서 자가 제한될 수 있다.The present invention relates to a microelectronic substrate comprising a conductive material having a recess with rounded corners and a method of forming such a microelectronic substrate. The method according to one aspect of the invention includes disposing an electrolyte fluid adjacent a conductive material of a microelectronic substrate. The conductive material has a first surface of a first plane and a recess of the first surface, the recess being bounded by a second surface of the second plane. The conductive material further has a corner between the first surface and the second surfaces. The method also includes removing at least a portion of the conductive material from the corner by placing the first electrode and the second electrode in fluid communication with the electrolyte fluid, and coupling at least one of the electrodes to the front panel. The process of removing the conductive material from the corner may self limit depending on the rate at which the conductive material is reduced when the corner is rounded.
본 발명의 다른 형태에 있어서, 마이크로전자 기판을 형성하기 위한 방법은 일반적인 부도체 재료(nonconductor material)를 마이크로전자 기판의 도전 재료에 인접하게 배치하는 단계를 포함한다. 본 방법은 일반적인 부도체 재료를 통해 도전 재료로 연장되는 리세스를 형성할 수 있고, 상기 리세스는 도전 재료와 일반적인 부도체 재료 사이의 인터페이스에 적어도 인접한 코너를 한정한다. 본 방법은 코너를 전위에 노출함으로써 상기 코너를 적어도 부분적으로 무디게 하기 위하여, 코너로부터 도전 재료의 적어도 일부를 제거하는 공정을 더 포함할 수 있다.In another aspect of the invention, a method for forming a microelectronic substrate includes disposing a common nonconductor material adjacent to a conductive material of the microelectronic substrate. The method can form a recess extending through the common non-conductive material to the conductive material, the recess defining a corner at least adjacent the interface between the conductive material and the general non-conductive material. The method may further include removing at least a portion of the conductive material from the corners to at least partially blunt the corners by exposing the corners to dislocations.
본 발명은 또한 일반적인 부도체 재료를 마이크로전자 기판의 도전 재료에 인접하게 배치하는 공정과 일반적인 부도체 재료를 통해 도전 재료로 연장되는 리세스를 형성하는 단계를 포함할 수 있는 방법에 의해서 형성된 마이크로전자 기판에 관한 것이다. 상기 리세스는 도전 재료와 일반적인 부도체 재료 사이의 인터페이스에 적어도 인접한 코너를 한정한다. 본 방법은 적어도 부분적으로 무딘 코너(blunt corner)까지 상기 코너로부터 적어도 일부의 도전 재료를 제거하는 공정을 더 포함할 수 있다.The invention also relates to a microelectronic substrate formed by a method that may include placing a common nonconductive material adjacent to a conductive material of a microelectronic substrate and forming a recess extending through the common nonconductive material to the conductive material. It is about. The recess defines a corner at least adjacent the interface between the conductive material and the general non-conductive material. The method may further comprise removing at least some conductive material from the corner to at least partially blunt corner.
본 발명의 다른 형태에 있어서, 마이크로전자 기판은 전해질 유체를 마이크로전자 기판의 도전 재료에 인접하게 배치하는 단계를 포함하는 방법에 의해서 형성될 수 있으며, 상기 도전 재료는 제 1 플레인의 제 1 표면과 상기 제 1 표면의 리세스를 구비한다. 상기 리세스는 제 2 플레인의 제 2 표면에 의해서 둘러싸일 수 있으며, 상기 도전 재료는 제 1 표면과 제 2 표면 사이의 코너를 구비할 수 있다. 본 방법은 제 1 전극 및 제 2 전극을 전해질 유체와 유체 교통하게 배치함으로써, 코너로부터 도전 재료의 적어도 일부를 제거하는 공정과, 전극들 중 적어도 한 전극을 전위원에 결합시킴으로써, 코너로부터 도전 재료의 적어도 일부를 제거하는 공정을 더 포함할 수 있다.In another aspect of the invention, the microelectronic substrate can be formed by a method comprising disposing an electrolyte fluid adjacent to a conductive material of the microelectronic substrate, the conductive material being in contact with the first surface of the first plane. And a recess in the first surface. The recess may be surrounded by a second surface of the second plane, and the conductive material may have a corner between the first surface and the second surface. The method includes removing at least a portion of the conductive material from the corner by placing the first electrode and the second electrode in fluid communication with the electrolyte fluid, and by coupling at least one of the electrodes to the front panel, thereby conducting the conductive material from the corner. It may further comprise the step of removing at least a portion of the.
도 1A 내지 C는 종래 기술에 따라 반도체 기판에 반도체 형태를 형성하기 위한 샬로우 트렌치 분리 공정을 개략적으로 도시한 도면.1A-C schematically illustrate a shallow trench isolation process for forming a semiconductor form on a semiconductor substrate in accordance with the prior art;
도 2A 내지 B는 종래 기술에 따른 반도체 기판에서 도전 재료를 제거하기 위한 장치를 부분 및 개략적으로 도시한 측입면도.2A-B are side elevation views, partially and schematically, of an apparatus for removing conductive material from a semiconductor substrate in accordance with the prior art;
도 3은 본 발명의 일 실시예에 따라 마이크로전자 기판으로부터 도전 재료를 제거하기 위한 한 쌍의 전극들과 지지 부재를 구비한 장치를 부분 및 개략적으로 도시한 측입면도.3 is a partial and schematic side elevation view of a device having a pair of electrodes and a support member for removing conductive material from a microelectronic substrate, in accordance with an embodiment of the present invention.
도 4는 본 발명의 다른 실시예에 따라서 도전 재료를 제거하고 이 재료가 제거되는 마이크로전자 기판의 특성을 감지하기 위한 장치를 부분 및 개략적으로 도시한 측입면도.FIG. 4 is a partial and schematic side elevation view of a device for removing a conductive material and sensing characteristics of a microelectronic substrate from which the material is removed in accordance with another embodiment of the present invention. FIG.
도 5는 본 발명의 다른 실시예에 따라 두 전해질을 포함하는 장치를 부분 및 개략적으로 도시한 측입면도.Figure 5 is a side elevational view, partially and schematically, of a device comprising two electrolytes in accordance with another embodiment of the present invention.
도 6은 본 발명의 추가 실시예에 따라 복수의 전극들에 인접한 기판을 부분 및 개략적으로 도시한 평면도.6 is a plan view partially and schematically showing a substrate adjacent a plurality of electrodes in accordance with a further embodiment of the present invention.
도 7은 본 발명의 다른 실시예에 따른 기판 및 전극의 횡단 측입면도.7 is a cross-sectional side view of a substrate and an electrode in accordance with another embodiment of the present invention.
도 8A는 본 발명의 다른 실시예에 따른 전극 쌍들을 수용하기 위한 지지부의 일부를 같은 크기로써 부분 및 개략적으로 도시한 도면.8A is a partial and schematic view of the same size of a portion of a support for receiving electrode pairs according to another embodiment of the present invention;
도 8B 내지 도 8C는 본 발명의 추가 실시예에 따른 전극들을 같은 크기로 도시한 도면.8B-8C show electrodes of the same size in accordance with a further embodiment of the present invention.
도 9A 및 도 9B는 본 발명의 다른 실시예에 따라 마이크로전자 기판을 전해질 처리하기 위한 회로 및 파형을 개략적으로 도시한 도면.9A and 9B schematically illustrate circuits and waveforms for electrolytically treating a microelectronic substrate in accordance with another embodiment of the present invention.
도 10A 내지 10F는 본 발명의 일실시예에 따라 마이크로전자 기판의 도전 재료의 간극의 모서리를 둥글게 하거나 또는 무디게 형성하기 위한 공정을 개략적으로 도시한 도면.10A-10F schematically illustrate a process for rounding or blunting the edges of gaps in a conductive material of a microelectronic substrate in accordance with one embodiment of the present invention.
도 11은 본 발명의 다른 실시예에 따른 마이크로전자 기판의 도전 재료의 간극의 모서리를 둥글게 하거나 또는 무디게 형성하기 위한 공정을 부분 및 개략적으로 도시한 도면.FIG. 11 is a partial and schematic illustration of a process for rounding or blunting the corners of a gap of a conductive material of a microelectronic substrate in accordance with another embodiment of the present invention. FIG.
본원은 마이크로전자 장치의 제조에 사용되는 기판 조립체 및/또는 이 마이크로전자 기판으로부터 도전 재료를 제거하기 위한 방법 및 장치에 대해서 기술한다. 본 발명의 많은 특정 실시예들은 상기 실시예들을 전체적으로 이해할 수 있도록 하기 설명 및 도 3 내지 11에서 기술된다. 그러나 당업자는 본 발명은 추가 실시예를 가지거나 또는 하기의 여러 상세한 설명 없이 실행될 수 있다는 것을 이해할 것이다.The present disclosure describes a substrate assembly used in the manufacture of a microelectronic device and / or a method and apparatus for removing conductive material from the microelectronic substrate. Many specific embodiments of the present invention are described in the following description and in FIGS. 3 to 11 in order to provide a thorough understanding of the above embodiments. However, those skilled in the art will appreciate that the present invention may be practiced with additional embodiments or without the following detailed description.
도 3 내지 9B 및 이와 연관된 설명은 일반적으로 본 발명의 실시예에 따라 마이크로전자 기판에서 도전 재료를 제거하기 위한 장치에 관한 것이다. 도 10A 내지 11 및 이와 연관된 설명은, 예를 들어, 도 3 내지 9B에 대해서 기술한 유형의 장치를 사용함으로써, 도전 재료의 코너들을 둥글게 하거나 또는 무디게 형성하는 기술에 관한 것이다. 본원에서 사용되는 용어 즉, 도전 재료는 구리, 백금 및 알루미늄과 같은 금속 뿐 아니라 도핑된 실리콘 및/또는 폴리실리콘과 같은 반도체 재료들을 포함한다. 용어 마이크로전자 기판은 일반적으로 반도체 장치와 같은, 마이크로전자 부분들을 지지하도록 구성된 기판 조립체들을 지칭하는 것이다.3-9B and related descriptions generally relate to an apparatus for removing a conductive material from a microelectronic substrate in accordance with an embodiment of the present invention. 10A-11 and related descriptions relate to a technique for rounding or blunting corners of the conductive material, for example by using a device of the type described with respect to FIGS. 3-9B. As used herein, the term conductive material includes metals such as copper, platinum, and aluminum, as well as semiconductor materials such as doped silicon and / or polysilicon. The term microelectronic substrate is generally referring to substrate assemblies configured to support microelectronic portions, such as semiconductor devices.
도 3은 본 발명의 실시예에 따라 기판 조립체(110) 또는 마이크로전자 기판에서 도전 재료를 제거하기 위한 장치(160)를 부분 및 개략적으로 도시한 측입면도이다. 본 실시예의 한 형태에서, 장치(160)는 액체 또는 겔 상태일 수 있는 전해질(131)을 수용하는 용기(130)를 포함한다. 본원에서 사용되는 바와 같이, 용어 전해질 및 전해질 유체는 일반적으로 전해질 액체 또는 겔을 언급하는 것이다. 전해질 유체와 유체 교통하는 구조체들은 그에 따라서 전해질 액체 또는 겔과 유체 교통한다.FIG. 3 is a partial and schematic side elevation view of a
마이크로전자 기판(110)은 에지 표면(112)과 두 페이스 표면(113)을 가진다. 지지 부재(140)는 기판(110)의 페이스 표면들(113) 중 적어도 한 페이스 표면 위의 도전층(111)이 전해질(131)과 접촉하도록, 용기(130)에 대해서 마이크로전자 기판(110)을 지지한다. 도전층(111)은 백금, 텅스텐, 탄탈, 금, 구리 또는 다른 도전 재료와 같은 금속을 포함할 수 있다. 본 실시예의 다른 형태에서, 지지 부재(140)는 용기(130)에 대해서 마이크로전자 기판(110)과 지지 부재를 이동시키는 기판 구동 유닛(141)에 결합된다. 예를 들어, 기판 구동 유닛(141)은 지지 부재(140)[화살표 "A"에 표시된 바와 같이]를 병진 이동시키거나 및/또는 [화살표 "B"에 표시된 바와 같이] 지지 부재(140)를 회전시킬 수 있다.
장치(160)는 제 1 전극(120a) 및 제 2 전극(120b)(총칭하여 전극(120)이라 지칭함)을 더 포함할 수 있고, 이 전극은 지지 부재(124)에 의해 마이크로전자 기판(110)에 대해 지지된다. 본 실시예의 일 양태에서, 지지 아암(124)은 마이크로전자 기판(110)에 대하여 전극(120)을 이동시키기 위해 전극 구동 유닛(123)에 결합된다. 예로서, 전극 구동 유닛(123)은 전극을 마이크로전자 기판(110)의 도전층(111)을 향해, 그리고, 그로부터 멀어지는 방향으로 이동(화살표 "C"로 표시) 및/또는 도전층(111)에 실질적으로 평행한 평면내의 횡단방향("화살표 "D"로 표시)으로 이동시킬 수 있다. 대안적으로, 전극 구동 유닛(123)은 다른 형태로 전극을 이동시킬 수 있거나, 기판 구동 유닛(141)이 기판(110)과 전극(120) 사이의 충분한 상대 운동을 제공하는 경우에, 전극 구동 유닛(123)이 제거될 수 있다.The
도 3을 참조로 상술된 실시예에서, 전극(120)은 전해질(131)과 도전층(111)에 전류를 공급하기 위한 도선(128)으로 전원(121)에 연결된다. 동작시, 전원(121)은 교류 전류(단상 또는 다상)를 전극(120)에 공급한다. 전류는 전해질(131)을 통과하고, 도전층(111)과 전기화학적으로 반응하여 도전층(111)으로부터 재료(예로서, 원자 또는 원자의 그룹)를 제거한다. 전극(120) 및/또는 기판(110)은 도전층(111)의 선택된 부분으로부터 또는 전체 도전층(111)으로부터 재료를 제거하기 위해 서로에 대해 이동할 수 있다.In the embodiment described above with reference to FIG. 3, the
도 3에 도시된 장치(160)의 실시예의 일 양태에서, 전극(120)과 도전층(111) 사이의 거리(D1)는 제 1 전극(120a)과 제 2 전극(120b) 사이의 거리(D2) 보다 작게 설정된다. 또한, 전해질(131)은 실질적으로 도전층(111) 보다 높은 저항을 갖는다. 따라서 교류 전류는, 제 1 전극(120a)으로부터 유전체(131)를 통해 제 2 전극(120b)으로 직접 흐르기보다는, 제 1 전극(120a)으로부터 전해질(131)을 통해 도전층(111)으로, 그리고 다시 전해질(131)을 통해 제 2 전극(120b)으로의 최저 저항 경로를 따르게 된다. 대안적으로, 저 유전성 재료(도시되지 않음)가 제 1 전극(120a)과 제 2 전극(120b) 사이에 위치되어 도전층(111)을 통한 제 1 통로가 아닌 전극(120) 사이의 직접 전기 소통을 단절시킬 수 있다. In one aspect of the embodiment of the
도 3에 도시된 장치(160)의 실시예의 일 특징은 전극(120)이 기판(110)의 도전층(111)과 접촉하지 않는다는 것이다. 이 배열의 장점은 도 1 및 도 2를 참고로 상술된 전극(120)과 도전층(111) 사이에 직접 전기 접속으로부터 초래되는 잔류 도전 재료를 제거할 수 있게 하는 것이다. 예로서, 장치(160)는 전극(120)이 도전층(111)과 접촉하지 않기 때문에, 도전층과 전극 사이의 접촉 영역에 인접한 잔류 도전 재료를 제거할 수 있다. One feature of the embodiment of the
도 3을 참조로 상술된 장치(160)의 실시예의 다른 특징은 기판(110) 및/또는 전극(120)이 서로에 대해 이동하여 전극(120)을 도전층(111)에 인접한 소정의 지점에 위치시킬 수 있다는 것이다. 이 배열의 장점은 전극(120)이 전체 도전층(111)으로부터 재료를 제거하도록 도전층의 모든 부분에 인접하게 순차적으로 위치될 수 있다는 것이다. 대안적으로, 도전층(111)의 선택된 부분만을 제거하기를 원할 때, 전극(120)은 이들 선택된 부분으로 이동될 수 있고, 도전층(111)의 잔여 부분은 원형대로 남겨둘 수 있다.Another feature of the embodiment of the
도 4는 본 발명의 다른 실시예에 따른 기판(110)을 지지하기 위해 위치된 지지 부재(240)를 포함하는 장치(260)의 부분 개략 측면도이다. 이 실시예의 양태에서, 지지 부재(240)는 도전층(111)이 상향한 상태로 기판(110)을 지지한다. 기판 구동 유닛(241)은 도 3을 참조로 상술된 바와 같이 기판(110)과 지지 부재(240)를 이동시킬 수 있다. 제 1 전극 및 제 2 전극(220a 및 220b)은 도전층(111) 위에 위치되고, 전원(221)에 연결된다. 지지 부재(224)는 기판(110)에 대하여 전극(220)을 지지하고, 실질적으로 도 3을 참조로 상술된 바와 동일한 방식으로 지지 도전층(111)의 표면 위로 전극(220)을 이동시키도록 전극 구동 유닛(223)과 연결된다.4 is a partial schematic side view of an
도 4에 도시된 실시예의 일 양태에서, 장치(260)는 전극(220)에 인접하게 위치된 개구(238)를 가지는 공급 도관(237)을 구비한 전해질 용기(230)를 더 포함한다. 따라서 전해질(231)은 전체 도전층(111)을 덮을 필요 없이, 도전층(111)과 전극(220) 사이의 인터페이스 영역(239)에 국지적으로 배치될 수 있다. 전해질(231) 및 도전층(111)으로부터 제거된 도전 재료는 기판(110) 위로 흐르고, 전해질 용기(232)에 수집된다. 전해질(231) 및 도전 재료의 혼합물은 전해질(231)로부터 대부분의 도전 재료를 제거하는 리클레이머(233; reclaimer)로 흐를 수 있다. 리클레이머(233)의 하류에 위치된 필터(234)는 전해질(231)의 부가적인 여과를 제공하고, 펌프(235)는 재조절된 전해질(231)을 복귀 도관(236)을 통하여 전해질 용기(230)로 복귀시킨다.In one aspect of the embodiment shown in FIG. 4, the
도 4에 도시된 실시예의 다른 양태에서, 장치(260)는 도전층(111)에 인접 배치된 센서(251)를 구비한 센서 조립체(250)와, 센서(251)에 의해 생성된 신호를 처리하기 위해 센서(251)에 연결된 센서 제어 유닛(252)을 포함할 수 있다. 또한, 제어 유닛(252)은 기판(110)에 대하여 센서(251)를 이동시킬 수도 있다. 본 실시예의 다른 양태에서, 센서 조립체(250)는 피드백 경로(253)를 통하여 전극 구동 유닛(223) 및/또는 기판 구동 유닛(241)에 연결될 수 있다. 따라서 센서(251)는 도전층(111)의 어떤 영역이 부가적인 재료 제거를 필요로 하는지를 결정할 수 있으며, 전극(220) 및/또는 기판(110)을 서로에 대해 이동시켜 전극(220)을 이들 영역 위에 위치시킬 수 있다. 대안적으로(예로서, 제거 프로세스가 매우 반복적일 때), 전극(220) 및/또는 기판(110)은 사전 결정된 이동 계획에 따라 서로에 대해 이동할 수 있다. In another aspect of the embodiment shown in FIG. 4, the
센서(251)와 센서 제어 유닛(252)은 소정의 적절한 수의 구성을 가질 수 있다. 예로서, 일 실시예에서, 센서(251)는 도전 재료가 제거될 때, 기판(110)으로부터 반사된 빛의 강도, 파장 또는 위상 이동의 변화를 검출함으로써 도전층(111)의 제거를 검출하는 광학적 센서일 수 있다. 대안적으로, 센서(251)는 다른 파장을 가지는 방사선, 예로서, x-레이 방사선을 방출 및 그 반사를 검출할 수 있다. 또 다른 실시예에서, 센서(251)는 두 선택된 지점 사이의 도전층(111)의 저항 또는 용량의 변화를 측정할 수 있다. 본 실시예의 또 다른 양태에서, 전극(220) 중 하나 또는 양자 모두는 센서(251)의 기능(상술된 재료 제거 기능과 함께)을 수행할 수 있고, 별도의 센서(251)에 대한 필요성을 제거한다. 또 다른 실시예에서, 센서(251)는 도전층(111)이 제거될 때, 전원(221)으로부터 인출된 전압 및/도는 전류의 변화를 검출할 수 있다.
도 4를 참조로 상술된 소정의 실시예에서, 센서(251)는 전해질(231)로부터 이격 배치될 수 있으며, 그 이유는 전해질(231)이 전극(220)과 도전층()111) 사이의 인터페이스 영역(239)내에 농축되기 때문이다. 따라서 센서(251)의 동작과 전해질(231)이 덜 간섭하게 되기 때문에, 센서가 전해 프로세스의 진행을 결정하는 정확도가 향상될 수 있다. 예로서, 센서(251)가 광학 센서일 때, 센서(251)가 인터페이스 영역(239)으로부터 떨어져 배치되기 때문에, 전해질(231)이 기판(110)의 표면으로부터 반사된 방사선을 덜 열화시킨다. In certain embodiments described above with reference to FIG. 4, the
도 4를 참조로 상술된 장치(260)의 실시예의 다른 특징은 인터페이스 영역(239)에 공급된 전해질이 재조절된 전해질 또는 신선한 전해질 중 어느 한쪽으로 연속적으로 재보급된다는 것이다. 이 특징의 장점은 전극(220)과 도전층(111) 사이의 전자화학적 반응이 높고 일정한 수준으로 유지될 수 있다는 것이다.Another feature of the embodiment of the
도 5는 제 1 전해질(331a)과 제 2 전해질(331b)을 통하여 기판(110)에 교류를 안내하는 장치(360)의 부분 개략 측면도이다. 본 실시예의 일 양태에서, 제 1 전해질(331a)은 두 개의 제 1 전해질 용기(330a)내에 배치되고, 제 2 전해질(331b)은 제 2 전해질 용기(330b)내에 배치된다. 제 1 전해질 용기(330a)는 제 2 전해질(331b)내에 부분적으로 침지된다. 장치(360)는 제 1 전극(320a) 및 제 2 전극(320b)으로서 도시된 전극(320)을 더 포함할 수 있으며, 이 각각은 전원(321)에 연결되고, 각각 제 1 전해질 용기(330a) 중 하나에 수납된다. 대안적으로, 전극(320) 중 하나는 접지 연결될 수 있다. 전극(320)은 은, 백금, 구리 및/또는 기타 재료 같은 재료를 포함할 수 있으며, 제 1 전해질(331a)은 염화 나트륨, 염화 칼륨, 황산 구리 및/또는 전극(320)을 형성하는 재료와 공존할 수 있는 기타 전해질을 포함할 수 있다.5 is a partial schematic side view of an
본 실시예의 일 양태에서, 제 1 전해질 용기(330a)는 TeflonTM, 소결 유리, 석영 또는 사파이어 같은 소결 재료, 또는 제 1 전해질 용기(330a)와 제 2 전해질 용기(330b) 사이에서 전후로 이온이 통과할 수 있게 하지만, 제 2 전해질(330b)은 전극(320) 내부로 통과하지 못하게 하는(예로서, 염(salt) 브리지와 실질적으로 유사한 방식으로) 기타 적절한 다공성 재료로 형성된 투과성 분리막 같은 유동 제한기(322)를 포함한다. 대안적으로, 제 1 전해질(331a)은 유동 제한기(322)를 통해 제 1 전해질(331a) 또는 제 2 전해질(330b)이 복귀할 수 없도록 하는 상태로, 유동 제한기(322)를 통해 외향으로 제 1 전해질(331a)을 안내하기에 충분한 압력 및 속도로 제 1 전해질 소스(339)로부터 전극 용기(330a)로 공급될 수 있다. 소정의 실시예에서, 제 2 전해질(331b)은 제한기(322)를 통한 제 1 전해질(331a)의 유동에 의해 전극(320)에 전기적으로 연결된 상태로 남아 있다.In one aspect of this embodiment, the
본 실시예의 일 양태에서, 장치(360)는 또한 도전층(111)이 전극(320)을 향해 대면하는 상태로 기판(110)을 지지하는 지지 부재(340)를 포함할 수도 있다. 예로서, 지지 부재(340)는 제 2 전해질 용기(330b)내에 배치된다. 본 실시예의 다른 양태에서, 지지 부재(340) 및/또는 전극(320)은 하나 이상의 구동 유닛(도시되지 않음)에 의해 서로에 대해 이동할 수 있다.In one aspect of this embodiment, the
도 5를 참조로 상술된 장치(360)의 실시예의 일 특징은 제 1 전해질(331a)이 전극(320)과 공존할 수 있도록 선택될 수 있다는 것이다. 이 특징의 장점은 제 1 전해질(331a)이 종래의 전해질 보다 전극(320)을 덜 열화시킨다는 것이다. 반대로, 제 2 전해질(331b)은 전극(320)에 대한 그 영향을 고려하지 않고 선택될 수 있으며, 그 이유는 유동 제한기(322)에 의해 제 2 전해질이 전극(320)으로부터 화학적으로 분리되어 있기 때문이다. 따라서 제 2 전해질(331b)은 풀루오르화수소산 또는 기판(110)의 도전층(111)과 적극적으로 반응하는 다른 보조제를 포함할 수 있다.One feature of the embodiment of the
도 6은 본 발명의 몇몇 실시예에 따른 구성 및 형상을 가지는 복수의 전극 아래에 위치된 마이크로전자 기판(110)의 상면도이다. 예시를 위해, 몇몇 서로 다른 전극이 동일 마이크로전자 기판(110)에 근접 배치되어 있지만, 그러나 실제로, 동일 유형의 전극이 단일 마이크로전자 기판에 대하여 위치될 수 있다.6 is a top view of a
일 실시예에서, 전극(720a 및 720b)은 각 전극(720a 및 720b)이 전원(121)(도 3)의 대향 단자에 연결되는 상태로, 전극 쌍(770a)을 형성하도록 그룹화될 수 있다. 전극(770a 및 770b)은 가늘게 긴형 또는 스트립형 형상을 가질 수 있으며, 기판(110)의 직경에 걸쳐 서로 평행하게 연장하도록 배열될 수 있다. 전극 쌍(370a)의 인접 전극 사이의 공간은 도 3을 참조로 상술된 바와 같이 전류를 기판(110)으로 안내하도록 선택될 수 있다.In one embodiment,
대안 실시예에서, 전극(720c 및 720d)은 전극 쌍(770b)을 형성하도록 그룹화될 수 있으며, 각 전극(720c 및 720d)은 마이크로전자 기판(110)의 중앙으로 내향 가늘어진 웨지 또는 "파이(pie)"형상을 가질 수 있다. 또 다른 실시예에서, 좁은 스트립형 전극(720e 및 720f)은 각 전극(720e 및 720f)이 마이크로전자 기판(110)의 중앙(113)으로부터 마이크로전자 기판(110)의 외주(112)를 향해 반경방향 외향으로 연장하는 상태로, 전극 쌍(770c)을 형성하도록 그룹화될 수 있다.In alternative embodiments,
또 다른 실시예에서, 단일 전극(720g)은 마이크로전자 기판(110)의 영역의 대략 절반에 걸쳐 연장할 수 있으며, 반원형 평면 형 형상을 가질 수 있다. 전극(720g)은 전극(720g)의 미러(mirror) 이미지에 대응하는 형상을 갖는 다른 전극(도시되지 않음)과 그룹화될 수 있으며, 양 전극은 도 3 내지 도 5를 참조로 상술된 소정의 방식으로 마이크로전자 기판에 교류를 제공하기 위해 전원(121)에 연결될 수 있다.In another embodiment, the
도 7은 도 6을 참조로 상술된 전극(720c) 아래에 위치된 기판(110)의 일부의 부분 개략 측단면도이다. 본 실시예의 일 양태에서, 전극(720c)은 상부 표면(771)과, 상부 표면(771)에 대향하면서, 기판(110)의 도전층(111)으로 향하는 하부 표면(772)을 갖는다. 전극(720c)에 웨지형 프로파일을 제공하기 위한 본 실시예의 일 양태에서, 하부 표면(772)은 기판(110)의 중앙(113)으로부터 기판(110)의 외주(112)를 향해 하향 테이퍼 형성될 수 있다. 대안적으로, 전극(720c)은 도 7에 도시된 바와 같이 위치된 하부 표면(772)과 하부 표면(772)에 평행한 상부 표면(771)을 갖는 평판형 구조를 가질 수 있다. 소정의 실시예의 특징은 전극(720c)과 기판(110) 사이의 전기 결합이 기판(110)의 중앙(113)을 향해서 보다 기판(110)의 외주(112)를 향해서 보다 강해질 수 있다는 것이다. 이 특징은 기판(110)의 외주(112)가 기판(110)의 중앙(113) 보다 신속한 속도로 전극(720c)에 대하여 이동할 때, 예로서, 기판(110)이 그 중심(113) 둘레로 회전할 때, 유리하다. 따라서 전극(720c)은 기판(110)과 전극 사이의 상대 운동을 고려하여 성형될 수 있다. FIG. 7 is a partial schematic side cross-sectional view of a portion of a
다른 실시예에서, 전극(720c)은 다른 형상을 가질 수 있다. 예로서, 하부 표면(772)은 평탄한 프로파일 대신 굴곡형상을 가질 수 있다. 대안적으로, 도 6을 참조로 상술된 소정의 전극( 또는 도 6에 도시된 것들 이외의 형상을 가지는 다른 전극)은 경사 또는 굴곡형 하부 표면을 가질 수 있다. 또 다른 실시예에서, 전극은 기판(110)과 전극 사이의 상대 운동을 고려하는 다른 형상을 가질 수 있다.In other embodiments,
도 8A는 본 발명의 다른 실시예에 따른 다수의 전극을 지지하기 위한 전극 지지부(473)의 부분 개략도이다. 본 실시예의 일 양태에서, 전극 지지부(473)는 복수의 전극 간극(474)을 포함할 수 있으며, 그 각각은 제 1 전극(420a) 또는 제 2 전극(420b) 중 어느 하나를 수납한다. 제 1 전극(420a)은 간극(474)을 통해 제 1 도선(428a)에 연결되고, 제 2 전극(420b)은 제 2 도선(428b)에 연결된다. 도선(428a 및 428b) 양자 모두는 전원(421)에 연결된다. 따라서 제 1 전극 및 제 2 전극(420a 및 420b)의 각 쌍(470)은 도 3 내지 도 5를 참조로 상술된 전해질(들) 및 기판(110)에 의해 완성되는 회로의 일부를 형성한다. 8A is a partial schematic diagram of an
본 실시예의 한 형태에 있어서, 제 1 도선(428a)은 도선들 사이의 용량성 결합 및/또는 단락 회로에 대한 가능성을 감소시키기 위하여, 제 2 도선(428b)으로부터 오프셋될 수 있다. 본 실시예의 추가 형태에 있어서, 전극 지지체(473)는 일반적으로 도 1 내지 도 7에 대해서 상술된 것 중 어느 하나에 유사한 구성을 가질 수 있다. 예를 들어, 도 6을 참고로 상술된 개별 전극들(즉, 320a, 320c, 320e 또는 320g) 중 어떤 전극은 각각 제 1 전극(420a) 또는 제 2 전극(420b) 중 하나를 수용하는 복수의 간극(474)을 포함하고 동일한 전체 형태를 가지는 전극 지지체(473)로 대체될 수 있다.In one form of this embodiment, the
본 실시예의 추가 형태에 있어서, 도 8A에 도시된 전극 쌍들(470)은 전극들(420a,420b)과 마이크로전자 기판(110)(도 7) 사이의 인접부에 대응하는 방식으로 배열될 수 있고, 및/또는 전극 쌍(470)은 전극(420a,420b)과 마이크로전자 기판(110) 사이의 상대 동작의 속도에 대응하도록 배열될 수 있다. 예를 들어, 전극 쌍(470)은 마이크로전자 기판(110)의 주변부(112)에 더욱 집중되거나 또는 전극 쌍(470)과 마이크로전자 기판(110) 사이의 상대 속도가 상대적으로 높은(도 7 참조) 다른 영역에 집중될 수 있다. 따라서 전극 쌍(470)의 증가하는 농도는 상대적으로 높은 속도를 보상하도록 증가한 전해질 흐름을 제공할 수 있다. 또한, 각 전극 쌍(470)의 제 1 전극(420a) 및 제 2 전극(420b)은 도전층(111)에 인접하면 제 1 전극(420a) 및 제 2 전극(420b) 사이의 직접적인 전기 결합의 가능성을 감소시키므로, 전극들이 도전층(111)(도 7 참조)에 인접한 영역[마이크로전자 기판(110)의 주변부(112)와 같은]에서 상대적으로 함께 인접할 수 있다. 본 실시예의 추가 형태에 있어서, 다른 전극 쌍(470)에 공급되는 진폭, 주파수 및/또는 파형은 전극 쌍(470)과 마이크로전자 기판(110) 사이의 공간과, 전극 쌍(470) 및 마이크로전자 기판(110) 사이의 상대 속도와 같은 요소들에 따라서 좌우될 수 있다.In a further form of this embodiment, the electrode pairs 470 shown in FIG. 8A may be arranged in a manner corresponding to the vicinity between the
도 8B와 도 8C는 본 발명의 추가 실시예에 따라서 동심으로 배열된 [제 1 전극(820a) 및 제 2 전극(820b)으로 도시됨] 전극(820)을 도시한다. 도 8B에 도시된 일 실시예에서, 제 1 전극(820a)은 제 2 전극(820b) 주위에서 동심으로 배치될 수 있으며, 유전체 재료(829)는 제 1 전극(820a) 및 제 2 전극(820b) 사이에 배치될 수 있다. 제 1 전극(820a)은 도 8B에 도시된 바와 같이, 제 2 전극(820b) 주위의 완전한 360 도를 한정할 수 있으며, 또는 다른 방안으로 제 1 전극(820a)은 360도 이하의 원호를 한정할 수 있다.8B and 8C show electrodes 820 (shown as
다른 실시예에서, 도 8C에 도시된 제 1 전극(820A)은 유전체 재료(829)가 이웃하는 전극들(820) 사이에 배치되는 상태에서, 제 2 전극(820b) 사이에서 동심으로 배치될 수 있다. 본 실시예의 한 형태에서, 전류가 각 제 2 전극들(820b)에 상 변화 없이 공급될 수 있다. 다른 방안으로, 한 제 2 전극(820b)에 공급되는 전류는 다른 제 2 전극(820b)에 공급되는 전류에 대해서 상변화될 수 있다. 본 실시예의 추가 형태에 있어서, 각 제 2 전극(820b)에 공급되는 전류는 위상이 아닌 특성들, 예를 들어, 진폭에서 상이할 수 있다.In another embodiment, the first electrode 820A shown in FIG. 8C may be disposed concentrically between the
도 8B와 8C에 대해서 상술된 전극들(820)의 한 형태는 제 1 전극(820a)이 제 2 전극(들)(820b)을 다른 전원으로부터의 간섭을 차단할 수 있다. 예를 들어, 제 1 전극(820a)은 제 2 전극들(820b)을 차단하도록 접지될 수 있다. 본 구성의 한 장점은 전극(820)을 통하여 마이크로전자 기판(110)(도 7)에 인가되는 전류를 더욱 정확하게 제어할 수 있다는 것이다.One form of the electrodes 820 described above with respect to FIGS. 8B and 8C allows the
도 9A는 도 3 내지 도 8C에 대해서 상술된 일부 요소들의 개략적인 회로도이다. 도 9A에 도시된 바와 같이, 전원(521)은 도선(528a,528b)으로써 제 1 전극(520a) 및 제 2 전극(520b)에 각각 결합된다. 전극들(520a,520b)은 두 세트의 병렬 커패시터 및 레지스터에 의해서 개략적으로 나타난 장치에서 전해질(531)로 마이크로전자 기판(110)에 연결된다. 제 3 커패시터 및 레지스터는 기판(110)이 접지 또는 다른 전위에 대해서 "부동(float)"하는 것을 개략적으로 표시한다.9A is a schematic circuit diagram of some of the elements described above with respect to FIGS. 3-8C. As shown in FIG. 9A, the
도 9A에 도시된 실시예의 일 형태에 있어서, 전원(521)은 도 9B에 도시된 바와 같이, 전원(521)에 의해서 제조된 신호를 조절하는 진폭 조절기(522)에 연결될 수 있다. 따라서 전원(521)은 고주파(904)를 발생시킬 수 있고, 진폭 조절기(522)는 저주파(902)를 상기 고주파(904)에 중첩시킬 수 있다. 예를 들어, 고주파(904)는 저주파(902)에 의해서 한정된 스퀘어 웨이브 인벨로프(square wave envelope) 내에 수용된 직렬의 양전압 또는 음전압 스파이크를 포함할 수 있다. 고주파(904)의 각 스파이크는 전하를 유전체를 통해서 전해질로 이송하는 상대적으로 가파른 상승 시간 구배와, 더욱 점진적인 하강 시간 구배를 가질 수 있다. 하강 시간 구배는 고주파(904a)에 의해서 표시된 바와 같이, 곡선 또는 고주파(904)에 의해서 표시된 바와 같이 직선을 한정할 수 있다. 다른 실시예에서, 고주파(904)와 저주파(902)는, 예를 들어, 전극들(420)에 인접한 전해질 및 유전체 재료의 특수한 특성, 재료가 기판(110)에서 제거되는 타겟 레이트 및/또는 기판(110)의 특성에 의존하는 다른 형태들을 가질 수 있다.In one form of the embodiment shown in FIG. 9A, the
이 구성의 장점은 저주파 중첩 신호가 마이크로전자 기판(110)의 도전층(111)과 전해질(531) 사이의 전기 화학반응을 더욱 효과적으로 촉진시킬 수 있으며, 이에 대해서 고주파 신호는 전극들(520a,520b)로부터 필요한 전기 에너지를 마이크로전자 기판(110)으로 전송할 수 있다는 것이다. 따라서 도 3 내지 8C에 대해서 상술된 어떤 실시예들은 전원 이외에 진폭 조절기를 포함할 수 있다.The advantage of this configuration is that the low frequency superimposition signal can more effectively promote the electrochemical reaction between the
도 10A 내지 F는 도 3 내지 8C에 대해서 상술된 어떤 장치를 이용함으로써, 본 발명의 다른 실시예에 따라서 마이크로전자 기판에 부분을 형성하는 공정을 개략적으로 도시한다. 본 실시예의 일 형태에 있어서, 본 방법은 샬로우 트렌치 분리(STI) 부분을 형성하는 단계를 포함하고, 다른 실시예에서는, 다른 유형의 부분들을 형성하는 단계를 포함할 수 있다. 어떤 상기 실시예들에 있어서, 본 방법은 하기에 더욱 상세하게 기술하는 바와 같이, 도전 재료의 코너들을 둥글게 또는 무디게 형성하는 단계를 포함할 수 있다.10A-F schematically illustrate the process of forming a portion in a microelectronic substrate in accordance with another embodiment of the present invention by using any of the devices described above with respect to FIGS. 3-8C. In one form of this embodiment, the method includes forming a shallow trench isolation (STI) portion, and in another embodiment, forming another type of portions. In any of the above embodiments, the method may include rounding or blunting corners of the conductive material, as described in more detail below.
도 10A는 도전 재료, 부분적인 도전 재료 및/또는 반도체 재료(1011)[집합적으로 도전 재료(1011)로 기술됨]를 갖는 페이스 표면(1013)을 구비한 마이크로전자 기판(1010)의 일부를 도시한다. 예를 들어, 일 실시예에서, 도전 재료(1011)는 붕소 또는 인으로 도핑된 실리콘을 포함할 수 있다. 다른 실시예에서, 도전 재료(1011)는 다른 도전 재료 또는 반도체 재료를 포함할 수 있다. 상기 어떤 실시예들에서, 본 방법은 유전체 재료 또는 다른 마이크로전자 형태를 지지하기 위하여, 도전 재료(1011)에 간극을 형성하는 공정을 더 포함할 수 있다. 실시예의 한 형태에 있어서, 본 방법은 산화물층(1014)을 도전 재료(1011) 상에 배치하고 질화물층(1015)을 상기 산화물층(1014) 상에 배치하는 단계를 포함할 수 있다. 마이크로전자 형태의 바람직한 위치에 대응하는 개방부(1017)를 구비한 마스크(1016)는 질화물층(1015)에 인접하게 배치되고, 마이크로전자 기판(1010)은 에천트에 노출된다.10A illustrates a portion of a
도 10B에 도시된 바와 같이, 에천트는 도전 재료(1011)의 질화물층(1015), 산화물층(1014) 및 상부층(1065)을 통해 연장하는 간극들(1060) 또는 다른 리세스들을 형성하기 위하여, 개방부들(1017) 밑에 배치된 재료를 제거할 수 있다. 따라서 간극들(1060)은 일반적으로 상부층(1065)을 가로지르는 측벽들(1064) 및 이 측벽들(1064)과 상부층(1065) 사이의 접합부의 코너들(1063)을 포함할 수 있다.As shown in FIG. 10B, the etchant may form
도 10C에 있어서, 질화물층(1015) 및 산화물층(1014)은 코너들(1063)이 둥글게 되거나 또는 무디게 형성되기 전에, 코너(1063)에서 에칭될 수 있다. 예를 들어, 본 실시예의 한 형태에서, 코너(1063) 부근의 도전 재료(1011)의 상부층(1065)을 노출하기 위하여, 약 한 부분의 플루오르화 수소산 및 약 한 부분의 염화수소산에 대해서 약 500 부분의 물을 가지는 액체 에천트가 질화물층(1015)과 산화물층(1014)을 거의 동일한 레이트로 에칭 백(etch back)할 수 있다. 본 실시예의 다른 형태에 있어서, 에칭 공정은 약 60℃의 온도에서 완료될 수 있다. 다른 실시예에서, 코너(1063)로부터 질화물층(1015) 및 산화물층(1014)을 에칭하는 단계는 도 11에 대해서 하기에 더욱 상세하게 기술하는 바와 같이, 제거될 수 있다.In FIG. 10C,
도 10D에 도시된 바와 같이, 노출된 코너(1063)는 둥글게 된 코너(1063a)(파선으로 도 10D에서 도시된)를 형성하도록 둥글게 또는 무디게 형성될 수 있다. 예를 들어, 본 실시예의 일 형태에 있어서, 전해질 유체(1031)는 코너(1063)에 인접하게 배치될 수 있고 제 1 전극(1020a) 및 제 2 전극(1020b)[집합적으로 전극(1020)으로 기술됨]과 유체 교통하게 배치될 수 있다. 본 실시예의 다른 형태에 있어서, 전극들(1020)은 약 1 내지 2 밀리미터의 간격만큼 마이크로전자 기판(1010)으로부터 이격될 수 있다. 다른 실시예에서, 상기 간격은 다른 값을 가질 수 있다. 적어도 하나의 전극(1020)은 도 3 내지 9B에 대해서 상술된 것과 일반적으로 유사한 방식으로 교류 전원과 같은 전위원에 연결될 수 있다. 따라서 전류는 코너(1063)의 도전 재료를 산화시키기 위하여, 전극들(1020) 중 하나에서 전해질 유체(1031)를 통하여 코너(1063)로 흐르는 경향이 있다. 전류는 도전 재료(1011)를 통과하여 이동하고 전해질 유체(1031)를 통해서 다른 전극(1020)으로 뒤로 이동하여 전기 회로를 완료한다. 코너(1063)의 산화된 재료는 둥근 코너(1063a)를 형성하기 위하여, 전해질 유체와 화학적으로 상호 반응함으로써 제거될 수 있다.As shown in FIG. 10D, the exposed
본 실시예의 한 형태에서, 전류는 약 일 내지 약 500mA/cm2의 레이트(특수한 실시예에서, 약 50mA/cm2)와 약 60 Hz의 주파수 및 약 15 Vrms의 전압으로 전해질 유체(1031)로 도입된다. 다른 방안으로, 전류는 다른 특성을 가질 수 있다. 상기 어떤 실시예에서, 전해질 유체(1031)의 조성은 산화물층(1014) 및 질화물층(1015)을 에칭 백하는데 사용되는 에천트의 조성과 동일할 수 있다. 본 실시예의 다른 형태에 있어서, 전해질 유체(1031)의 구성은 간극(1060)의 측벽(1064)에서 에칭을 감소시키거나 또는 제거하도록 선택될 수 있다. 예를 들어, 도전 재료(1011)가 실리콘을 포함할 때, 전해질 유체(1031)의 염화수소산은 유체의 pH를 감소시켜서 적어도 측벽(1064)의 에칭을 감소시킬 수 있다. 따라서 전해질 유체(1031)는 코너(1063)의 도전 재료를 산화시키기 위하여, 코너(1063)에 전류를 도전시키기에 충분한 도전성이 있고(a), 코너(1063)에서 산화된 재료를 제거하기에 충분한 반응성이 있으며(b), 간극(1060)의 측벽(1064)으로부터 산화되지 않은 재료를 제거할 만큼 반응성이 있는 것(c)은 아니다. 다른 방안으로, 실리콘 측벽(1064)의 에칭 레이트를 감소시키기 위하여 에탄 글리콜이 전해질 유체(1031)에 부가될 수 있다. 다른 실시예에서, 상술된 바와 같이, 코너(1063)로부터 재료가 제거되는 것을 허용하면서, 측벽(1064)에서의 재료 제거 레이트를 제어하기 위하여 전해질 유체(1031)에 배치될 수 있다.In one form of this embodiment, the current flows from the
도 10E는 코너(1063)(도 10D)가 둥글게 되어서 무딘 코너(1063a)를 형성한 이후에 도 10D에 도시된 마이크로전자 기판(1010)의 일부를 도시한다. 본 실시예의 한 형태에서, 코너(1063a)의 횡단면은 거의 원형 아크를 한정할 수 있다. 다른 실시예에서, 무딘 코너(1063a)는 다른 형태를 가질 수 있다. 상기 일부 실시예에서, 무딘 코너(1063a)는 도 10D에 도시된 예리한 코너(1063) 보다 둥글게 되거나 또는 덜 예리할 수 있다.FIG. 10E shows a portion of the
도 10F는 측벽(1064)을 코팅하기 위하여, 간극(1060)에 배치된 게이트 산화물 재료(1066)를 도시한다. 게이트들은 간극(1060) 내에 게이트 산화물(1066)에 종래 게이트 재료(1067)를 배치함으로써 형성될 수 있다.10F shows the
도 10A 내지 F에 대해서 상술된 공정의 실시예의 한 형태는 도전 재료(1011)의 상부층(1065) 및 측벽(1064) 사이의 접합부에 형성된 초기 예리한 코너(1063)가 마이크로전자 기판(1110)의 온도를 실온 이상으로 크게 상승시키지 않고 무디게 형성되거나 또는 둥글게 될 수 있다. 따라서 무디게 형성된 코너(1063a)는 마이크로전자 기판(1010)의 동작 동안 전자기 신호를 덜 방출하며, 이것은 마이크로전자 기판(1010)의 다른 형태와 간섭된다. 추가로, 마이크로전자 기판은 고온 환경에서의 시간 소모가 적은 결과로 제조 비용이 저렴해지고 신뢰성이 더욱 개선될 수 있다.One form of embodiment of the process described above with respect to FIGS. 10A-F is that the initial
도 10A 내지 F에 대해서 상술된 방법의 실시예의 다른 형태는 본 방법이 자가 한정될 있다는 것이다. 예를 들어, 코너(1063)의 도전 재료(1011)가 산화되고 에칭되므로, 코너(1063)는 더욱 무디게 형성되고 전극(1020)과 유체 교통하는 다른 도전 표면들 보다 빠르게 전류를 견인할 가능성이 작아진다. 따라서 본 방법은 다른 재료 제거 공정과 접근하여 모니터될 필요는 없다.Another form of embodiment of the method described above with respect to FIGS. 10A-F is that the method is self-defined. For example, since the
도 11은 본 발명의 다른 실시예에 따라 마이크로전자 기판(1110)의 도전 코너를 둥글게 하거나 또는 무디게 형성하기 위한 공정을 부분 및 개략적으로 도시한다. 본 실시예의 한 형태에서, 마이크로전자 기판(1110)은 일반적으로 도 10B에 대해서 상술된 것과 동일 방식으로 배열된 질화물층(1115), 산화물층(1114) 및 도전 재료(1111)를 포함할 수 있다. 간극들(1160)은 일반적으로 도 10B에 대해서 상술된 것과 유사한 방식으로 질화물층(1115) 및 산화물층(1114)을 통해서 도전 재료(1111) 안으로 에칭된다. 간극들(1160)은 이 간극들(1160)이 도전 재료들(1111)의 상부 표면(1165)을 교차하는 날카로운 코너들(1163)을 형성하는 측벽(1164)을 구비할 수 있다.FIG. 11 shows, in part and in schematic form, a process for rounding or blunting the conductive corners of the
본 실시예의 추가 형태에서, 제 1 전극(1120a) 및 제 2 전극(1120b)은 코너(1163)에서 산화물층(1114) 및 질화물층(1115)을 먼저 에칭 백하지 않고 처음에 날카로운 코너들(1163)을 둥글게 하기 위하여, 마이크로전자 기판(1110) 상에 배치된 전해질(1131)과 유체 교통하도록 배치될 수 있다. 따라서 산화물층(1114) 및 질화물층들(1115)은 적어도 이 산화물층(1114) 및 질화물층들(1115)이 마이크로전자 기판(1110)으로부터 제거될 때까지, 초기에는 둥근 코너(1063a)에 걸쳐 있을 수 있다. 본 방법의 장점은 도 10C에 대해서 상술된 단계를 제거할 수 있다는 것이다.In a further form of this embodiment, the
상술된 설명에서, 비록, 본 발명의 특정 실시예는 본원에서 예시적인 목적으로 기술되었지만, 본 발명의 정신 및 범주 내에서 여러 변형 형태가 이루어질 수 있다는 것을 이해할 수 있다. 예를 들어, 상술된 공정들은 STI 부분들 이외에 다른 부분들을 형성하는데 사용될 수 있다. 따라서 본 발명은 첨부된 청구범위에 의해서만 한정된다.In the foregoing description, although specific embodiments of the invention have been described herein for illustrative purposes, it will be understood that various modifications may be made within the spirit and scope of the invention. For example, the processes described above can be used to form other portions in addition to the STI portions. Accordingly, the invention is limited only by the appended claims.
Claims (71)
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/887,767 | 2001-06-21 | ||
US09/888,084 US7112121B2 (en) | 2000-08-30 | 2001-06-21 | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
US09/888,002 US7160176B2 (en) | 2000-08-30 | 2001-06-21 | Methods and apparatus for electrically and/or chemically-mechanically removing conductive material from a microelectronic substrate |
US09/888,084 | 2001-06-21 | ||
US09/888,002 | 2001-06-21 | ||
US09/887,767 US7094131B2 (en) | 2000-08-30 | 2001-06-21 | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material |
PCT/US2002/019496 WO2003001582A2 (en) | 2001-06-21 | 2002-06-20 | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040021616A KR20040021616A (en) | 2004-03-10 |
KR100598477B1 true KR100598477B1 (en) | 2006-07-11 |
Family
ID=27420529
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037016756A KR100598477B1 (en) | 2001-06-21 | 2002-06-20 | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material |
KR1020037016758A KR100663662B1 (en) | 2001-06-21 | 2002-06-20 | Method and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020037016758A KR100663662B1 (en) | 2001-06-21 | 2002-06-20 | Method and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate |
Country Status (6)
Country | Link |
---|---|
EP (2) | EP1399956A2 (en) |
JP (2) | JP4446271B2 (en) |
KR (2) | KR100598477B1 (en) |
CN (1) | CN100356523C (en) |
AU (1) | AU2002316303A1 (en) |
WO (2) | WO2003001582A2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6848970B2 (en) | 2002-09-16 | 2005-02-01 | Applied Materials, Inc. | Process control in electrochemically assisted planarization |
US6837983B2 (en) * | 2002-01-22 | 2005-01-04 | Applied Materials, Inc. | Endpoint detection for electro chemical mechanical polishing and electropolishing processes |
US7842169B2 (en) | 2003-03-04 | 2010-11-30 | Applied Materials, Inc. | Method and apparatus for local polishing control |
US7998335B2 (en) | 2005-06-13 | 2011-08-16 | Cabot Microelectronics Corporation | Controlled electrochemical polishing method |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01241129A (en) * | 1988-03-23 | 1989-09-26 | Toshiba Corp | Manufacture of semiconductor device |
KR960006714B1 (en) * | 1990-05-28 | 1996-05-22 | 가부시끼가이샤 도시바 | Semiconductor device fabrication process |
JPH10189909A (en) * | 1996-12-27 | 1998-07-21 | Texas Instr Japan Ltd | Dielectric capacitor and dielectric memory and manufacture thereof |
US5911619A (en) * | 1997-03-26 | 1999-06-15 | International Business Machines Corporation | Apparatus for electrochemical mechanical planarization |
US6171467B1 (en) * | 1997-11-25 | 2001-01-09 | The John Hopkins University | Electrochemical-control of abrasive polishing and machining rates |
KR100280107B1 (en) * | 1998-05-07 | 2001-03-02 | 윤종용 | How to form trench isolation |
US6143155A (en) * | 1998-06-11 | 2000-11-07 | Speedfam Ipec Corp. | Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly |
US6121152A (en) * | 1998-06-11 | 2000-09-19 | Integrated Process Equipment Corporation | Method and apparatus for planarization of metallized semiconductor wafers using a bipolar electrode assembly |
JP4513145B2 (en) * | 1999-09-07 | 2010-07-28 | ソニー株式会社 | Semiconductor device manufacturing method and polishing method |
US6797623B2 (en) * | 2000-03-09 | 2004-09-28 | Sony Corporation | Methods of producing and polishing semiconductor device and polishing apparatus |
US6867448B1 (en) * | 2000-08-31 | 2005-03-15 | Micron Technology, Inc. | Electro-mechanically polished structure |
JP2002093761A (en) * | 2000-09-19 | 2002-03-29 | Sony Corp | Polishing method, polishing system, plating method and plating system |
US6736952B2 (en) * | 2001-02-12 | 2004-05-18 | Speedfam-Ipec Corporation | Method and apparatus for electrochemical planarization of a workpiece |
-
2002
- 2002-06-20 WO PCT/US2002/019496 patent/WO2003001582A2/en active Application Filing
- 2002-06-20 JP JP2003507878A patent/JP4446271B2/en not_active Expired - Fee Related
- 2002-06-20 AU AU2002316303A patent/AU2002316303A1/en not_active Abandoned
- 2002-06-20 WO PCT/US2002/019495 patent/WO2003001581A2/en active Application Filing
- 2002-06-20 CN CNB028122380A patent/CN100356523C/en not_active Expired - Fee Related
- 2002-06-20 EP EP02744464A patent/EP1399956A2/en not_active Withdrawn
- 2002-06-20 KR KR1020037016756A patent/KR100598477B1/en not_active IP Right Cessation
- 2002-06-20 EP EP02746596A patent/EP1399957A2/en not_active Withdrawn
- 2002-06-20 JP JP2003507879A patent/JP2004531899A/en active Pending
- 2002-06-20 KR KR1020037016758A patent/KR100663662B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
WO2003001581A3 (en) | 2003-10-30 |
EP1399957A2 (en) | 2004-03-24 |
EP1399956A2 (en) | 2004-03-24 |
CN1516894A (en) | 2004-07-28 |
WO2003001582A3 (en) | 2003-10-30 |
JP2004531649A (en) | 2004-10-14 |
WO2003001582A2 (en) | 2003-01-03 |
KR20040010773A (en) | 2004-01-31 |
AU2002316303A1 (en) | 2003-01-08 |
JP4446271B2 (en) | 2010-04-07 |
JP2004531899A (en) | 2004-10-14 |
CN100356523C (en) | 2007-12-19 |
KR100663662B1 (en) | 2007-01-03 |
WO2003001581A2 (en) | 2003-01-03 |
KR20040021616A (en) | 2004-03-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7112121B2 (en) | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate | |
US7094131B2 (en) | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material | |
US9214359B2 (en) | Method and apparatus for simultaneously removing multiple conductive materials from microelectronic substrates | |
US20030129927A1 (en) | Methods and apparatus for selectively removing conductive material from a microelectronic substrate | |
US7578923B2 (en) | Electropolishing system and process | |
US6103096A (en) | Apparatus and method for the electrochemical etching of a wafer | |
US20070111641A1 (en) | Methods and apparatus for electromechanically and/or electrochemically-mechanically removing conductive material from a microelectronic substrate | |
KR20040104480A (en) | Methods and apparatus for electrochemical-mechanical processing of microelectronic workpieces | |
US7598175B2 (en) | Apparatus and method for confined area planarization | |
US7427337B2 (en) | System for electropolishing and electrochemical mechanical polishing | |
US7524410B2 (en) | Methods and apparatus for removing conductive material from a microelectronic substrate | |
KR100598477B1 (en) | Microelectronic substrate having conductive material with blunt cornered apertures, and associated methods for removing conductive material | |
US6827870B1 (en) | Method and apparatus for etching and deposition using micro-plasmas | |
KR100888244B1 (en) | Method for etching layers deposited on transparent substrates such as a glass substrate, transparent substrate etched by the method, display screen incorporating the substrate and etching device | |
US4634826A (en) | Method for producing electric circuits in a thin layer, the tool to implement the method, and products obtained therefrom | |
CN100413037C (en) | Methods and apparatus for electrical, mechanical and/or chemical removal of conductive material from a microelectronic substrate | |
US20050029106A1 (en) | Reduction of defects in conductive layers during electroplating | |
JP2004531899A5 (en) | ||
US20090020437A1 (en) | Method and system for controlled material removal by electrochemical polishing | |
JP3270117B2 (en) | Electrochemical element | |
JPS62158330A (en) | Semiconductor manufacturing equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120620 Year of fee payment: 7 |
|
LAPS | Lapse due to unpaid annual fee |