KR100595857B1 - Method for fabricating semiconductor using porous region - Google Patents

Method for fabricating semiconductor using porous region Download PDF

Info

Publication number
KR100595857B1
KR100595857B1 KR1020030101479A KR20030101479A KR100595857B1 KR 100595857 B1 KR100595857 B1 KR 100595857B1 KR 1020030101479 A KR1020030101479 A KR 1020030101479A KR 20030101479 A KR20030101479 A KR 20030101479A KR 100595857 B1 KR100595857 B1 KR 100595857B1
Authority
KR
South Korea
Prior art keywords
forming
porous region
region
layer
semiconductor device
Prior art date
Application number
KR1020030101479A
Other languages
Korean (ko)
Other versions
KR20050070903A (en
Inventor
고관주
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030101479A priority Critical patent/KR100595857B1/en
Publication of KR20050070903A publication Critical patent/KR20050070903A/en
Application granted granted Critical
Publication of KR100595857B1 publication Critical patent/KR100595857B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

본 발명은 다공 영역을 이용하여 Box를 형성하고, 상기 Box 상부에 PMOS 및 NMOS형성하는 반도체 소자 형성 방법에 관한 것이다.The present invention relates to a method for forming a semiconductor device using a porous region and forming a PMOS and an NMOS on the box.

본 발명의 다공 영역을 이용한 반도체 소자 형성 방법은 Box 및 소자분리막에 의해 소자의 분리가 완전하여 누설전류를 방지함으로써 소자를 보다 더 안정적으로 형성하고 수율을 유지하는 효과가 있다.The method of forming a semiconductor device using the porous region of the present invention has the effect of forming a device more stably and maintaining a yield by preventing leakage current since the device is completely separated by a box and a device isolation film.

소자분리막, BoxDevice Separator, Box

Description

다공 영역을 이용한 반도체 소자 형성 방법{Method for fabricating semiconductor using porous region} Method for fabricating semiconductor device using porous region {Method for fabricating semiconductor using porous region}             

도 1a 내지 도 2e는 종래기술에 의한 반도체 제조 방법의 공정 단면도.1A to 2E are process cross-sectional views of a semiconductor manufacturing method according to the prior art.

도 2a 내지 도 2f는 본 발명에 의한 반도체 제조 방법의 공정 단면도.2A to 2F are cross-sectional views of a semiconductor manufacturing method of the present invention.

본 발명은 다공 영역을 이용한 반도체 소자 형성 방법에 관한 것으로, 보다 자세하게는 다공 영역을 형성하고 그 상부에 에피층을 형성한 후,상기 다공 영역을 이용하여 Box(Buried oxide, 이하 Box)를 형성하고, 소자분리막을 형성한 후 게이트를 형성하는 반도체 소자 형성 방법에 관한 것이다.The present invention relates to a method of forming a semiconductor device using a porous region, and more particularly, to form a porous region and an epitaxial layer formed thereon, and to form a box (Buried oxide, hereinafter referred to as Box) using the porous region. The present invention relates to a semiconductor device forming method for forming a gate after forming a device isolation film.

도 1a 내지 도 1e는 종래기술에 의한 반도체 소자 형성 방법에 관한 것이다.1A to 1E relate to a method of forming a semiconductor device according to the prior art.

먼저, 도 1a와 같이, 실리콘기판(11) 상에 소자분리막(12)을 형성한 다음, 마스크 공정 및 이온주입공정을 이용하여 PMOS(13) 및 NMOS(14)을 각각 형성한다.First, as shown in FIG. 1A, the device isolation layer 12 is formed on the silicon substrate 11, and then the PMOS 13 and the NMOS 14 are formed using a mask process and an ion implantation process, respectively.

다음, 도 1b와 같이, 패드 산화막(15)을 기판 전면에 형성하고 마스크 공정 을 실시하여 PMOS 영역 및 NMOS 영역에 대해 각종 이온주입공정을 실시한다. 예를 들면, 필드스톱(Field stop) 이온 주입, 펀치스루(Punch through) 이온주입, 문턱전압 조절용 이온주입 또는 채널 이온주입 등을 실시한다. 이후에 패드 산화막은 제거된다.Next, as shown in FIG. 1B, the pad oxide film 15 is formed on the entire surface of the substrate and subjected to a mask process to perform various ion implantation processes for the PMOS region and the NMOS region. For example, field stop ion implantation, punch-through ion implantation, ion implantation for threshold voltage regulation, or channel ion implantation are performed. The pad oxide film is then removed.

다음, 도 1c와 같이, 반도체 기판 전면에 게이트산화막(16)과 도핑되지 않은 폴리실리콘(17)을 적층하여 형성한 다음, 마스크공정 및 이온주입공정을 실시하여, NMOS 영역에는 As 또는 P을 도핑하여 n+로 도핑된 폴리실리콘(18)을 형성하고, PMOS 영역에는 B 또는 BF4를 도핑하여 p+로 도핑된 폴리실리콘(19)을 형성하여 듀얼 폴리실리콘을 형성한다.Next, as shown in FIG. 1C, the gate oxide layer 16 and the undoped polysilicon 17 are stacked on the entire surface of the semiconductor substrate, followed by a mask process and an ion implantation process, and then doping As or P into the NMOS region. To form polysilicon 18 doped with n +, and polysilicon doped with p + to form dual polysilicon by doping B or BF 4 in the PMOS region.

다음, 도 1d와 같이, 듀얼 폴리실리콘 상에 물리적 증착법 또는 화학적 증착법을 이용하여 낮은 저항을 가지는 금속층을 형성하고, 금속층상에는 게이트 패터닝을 위한 하드마스크를 형성한다. 사진/식각공정을 이용하여 게이트 전극을 패터닝하여 듀얼 폴리실리콘과 금속(20) 및 하드마스크(21)가 적층된 구조를 갖는 게이트 전극을 형성한다.Next, as shown in FIG. 1D, a metal layer having low resistance is formed on the dual polysilicon using physical vapor deposition or chemical vapor deposition, and a hard mask for gate patterning is formed on the metal layer. The gate electrode is patterned using a photo / etch process to form a gate electrode having a structure in which dual polysilicon, a metal 20, and a hard mask 21 are stacked.

다음, 도 1e와 같이 선택적 산화공정(selective oxidation), LDD(Lightly Doped Drain) 이온주입공정 및 스페이서(22) 형성공정을 진행한다. 이후에 NMOS 영역에 대하여 마스크 공정 및 이온주입공정을 진행하여 n+ 소오스/드레인 영역(23)을 형성한다. PMOS 영역에 대하여 마스크 공정 및 이온주입공정을 진행하여 p+ 소오스/드레인 영역(24)을 형성함으로써 통상의 듀얼 폴리실리콘/금속 적층 구조의 게이트 전극을 구비한 트랜지스터를 완성한다.Next, as shown in FIG. 1E, a selective oxidation process, a lightly doped drain (LDD) ion implantation process, and a spacer 22 formation process are performed. Thereafter, a mask process and an ion implantation process are performed on the NMOS region to form an n + source / drain region 23. A mask process and an ion implantation process are performed on the PMOS region to form the p + source / drain region 24, thereby completing a transistor having a gate electrode having a conventional dual polysilicon / metal stacked structure.

그러나, 상기와 같은 종래의 반도체 소자 형성 방법은 고 집적화가 진행될수록 반도체 소자의 피치(Pitch)는 점점 더 작아지고 그에 따라 트렌치의 폭 및 깊이도 작아지면서 웰에서 발생되는 누설전류(Leakage)의 문제점이 있다.However, in the conventional method of forming a semiconductor device as described above, as the integration becomes higher, the pitch of the semiconductor device becomes smaller and accordingly, the width and depth of the trench become smaller, thereby causing problems of leakage currents generated in the wells. There is this.

따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 오존 또는 산소 분위기하에서 다공 영역을 형성하고 상기 다공 영역에 에피층을 형성한 후 상기 다공 영역을 Box로 형성함으로써 누설 전류문제를 해결할 수 있는 반도체 제조 방법을 제공함에 본 발명의 목적이 있다.Accordingly, the present invention is to solve the problems of the prior art as described above, by forming a porous region in an ozone or oxygen atmosphere and forming an epitaxial layer in the porous region and then forming the porous region into a box to solve the leakage current problem. It is an object of the present invention to provide a semiconductor manufacturing method that can be solved.

본 발명의 실시예에 따른 다공영역을 이용한 반도체 소장 형성 방법에는 기판상에 패턴을 형성하는 단계; 상기 패턴이 형성된 소정 영역을 애노다이징 시킴으로써 다공영역을 형성하고, 형성된 다공영역에 오존 또는 산소 분위기에서 열산화하여 산화막을 형성하도록 하는 단계; 상기 기판을 에피텍셜 성장하여 에피층을 형성하는 단계; 상기 에피층에 소자분리막을 형성하는 단계; 상기 소자분리막에 의해 분리된 에피층에 소정의 불순물을 이용하여 도핑시키는 단계; 및 상기 분리된 에피층위에 게이트를 형성하는 단계;가 포함된다.According to an embodiment of the present invention, a method for forming a semiconductor element using a porous region may include forming a pattern on a substrate; Forming a porous region by anodizing a predetermined region where the pattern is formed, and thermally oxidizing the formed porous region in an ozone or oxygen atmosphere to form an oxide film; Epitaxially growing the substrate to form an epitaxial layer; Forming an isolation layer in the epi layer; Doping the epitaxial layer separated by the device isolation layer using predetermined impurities; And forming a gate on the separated epitaxial layer.

본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.Details of the above object and technical configuration of the present invention and the effects thereof according to the present invention will be more clearly understood by the following detailed description with reference to the drawings showing preferred embodiments of the present invention.

도 2a 내지 도 2f는 본 발명에 의한 반도체 소자의 형성 방법에 관한 공정 단면도이다.2A to 2F are cross-sectional views illustrating a method of forming a semiconductor device according to the present invention.

먼저, 도 2a는 기판상에 패턴을 형성하는 단계이다. 도에서 보는 바와 같이 기판(31)상에 포토레지스트를 도포하고 노광 및 현상 공정을 통해 패턴(32)을 형성한다. 이때 상기 패턴은 반도체 소자의 디자인 룰(Design Rule)에 따라 달리 할 수 있으나 패턴의 오픈 영역의 최소한의 너비는 PMOS와 NMOS를 합친 너비보다는 커야 한다.First, FIG. 2A is a step of forming a pattern on a substrate. As shown in the figure, a photoresist is applied on the substrate 31 and the pattern 32 is formed through an exposure and development process. At this time, the pattern may be different according to the design rule of the semiconductor device, but the minimum width of the open area of the pattern should be larger than the combined width of the PMOS and the NMOS.

다음, 도 2b는 상기 패턴을 이용하여 기판의 소정 영역에 오존 또는 산소 분위기에서 다공 영역을 형성하는 단계이다. 도에서 보는 바와 같이 오존 또는 산소 분위기에서 상기 형성된 패턴의 오픈 영역에 다공 영역(33)을 형성한다. 이때 상기 다공 영역 내에 오존이나 산소가 충분히 함유될 수 있도록 처리 시간을 충분히 길게 한다. 그리고 상기 형성된 패턴을 제거한다.Next, FIG. 2B is a step of forming a porous region in an ozone or oxygen atmosphere in a predetermined region of the substrate using the pattern. As shown in the figure, the porous region 33 is formed in the open region of the formed pattern in an ozone or oxygen atmosphere. At this time, the treatment time is sufficiently long so that ozone or oxygen can be sufficiently contained in the porous region. And the formed pattern is removed.

다음, 도 2c는 상기 기판에 에피텍셜 성장으로 에피층을 형성하고 상기 다공 영역을 아노다이징하여 산화막을 형성하는 단계이다. 도에서 보는 바와 같이 기판상에 실리콘이 에피텍셜 성장하여 에피층(34)을 형성한다. 상기 에피층은 3000 내지 7000Å의 두께로 성장시켜 소자가 안정되게 동작할 수 있게 한다. 이어서, 아노다이징(anodizing)을 실시하여 상기 다공 영역이 산화막이 되도록 한다. 즉, 다공 영역에 함유되어 있는 오존 또는 산소가 상기 아노다이징을 통해서 실리콘과 반응하여 산화막을 형성 시키게 된다. 또한 이러한 산화막은 실리콘 내부에 형성되어 있어 "매몰 산화물(Buried Oxide, 이하 Box)"(35)이라고 한다.Next, FIG. 2C is a step of forming an epitaxial layer on the substrate by epitaxial growth and anodizing the porous region to form an oxide film. As shown in the figure, silicon epitaxially grows on the substrate to form an epitaxial layer 34. The epi layer is grown to a thickness of 3000 to 7000 Å to allow the device to operate stably. Then, anodizing is performed so that the porous region becomes an oxide film. That is, ozone or oxygen contained in the porous region reacts with silicon through the anodization to form an oxide film. In addition, such an oxide film is formed inside silicon and is referred to as " Buried Oxide (hereinafter referred to as Box) "

다음, 도 2d는 상기 에피층에 소자분리막을 형성하는 단계이다. 도에서 보는 바와 같이 상기 Box 상에 소자분리막(36)을 형성한다. 이때 상기 소자분리막을 형성할 때 형성되는 트렌치는 Box 상부에 형성되도록 패턴하고, Box를 식각 정지층으로 하여 식각한다. 따라서 상기 에피층이 소자분리막과 Box에 의해 완전히 서로 분리되어진다.Next, FIG. 2D is a step of forming an isolation layer on the epitaxial layer. As shown in the figure, an isolation layer 36 is formed on the box. In this case, the trenches formed when the device isolation layer is formed are patterned to be formed on the box, and the box is etched using the etching stop layer. Therefore, the epi layer is completely separated from each other by the device isolation layer and the box.

다음, 도 2e는 상기 소자분리막에 의해 분리된 에피층에 도핑하는 단계이다. 도에서 보는 바와 같이 소자분리막과 Box에 의해 분리된 에피층에 B, Ga, In 및 Ti과 같은 3가 원소를 이온 주입하여 P형 영역(37)을 형성하고, 나머지 다른 분리된 에피층에는 P, As, Sb 및 Bi과 같은 5가 원소를 이온 주입하여 N형 영역(38)을 형성한다. 즉, 상기 두 영역을 형성할 때 포토레지스트로 P 또는 N형이 형성될 영역만을 오픈하고 이온 주입하여 PMOS 영역 및 NMOS 영역을 형성한다.Next, FIG. 2E illustrates a step of doping the epitaxial layer separated by the device isolation layer. As shown in the figure, P-type regions 37 are formed by ion implanting trivalent elements such as B, Ga, In, and Ti into the epitaxial layer separated by the device isolation film and the box, and P on the other separated epitaxial layer. N-type region 38 is formed by ion implantation of pentavalent elements such as, As, Sb, and Bi. That is, when forming the two regions, only the region where the P or N type is to be formed by photoresist is opened and ion implanted to form the PMOS region and the NMOS region.

다음, 도 2f는 상기 분리된 에피층상에 게이트를 형성하는 단계이다. 도에서 보는 바와 같이 상기 에피층 상부에 게이트 절연막 및 폴리실리콘을 형성하고 식각하여 게이트(39)를 형성한다. 이어서 측벽 및 소오스/드레인 등의 후속 공정으로 반도체 소자를 형성한다.Next, FIG. 2F is a step of forming a gate on the separated epitaxial layer. As shown in the figure, a gate insulating film and polysilicon are formed on the epitaxial layer and etched to form a gate 39. Subsequently, the semiconductor device is formed by a subsequent process such as sidewalls and source / drain.

상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.It will be apparent that changes and modifications incorporating features of the invention will be readily apparent to those skilled in the art by the invention described in detail. It is intended that the scope of such modifications of the invention be within the scope of those of ordinary skill in the art including the features of the invention, and such modifications are considered to be within the scope of the claims of the invention.

따라서, 본 발명의 다공 영역을 이용한 반도체 소자 형성 방법은 Box 및 소자분리막에 의해 소자의 분리가 완전하여 누설전류를 방지함으로써 소자를 보다 더 안정적으로 형성하고 수율을 유지하는 효과가 있다.Therefore, the method of forming a semiconductor device using the porous region of the present invention has the effect of forming the device more stably and maintaining the yield by preventing the leakage current because the device is completely separated by the box and the device isolation film.

Claims (4)

기판상에 패턴을 형성하는 단계;Forming a pattern on the substrate; 상기 패턴이 형성된 소정 영역을 애노다이징 시킴으로써 다공영역을 형성하고, 형성된 다공영역에 오존 또는 산소 분위기에서 열산화하여 산화막을 형성하도록 하는 단계;Forming a porous region by anodizing a predetermined region where the pattern is formed, and thermally oxidizing the formed porous region in an ozone or oxygen atmosphere to form an oxide film; 상기 기판을 에피텍셜 성장하여 에피층을 형성하는 단계;Epitaxially growing the substrate to form an epitaxial layer; 상기 에피층에 소자분리막을 형성하는 단계;Forming an isolation layer in the epi layer; 상기 소자분리막에 의해 분리된 에피층에 소정의 불순물을 이용하여 도핑시키는 단계; 및Doping the epitaxial layer separated by the device isolation layer using predetermined impurities; And 상기 분리된 에피층위에 게이트를 형성하는 단계;가 포함되는 다공 영역을 이용한 반도체 소자 형성 방법.And forming a gate on the separated epitaxial layer. 제 1항에 있어서,The method of claim 1, 상기 에피층의 두께는 3000 내지 7000Å임을 특징으로 하는 다공 영역을 이용한 반도체 소자 형성 방법.The thickness of the epi layer is a semiconductor device forming method using a porous region, characterized in that 3000 to 7000Å. 제 1항에 있어서,The method of claim 1, 상기 다공 영역에는 오존 또는 산소가 함유되어 있음을 특징으로 하는 다공 영역을 이용한 반도체 소자 형성 방법.The method of forming a semiconductor device using the porous region, characterized in that the porous region contains ozone or oxygen. 제 1항에 있어서,The method of claim 1, 상기 산화막은 매몰 산화막으로 상기 소자분리막과 함께 에피층을 완전히 분리시키는 것을 특징으로 하는 다공 영역을 이용한 반도체 소자 형성 방법,The oxide film is a buried oxide film is a semiconductor device forming method using a porous region, characterized in that to completely separate the epi layer with the device isolation film,
KR1020030101479A 2003-12-31 2003-12-31 Method for fabricating semiconductor using porous region KR100595857B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030101479A KR100595857B1 (en) 2003-12-31 2003-12-31 Method for fabricating semiconductor using porous region

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101479A KR100595857B1 (en) 2003-12-31 2003-12-31 Method for fabricating semiconductor using porous region

Publications (2)

Publication Number Publication Date
KR20050070903A KR20050070903A (en) 2005-07-07
KR100595857B1 true KR100595857B1 (en) 2006-06-30

Family

ID=37260923

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030101479A KR100595857B1 (en) 2003-12-31 2003-12-31 Method for fabricating semiconductor using porous region

Country Status (1)

Country Link
KR (1) KR100595857B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077301B1 (en) * 2009-04-09 2011-10-26 주식회사 하이닉스반도체 Method for fabricating semiconductor device having low contact resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077301B1 (en) * 2009-04-09 2011-10-26 주식회사 하이닉스반도체 Method for fabricating semiconductor device having low contact resistance

Also Published As

Publication number Publication date
KR20050070903A (en) 2005-07-07

Similar Documents

Publication Publication Date Title
US6153455A (en) Method of fabricating ultra shallow junction CMOS transistors with nitride disposable spacer
JP2826924B2 (en) Method of manufacturing MOSFET
US7714394B2 (en) CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same
US20070108514A1 (en) Semiconductor device and method of fabricating the same
US10411112B2 (en) Semiconductor device with silicon layer containing carbon
US8022439B2 (en) Semiconductor device comprising gate electrode surrounding entire circumference of channel region and method for manufacturing the same
KR20060080882A (en) Insulated gate field-effect transistor and a method of manufacturing the same
KR100506055B1 (en) Method for manufacturing transistor of semiconductor device
KR20010110769A (en) SEMICONDUCTOR DEVICE WITH AN INTEGRATED CMOS CIRCUIT WITH MOS TRANSISTORS HAVING SILICON-GERMANIUM (Si1-xGex) GATE ELECTRODES, AND METHOD OF MANUFACTURING SAME
US8877575B2 (en) Complementary junction field effect transistor device and its gate-last fabrication method
US20030141551A1 (en) Semiconductor device having a gate electrode with a sidewall insulating film and manufacturing method thereof
US20090065859A1 (en) Trench transistor and method for manufacturing the same
KR0143713B1 (en) Transistors and manufacturing methods thereof
JP2007088138A (en) Method for manufacturing semiconductor device
US20090114957A1 (en) Semiconductor device and method of manufacturing the same
KR100595857B1 (en) Method for fabricating semiconductor using porous region
KR100259593B1 (en) A method of fabricating semiconductor device
JP4146121B2 (en) Manufacturing method of semiconductor device
KR100610460B1 (en) CMOS transistor and method for manufacturing the same
KR100313783B1 (en) Method for fabricating metal oxide semiconductor transistor
KR100423094B1 (en) Method for preventing bridge of silicide
US7208384B2 (en) Transistors and manufacturing methods thereof
KR100497221B1 (en) Method For Manufacturing Semiconductor Devices
JP3956879B2 (en) Manufacturing method of semiconductor integrated circuit device
KR100262010B1 (en) Method for fabricating transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee