KR100589691B1 - A silicon wafer - Google Patents
A silicon wafer Download PDFInfo
- Publication number
- KR100589691B1 KR100589691B1 KR1020040111403A KR20040111403A KR100589691B1 KR 100589691 B1 KR100589691 B1 KR 100589691B1 KR 1020040111403 A KR1020040111403 A KR 1020040111403A KR 20040111403 A KR20040111403 A KR 20040111403A KR 100589691 B1 KR100589691 B1 KR 100589691B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- silicon wafer
- defect
- silicon
- present
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Abstract
본 발명에 따른 실리콘 웨이퍼는 FPD(flow pattern defect)와 DSOD(direct surface oxide defect)가 공존하는 제1 영역, FPD는 존재하지 않고 DSOD 만 존재하는 제2 영역, 산화적층결함 영역으로 이루어지는 제3 영역, 및 베이컨시(vacancy) 우세 무결함 영역 및 인터스티셜(interstitial) 우세 무결함 영역 중 적어도 어느 하나가 형성되는 제4 영역이 형성된다. 또한, 본 발명에 따른 실리콘 웨이퍼는 초기산소농도가 9.5 ppma(parts per million atoms, New ASTM)과 실질적으로 동일하거나 작은 값을 가지면서 1 × 106 내지 2.5 × 1016 개/cm3의 탄소가 첨가된다. According to the present invention, a silicon wafer includes a first region in which a flow pattern defect (FPD) and a direct surface oxide defect (DSOD) coexist, a second region in which only a DSOD is present without FPD, and a third region including an oxidative lamination region And a fourth region in which at least one of the vacancy predominant defect free region and the interstitial predominant defect free region is formed. In addition, the silicon wafer according to the present invention has an initial oxygen concentration substantially equal to or less than 9.5 ppma (parts per million atoms, New ASTM) and has a carbon content of 1 × 10 6 to 2.5 × 10 16 pieces / cm 3 . Is added.
단결정, 실리콘, 초크랄스키, 결함, 산소Monocrystalline, Silicon, Czochralski, Defective, Oxygen
Description
도 1은 본 발명에 따른 실리콘 웨이퍼에서 서로 다른 결함 특성을 갖는 영역들의 배치상태를 도시한 평면도이다.1 is a plan view showing an arrangement of regions having different defect characteristics in a silicon wafer according to the present invention.
도 2는 본 발명에 따른 실리콘 웨이퍼를 제조하기 위하여 초크랄스키 법을 이용하여 실리콘 단결정을 성장시킬 때, 단결정 실리콘 잉곳의 길이에 따른 성장 속도를 개략적으로 도시한 도면이다. 2 is a view schematically showing a growth rate along the length of a single crystal silicon ingot when growing a silicon single crystal by using the Czochralski method to manufacture a silicon wafer according to the present invention.
도 3은 실리콘 웨이퍼의 각 영역에서의 산소석출경향 차이를 나타낼 수 있는 열처리 사이클의 일례를 도시한 도면이다. 3 is a diagram illustrating an example of a heat treatment cycle that may exhibit a difference in oxygen precipitation tendency in each region of a silicon wafer.
도 4는 실시예 1에 따른 실리콘 웨이퍼에 도 3에 따른 열처리를 수행한 후 MLCT(minority carrier life time) 스캐닝한 이미지이다. FIG. 4 is an image of a minority carrier life time (MLCT) scan after the heat treatment according to FIG. 3 is performed on the silicon wafer according to Example 1. FIG.
도 5는 실리콘 웨이퍼의 산화적층결함을 검출할 수 있는 열처리 사이클의 일례를 도시한 도면이다. 5 is a diagram illustrating an example of a heat treatment cycle capable of detecting oxidative lamination defects of a silicon wafer.
도 6은 실시예 1에 따른 실리콘 웨이퍼에 도 5에 따른 열처리를 수행한 후 산화적층결함을 맵핑(mapping)한 도면이다. FIG. 6 is a view illustrating mapping an oxidative stacked defect after performing a heat treatment according to FIG. 5 on a silicon wafer according to Example 1. FIG.
도 7은 실시예 1에 따른 실리콘 웨이퍼에 소정의 열처리를 수행한 후 DSOD를 평가한 도면이다. 7 is a diagram illustrating a DSOD after performing a predetermined heat treatment on the silicon wafer according to Example 1. FIG.
도 8a는 실시예 1에 따른 실리콘 웨이퍼의 GOI(gate oxide integrity) 평가 결과를 도시한 것이다. FIG. 8A shows the result of a gate oxide integrity (GOI) evaluation of a silicon wafer according to Example 1. FIG.
도 8b는 비교예에 따른 실리콘 웨이퍼의 GOI 평가 결과를 도시한 것이다. 8B illustrates a GOI evaluation result of a silicon wafer according to a comparative example.
본 발명은 실리콘 웨이퍼에 관한 것으로, 보다 상세하게는 실리콘 웨이퍼 내의 산소농도를 저감시키면서 산화막 내압 특성을 향상시킬 수 있는 실리콘 웨이퍼에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon wafer, and more particularly, to a silicon wafer capable of improving oxide film breakdown voltage characteristics while reducing oxygen concentration in the silicon wafer.
최근 정보기술(information technology, IT) 산업 등의 발달에 의해 이러한 정보기술 산업의 핵심 기술에 해당하는 반도체에 대한 관심이 높아지고 있다. 또한, 이러한 반도체는 컴퓨터, 가전제품, 휴대폰, 액정표시장치 등의 다양한 분야에 적용될 수 있어 이러한 반도체 기술에 대한 연구가 활발하게 진행되고 있다. Recently, with the development of the information technology (IT) industry, interest in semiconductors, which are the core technologies of the information technology industry, is increasing. In addition, such semiconductors can be applied to various fields such as computers, home appliances, mobile phones, liquid crystal displays, and the like, and research on such semiconductor technologies is being actively conducted.
반도체를 제조하기 위해서는 웨이퍼를 제조하고 이러한 웨이퍼에 소정의 이온을 주입하고 회로 패턴을 형성하는 단계 등을 거쳐야 한다. 이 때, 웨이퍼의 제조를 위해서는 먼저 단결정 실리콘을 잉곳(ingot) 형태로 성장시켜야 하는데, 이를 위해 초크랄스키(czochralski, CZ) 법 또는 플로팅 존(floating zone, FZ) 법이 적용될 수 있다. 그런데, 플로팅 존 법을 적용하여 단결정 실리콘을 성장시키는 경우에는 대구경의 실리콘 단결정의 제조가 어렵고 공정 비용이 매우 비싼 문제가 있는 바 초크랄스키 법을 적용하여 단결정 실리콘을 성장시키는 것이 일반적이다. In order to manufacture a semiconductor, a process of manufacturing a wafer, injecting predetermined ions into the wafer, and forming a circuit pattern is required. In this case, in order to manufacture a wafer, single crystal silicon must first be grown in an ingot form, and for this, a Czochralski (CZ) method or a floating zone (FZ) method may be applied. However, in the case of growing single crystal silicon by applying the floating zone method, it is common to grow single crystal silicon by applying the Czochralski method, which is difficult to manufacture large diameter silicon single crystal and has a very high process cost.
초크랄스키 법은 석영 도가니(quartz crucible)에서 실리콘을 용융시킨 후 단결정 실리콘의 시드 결정(seed crystal)을 용융 실리콘 내에 담근 후 소정의 속도로 회전시키면서 인상시켜 실리콘 단결정을 성장시키는 방법이다. 이렇게 초크랄스키 법에 의해 제조된 단결정 실리콘 잉곳을 슬라이싱(slicing)하고, 래핑(lapping), 식각, 세정 및 폴리싱 등의 공정을 수행하여 실리콘 웨이퍼의 제조를 완료한다. The Czochralski method is a method of growing a silicon single crystal by melting silicon in a quartz crucible, immersing a seed crystal of single crystal silicon in molten silicon, and then pulling it while rotating at a predetermined speed. The single crystal silicon ingot manufactured by the Czochralski method is sliced, and lapping, etching, cleaning and polishing are performed to complete the manufacture of the silicon wafer.
실리콘 웨이퍼의 벌크 내에 존재하는 산소는 후속하는 반도체 소자의 제조 공정에 의해 발생할 수 있는 금속 불순물을 제거하는 진성 게터링 사이트(intrinsic gettering site)로 작용하므로, 반도체 소자의 작동에 필수적인 것으로 알려져 있다. 또한, 반도체 제조 공정 중 이온주입 공정 진행 시 고온의 열처리가 필수적이므로 이 경우 실리콘 웨이퍼의 변형 등을 막기 위한 고농도의 산소가 필요하였으나, 기술의 발전으로 저온의 열처리가 가능해지면서 높은 산소 농도의 필요성이 줄어들게 되었다. 그 이유는 실리콘 웨이퍼에 존재하는 산소는 후에 조대한 산소석출결함(예를 들면 산화적층결함(oxide induced stacking fault, OiSF)을 발생시켜 리키지 소오스(leakage source)로도 작용할 수 있어 반도체 소자 작동에 역기능을 초래할 수 있기 때문이다. 이는 반도체가 고집적화되고 금속 오염을 제어하는 기술이 발전함에 따라 더욱 큰 문제가 될 수 있다.Oxygen present in the bulk of the silicon wafer is known to be essential for the operation of the semiconductor device because it acts as an intrinsic gettering site to remove metal impurities that may be generated by subsequent semiconductor device manufacturing processes. In addition, high temperature heat treatment is necessary during the ion implantation process during the semiconductor manufacturing process. In this case, a high concentration of oxygen is required to prevent deformation of the silicon wafer, but as the development of technology enables the low temperature heat treatment, a high oxygen concentration is required. It was reduced. The reason is that the oxygen present in the silicon wafer later causes coarse oxygen deposition defects (eg, oxide induced stacking faults (OiSF)), which can also act as a leakage source, adversely affecting semiconductor device operation. This can be a further problem as semiconductors become highly integrated and technologies to control metal contamination are developed.
이러한 문제점을 해결하기 위하여 조대한 산소석출결함으로 성장할 수 있는 잠재적인 핵이 존재하는 산화적층결함 영역을 제거하기 위한 연구가 진행되고 있다. 이러한 방법으로는, 산화적층결함을 실리콘 웨이퍼 면 밖으로 빼내거나 일본 특허공개공보 제1990-267195호에 기재된 발명에서처럼 산화적층결함 영역을 수축시 키는 방법 등이 있다. 그런데, 산화적층결함을 실리콘 웨이퍼 면 밖으로 빼내는 방법은 거대 베이컨시(vacancy) 결함을 증가시켜 수율을 저하시키는 문제가 있고, 산화적층결함영역을 수축하는 방법은 단결정실리콘의 성장속도를 저하시켜야 하므로 생산성을 저하시키는 문제가 있다. In order to solve this problem, research is being conducted to remove the oxidative lamination region in which a potential nucleus that can grow by coarse oxygen precipitation defects is present. As such a method, there is a method of pulling out the oxidized lamination defect out of the silicon wafer surface or shrinking the oxidized lamination defect region as in the invention described in Japanese Patent Laid-Open No. 1990-267195. However, the method of extracting oxidative lamination defects out of the silicon wafer surface has a problem of decreasing yield by increasing large vacancy defects, and the method of shrinking oxidative lamination defect regions has to decrease the growth rate of single crystal silicon to increase productivity. There is a problem of lowering.
조대한 산소석출결함에 의해 발생할 수 있는 문제를 방지하기 위한 또 다른 방법으로 실리콘 웨이퍼의 초기산소농도를 낮추는 방법 등이 있으나, 실리콘 웨이퍼의 초기산소농도를 저하시키는 경우에는 금속 불순물을 제거하는 진성 게터링 능력이 저하되는 문제가 있다. Another method to prevent problems caused by coarse oxygen precipitation is to lower the initial oxygen concentration of the silicon wafer. However, when reducing the initial oxygen concentration of the silicon wafer, intrinsic crab that removes metal impurities There is a problem that the turing ability is reduced.
본 발명은 상기한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 산화적층결함영역이 존재하는 경우에도 조대한 산소석출결함이 석출되는 것을 억제할 수 있고 우수한 진성 게터링 능력을 갖는 실리콘 웨이퍼를 제공하는 것이다. SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a silicon wafer capable of suppressing precipitation of coarse oxygen precipitation defects even in the presence of oxidatively stacked defect regions and having excellent intrinsic gettering capability. It is.
본 발명에 따른 실리콘 웨이퍼는 FPD(flow pattern defect)와 DSOD(direct surface oxide defect)가 공존하는 제1 영역, FPD는 존재하지 않고 DSOD 만 존재하는 제2 영역, 산화적층결함 영역으로 이루어지는 제3 영역, 및 베이컨시(vacancy) 우세 무결함 영역 및 인터스티셜(interstitial) 우세 무결함 영역 중 적어도 어느 하나가 형성되는 제4 영역이 형성된다. 또한, 본 발명에 따른 실리콘 웨이퍼는 초기산소농도가 9.5 ppma(parts per million atoms, New ASTM) 과 실질적으로 동일하 거나 작은 값을 가지면서 1 × 106 내지 2.5 × 1016 개/cm3의 탄소가 첨가된다. According to the present invention, a silicon wafer includes a first region in which a flow pattern defect (FPD) and a direct surface oxide defect (DSOD) coexist, a second region in which only a DSOD is present without FPD, and a third region including an oxidative lamination region And a fourth region in which at least one of the vacancy predominant defect free region and the interstitial predominant defect free region is formed. In addition, the silicon wafer according to the present invention has a carbon value of 1 × 10 6 to 2.5 × 10 16 pieces / cm 3 having an initial oxygen concentration substantially equal to or less than 9.5 ppma (parts per million atoms, New ASTM). Is added.
이 때 상기 초기산소농도는 4.5 내지 9.5 ppma 의 범위에 속하는 것이 바람직하다. 그리고, 상기 실리콘 웨이퍼의 BMD(bulk micro defect) 밀도가 1 × 106 개/cm2과 동일하거나 큰 값을 가질 수 있다. At this time, the initial oxygen concentration is preferably in the range of 4.5 to 9.5 ppma. In addition, a bulk micro defect (BMD) density of the silicon wafer may have a value equal to or greater than 1 × 10 6 holes / cm 2 .
그리고, 상기 제1 영역, 상기 제2 영역, 상기 제3 영역 및 상기 제4 영역은 실리콘 웨이퍼의 중심으로부터 가장자리를 향하면서 차례대로 형성될 수 있다. The first region, the second region, the third region, and the fourth region may be formed in order from the center of the silicon wafer toward the edge.
상기 실리콘 웨이퍼는 초크랄스키(czochralski) 법에 의해 성장되어 제조될 수 있다. The silicon wafer may be grown and manufactured by the Czochralski method.
이하, 첨부한 도면을 참조하면 본 발명에 따른 실리콘 웨이퍼를 상세히 설명하면 다음과 같다. Hereinafter, referring to the accompanying drawings, a silicon wafer according to the present invention will be described in detail.
도 1은 본 발명에 따른 실리콘 웨이퍼에서 서로 다른 결함 특성을 갖는 영역들의 배치상태를 도시한 평면도이다.1 is a plan view showing an arrangement of regions having different defect characteristics in a silicon wafer according to the present invention.
도 1을 참조하면, 본 발명에 따른 실리콘 웨이퍼는 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40)을 포함한다. 이 때, 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40) 각각은 서로 다른 결함의 특성을 갖는다. 하기에서 결함의 종류를 나타내는 용어들은, 후속 공정에 의해 실리콘 웨이퍼에 형성될 전자 회로에서 고장의 원인을 제공할 수 있는 결함들을 발견하기 위한 방법에 따라 명명되어진 것이다. Referring to FIG. 1, a silicon wafer according to the present invention includes a
도면에서는 일례로 실리콘 웨이퍼의 중심부에서부터 가장자리를 향하면서 제 1 영역(10), 제2 영역(20), 제3 영역(30), 제4 영역(40)이 순서대로 형성되는 것을 도시하였으나, 본 발명은 이에 한정되는 것이 아니고 상기 영역들이 실리콘 웨이퍼에서 공존하고 있으면 족하며, 이의 배치 상태가 다른 경우도 가능하고 이 또한 본 발명의 범위에 속한다. In the drawing, for example, the
제1 영역(10)은 실리콘 웨이퍼의 중심부에 위치하며 FPD(flow pattern defect)와 DSOD(direct surface oxide defect)가 공존하여 형성될 수 있는 영역이다. FPD는 베이컨시 결함의 일종으로 조대한 크기를 갖는 결함이다. 이에 비해 DSOD는 미세한 크기를 갖는 베이컨시(vacancy) 결함으로 고집적 반도체 소자의 제조 공정에 사용되는 웨이퍼에서도 일반적으로 큰 문제를 발생시키지 않는 것으로 알려져 있다. The
제2 영역(20)은 후속되는 반도체 공정 등에서 미세한 베이컨시 결함의 일종인 DSDO 만을 형성할 수 있는 영역이다. 따라서, 제2 영역(20)에는 조대한 베이컨시 결함의 일종인 FPD는 존재하지 않고, 미세 베이컨시 결함만이 존재하는 영역으로 일반적으로 고집적의 반도체 제작에 사용되어도 문제를 일으키지 않는 결함들이 존재하는 영역이다. 따라서, 이러한 제2 영역(20)이 넓게 분포하도록 하여 반도체 제조 공정의 수율을 향상시킬 수 있는 실리콘 웨이퍼를 형성할 수 있다. The
제3 영역(30)은 일반적으로 산화적층결함 영역으로 이루어지는 영역으로, 산화적층결함 링(oxidation-induced stacking fault ring, OiSF ring)으로 칭해지기도 한다. 실리콘 단결정 잉곳의 중심부는 실리콘간의 열전도를 통해 응고잠열을 해소하는 것과 달리 실리콘 잉곳 외주부는 표면이 기상과 바로 접하고 있어 열복사를 통해 더 쉽게 응고잠열을 해소할 수가 있으므로, 실리콘 응고계면에서의 온도구배 G[K/cm] 값이 실리콘 잉곳 중심부보다 상대적으로 높아 균일하게 미소 베이컨시 우세 결함만 존재하는 경우에도 실리콘 잉곳의 외주부에는 이러한 제3 영역(30)이 필연적으로 존재하게 된다. The
제4 영역(40)은 베이컨시 우세 무결함 영역으로 이루어지거나, 베이컨시 우세 무결함 영역과 인터스티셜(interstitial) 우세 무결함 영역이 공존하여 이루어지는 영역이다.The
이렇게 제1 영역(10), 제2 영역(20), 제3 영역(30) 및 제4 영역(40)을 포함하는 실리콘 웨이퍼는, 도 2에 도시한 것처럼 성장속도를 점진적으로 줄이면서 실리콘 단결정 잉곳을 성장시킨 후 이를 슬라이싱하여 제조할 수 있다. As described above, the silicon wafer including the
한편, 제3 영역(30)은 베이컨시 우세 무결함영역과 마찬가지로 베이컨시 농도가 임계치 이하로 존재하는 성향이 있는 무결함영역이다. 그러나, 일반적인 실리콘 웨이퍼를 반도체 제조 공정에 적용할 경우 열처리에 의해 이러한 제3 영역(30)에서 조대한 산소석출결함(일례로, 산화적층결함(oxidation-induced stacking fault defect, OiSF))이 형성되는 것으로 알려져 있다. On the other hand, the
본 발명에서는 실리콘 웨이퍼의 초기산소농도를 제어하여 이러한 조대한 산소석출결함의 발생을 방지한다. 즉, 본 발명에서는 초크랄스키 법에 의해 실리콘 단결정을 성장시키는 경우 필연적으로 발생되는 산화적층결함영역이 실리콘 웨이퍼에 넓게 존재하는 경우에도 조대한 산소석출결함을 방지할 수 있다. In the present invention, the initial oxygen concentration of the silicon wafer is controlled to prevent the occurrence of such coarse oxygen precipitation defects. That is, in the present invention, coarse oxygen precipitation defects can be prevented even when an oxidatively stacked defect region inevitably generated when growing a silicon single crystal by the Czochralski method is widely present in the silicon wafer.
이를 위하여 본 발명에서는 실리콘 웨이퍼의 초기산소농도가 9.5 ppma(parts per million atoms, New ASTM)와 실질적으로 동일하거나 이보다 작은 값을 갖는다. 본 연구결과를 토대로 살펴보면 초기산소농도가 9.5 ppma 이하인 경우에는 후속되는 소정의 반도체 제조 공정에서의 열처리를 거치는 경우에도 조대한 산소석출결함을 형성하지 않으나, 초기산소농도가 9.5 ppma를 초과하는 경우에는 후속 열처리에 의해 조대한 산소석출결함이 형성될 수 있으므로 본 발명에서는 초기산소농도를 9.5 ppma 이하로 한정하는 것이다. To this end, in the present invention, the initial oxygen concentration of the silicon wafer has a value substantially equal to or less than 9.5 ppma (parts per million atoms, New ASTM). Based on the results of this study, when the initial oxygen concentration is 9.5 ppma or less, coarse oxygen precipitation defects are not formed even after the heat treatment in a predetermined semiconductor manufacturing process, but when the initial oxygen concentration exceeds 9.5 ppma, Since coarse oxygen precipitation defects may be formed by subsequent heat treatment, the initial oxygen concentration is limited to 9.5 ppma or less in the present invention.
그리고, 실리콘이 1000 ℃ 에서 대략 4 ppma 의 산소용해도를 가짐을 감안하여 실리콘 웨이퍼의 초기산소농도는 적어도 이보다 큰 값을 가져야 한다. 초기산소농도가 4 ppma 보다 작은 값을 갖는 경우에는 금속불순물을 게터링하는 BMD(bulk micro defect)를 충분한 밀도를 갖도록 형성할 수 없기 때문이다. 이 때, 최소한 델타산소농도를 0.5 ppma 이상으로 확보하기 위하여 초기산소농도는 4.5 ppma 이상의 값을 갖는 것이 요구된다. 여기서, 델타(delta)산소농도라 함은, 초기산소농도와 실리콘 웨이퍼에 소정의 열처리를 수행한 후에 측정한 최종산소농도와의 차이를 말한다. In addition, since silicon has an oxygen solubility of approximately 4 ppma at 1000 ° C., the initial oxygen concentration of the silicon wafer should be at least greater than this. If the initial oxygen concentration is less than 4 ppma, bulk micro defects (BMD) that getter metal impurities cannot be formed to have sufficient density. At this time, in order to ensure the delta oxygen concentration at least 0.5 ppma or more, the initial oxygen concentration is required to have a value of 4.5 ppma or more. Here, the delta oxygen concentration refers to the difference between the initial oxygen concentration and the final oxygen concentration measured after performing a predetermined heat treatment on the silicon wafer.
그리고, 본 발명에 따른 실리콘 웨이퍼는 탄소가 첨가된다. 이를 위하여 일례로 탄소를 도핑하거나, 또는 선택적으로 용융된 실리콘 내에 일정한 비율의 탄소를 첨가하는 등의 방법으로 실리콘 웨이퍼에 소정의 농도가 첨가될 수 있다. 본 발명에서는 상기한 방법 이외에도 공지의 탄소 첨가 기술에 모두 적용될 수 있으며 이 또한 본 발명의 범위에 속한다. In the silicon wafer according to the present invention, carbon is added. For this purpose, a predetermined concentration may be added to the silicon wafer by, for example, doping carbon, or optionally adding a proportion of carbon into the molten silicon. In the present invention, it can be applied to all known carbon addition techniques in addition to the above-described method, which also belongs to the scope of the present invention.
실리콘 웨이퍼에 소정의 원소를 첨가하여 실리콘 웨이퍼의 품질을 향상시키 는 것이 가능한데, 이 때 첨가되는 원소가 다른 문제를 유발할 수 있으므로 이를 고려하여야 한다. 일례로 초크랄스키 법으로 성장된 실리콘 단결정에서 점결함이 산소석출에 미치는 영향에 대해 살펴보면, 질소의 경우에는 베이컨시들의 응집 시작 온도를 낮추어 산소석출 핵이 형성되는 온도 영역에서 잔류 베이컨시의 농도를 높이는 역할을 한다. 이렇게 높은 밀도의 베이컨시들은 질소와 결합하여 조대한 산소석출결함을 형성하고 결과적으로 산화적층결함을 증대시키는 문제를 일으킬 수 있다. It is possible to improve the quality of the silicon wafer by adding a predetermined element to the silicon wafer. In this case, the added element may cause other problems. For example, in the case of the silicon single crystal grown by the Czochralski method, the effect of the point defect on the oxygen precipitation is as follows. In the case of nitrogen, the concentration of residual vacancy in the temperature range where oxygen precipitation nuclei are formed is reduced by lowering the coagulation start temperature of bacon sie Height plays a role. These high density bacones combine with nitrogen to form coarse oxygen precipitation defects, resulting in increased oxidative lamination defects.
본 발명에서는 산소석출경향에는 악영향을 미치지 않으면서 게터링 능력을 향상할 수 있는 탄소 원자를 첨가한다. 즉, 탄소 원자는 결함 거동에는 영향을 미치지 않으면서 즉 산화적층결함 영역에 변화를 주지 않으면서, 직접 미세한 산소석출의 핵으로 작용하여 실리콘 웨이퍼의 벌크 내에서 산소석출물의 형성에 기여하는 역할을 한다. 이러한 산소석출물은 실리콘 웨이퍼 벌크 내에서 금속 불순물을 제거하는 게터링 사이트의 역할을 수행하게 된다. 즉, 탄소를 첨가함으로써 실리콘 웨이퍼 벌크 내에서 충분한 BMD 농도를 구현할 수 있다. In the present invention, a carbon atom capable of improving the gettering ability is added to the oxygen precipitation tendency without adversely affecting it. That is, the carbon atoms act as a nucleus of fine oxygen precipitation directly, without affecting defect behavior, that is, without changing the oxidative lamination region, thereby contributing to the formation of oxygen precipitates in the bulk of the silicon wafer. . This oxygen precipitate serves as a gettering site for removing metal impurities in the silicon wafer bulk. That is, by adding carbon, sufficient BMD concentration can be realized in the silicon wafer bulk.
이 때, 탄소는 산소석출물의 생성을 촉진하면서 반도체 제조 공정에 적용 시 허용될 수 있는 범위를 고려하여 1 × 106 내지 2.5 × 1016 개/cm3의 농도로 첨가되는 것이 바람직하다. 이 때, 본 발명에 따른 실리콘 웨이퍼의 BMD(bulk micro defect) 밀도는 1 × 106 개/cm2 과 동일하거나 큰 값을 가질 수 있다. At this time, carbon is preferably added at a concentration of 1 × 10 6 to 2.5 × 10 16 pieces / cm 3 in consideration of the allowable range for application to the semiconductor manufacturing process while promoting the generation of oxygen precipitates. At this time, the bulk micro defect (BMD) density of the silicon wafer according to the present invention may have a value equal to or greater than 1 × 10 6 holes / cm 2 .
즉, 본 발명에서는 실리콘 웨이퍼에 존재하는 초기산소농도 및 탄소 농도의 적절함 범위를 제시하여, 품질 특성에 문제가 될 수 있는 조대한 산소석출결함의 생성을 방지하면서 웨이퍼의 벌크 내에서 BMD로 작용할 수 있는 산소석출물을 증가시킬 수 있다. That is, the present invention suggests an appropriate range of the initial oxygen concentration and the carbon concentration present in the silicon wafer, thereby acting as a BMD in the bulk of the wafer while preventing generation of coarse oxygen precipitation defects that may be a problem in quality characteristics. Can increase oxygen precipitates.
또한, 본 발명에 따른 실리콘 웨이퍼는 높은 산화막 내압 특성을 가져 파워 반도체 소자의 기판으로 사용될 수 있다. 이 때, 높은 산화막 내압 특성이란 웨이퍼 상에 형성된 산화막이 절연 파괴되지 않고 게이트 절연막의 기능을 수행하면서 견딜 수 있는 게이트전압의 세기를 말하는데, 이러한 웨이퍼 산화막 내압 특성은 보통 GOI(gate oxide integrity) 평가로 확인될 수 있다. GOI 평가를 통해 반도체 소자의 불량률(fail rate)을 간접적으로 확인할 수 있다. In addition, the silicon wafer according to the present invention has a high oxide withstand voltage characteristic can be used as a substrate of the power semiconductor device. At this time, the high oxide withstand voltage characteristic refers to the strength of the gate voltage that the oxide film formed on the wafer can withstand while performing the function of the gate insulating film without dielectric breakdown. Such wafer oxide withstand voltage characteristics are usually determined by GOI (gate oxide integrity) evaluation. Can be confirmed. GOI evaluation may indirectly confirm a fail rate of the semiconductor device.
이하에서는 실험예를 통하여 본 발명을 보다 상세히 설명한다. 이러한 실험예는 본 발명을 예시하기 위한 것이며 본 발명이 이에 한정되는 것은 아니다. Hereinafter, the present invention will be described in more detail through experimental examples. These experimental examples are for illustrating the present invention and the present invention is not limited thereto.
하기의 실험예에서는 초기산소농도가 9.5 ppma 이고 탄소 농도가 1 × 1016개/cm3 인 실시예 1, 초기산소농도가 8.5 ppma 이고 탄소가 1 × 1016개/cm 3 인 실시예 2, 및 초기산소농도가 10.5 ppma 이고 탄소가 첨가되지 않는 비교예에 대하여 실험을 진행하였다. In the following experimental example, Example 1 having an initial oxygen concentration of 9.5 ppma and a carbon concentration of 1 × 10 16 atoms / cm 3 , Example 2 having an initial oxygen concentration of 8.5 ppma and carbon atoms of 1 × 10 16 atoms / cm 3 , And the initial oxygen concentration was 10.5 ppma and the experiment was conducted for a comparative example without adding carbon.
실험예 1Experimental Example 1
초크랄스키 법을 이용하여 도 2와 같이 성장속도를 저하시키면서 단결정 실리콘 잉곳을 성장시킨 후, 이를 슬라이싱하고 탄소를 도핑하여 실시예 1의 실리콘 웨이퍼를 제조하였다. 이러한 실시예 1에 따른 실리콘 웨이퍼에 서로 다른 결함을 갖는 영역에서의 산소석출경향 차이를 볼 수 있는 열처리(도 3 참조)를 수행하였다. 즉, 실리콘 웨이퍼를 N2 분위기에서 4시간 동안 800℃를 유지시킨 후 온도를 상승시켜 16시간 동안 1000℃에서 유지시킨 후 온도를 800℃까지 저하시키는 열처리를 수행하였다. Using the Czochralski method to grow a single crystal silicon ingot while reducing the growth rate as shown in FIG. 2, the silicon wafer of Example 1 was prepared by slicing it and doping with carbon. The silicon wafer according to Example 1 was subjected to a heat treatment (see FIG. 3) to see a difference in oxygen precipitation tendencies in regions having different defects. In other words, the silicon wafer was maintained at 800 ° C. for 4 hours in an N 2 atmosphere, and then heated to 1000 ° C. for 16 hours after the temperature was increased.
이러한 열처리를 수행한 실시예 1에 따른 실리콘 웨이퍼를 불산(HF) 용액에서 스트립(strip)한 후 MCLT(minority carrier life time) 스캐닝을 수행하고 이러한 MCLT 결과를 도 4에 도시하였다. After performing the heat treatment, the silicon wafer according to Example 1 was stripped from hydrofluoric acid (HF) solution, followed by MCLT (minority carrier life time) scanning, and the results of the MCLT are shown in FIG. 4.
도 4에 나타난 바와 같이, 본 발명에 따른 웨이퍼는 전 영역에 걸쳐 산소석출물이 고르게 분포하여 서로 다른 결함을 갖는 영역에서도 고른 산소석출경향을 갖는 것을 알 수 있다. 즉, 본 발명에 따른 웨이퍼는 고른 산소석출경향을 가져 이러한 웨이퍼를 이용하여 반도체 소자를 제조할 경우 우수한 품질의 반도체 소자를 제조할 수 있다. As shown in FIG. 4, it can be seen that the wafer according to the present invention has an even distribution of oxygen precipitates even in regions having different defects because oxygen precipitates are evenly distributed over the entire region. That is, the wafer according to the present invention has an even deposition tendency of oxygen can produce a semiconductor device of excellent quality when manufacturing a semiconductor device using such a wafer.
실험예 2Experimental Example 2
초크랄스키 법을 이용하여 도 2와 같이 성장속도를 저하시키면서 단결정 실리콘 잉곳을 성장시킨 후, 이를 슬라이싱하고 탄소를 도핑하여 실시예 1 및 실시예 2에 따른 실리콘 웨이퍼를 제조하였다. 이러한 실리콘 웨이퍼에 서로 다른 결함을 갖는 영역에서의 조대한 산소적층결함을 검출할 수 있는 열처리(도 5 참조)를 수행하였다. 즉, 산소 가스(O2)와 수소 가스(H2)의 혼합 가스 분위기에서 1000℃ 보다 낮은 온도를 소정의 시간 동안 유지시킨 후 온도를 1000℃ 상승시키고 1000℃에서 3 시간을 유지한다. 그리고, 온도를 1150℃ 까지 상승시킨 후 1150℃에서 110분 동안 유지한 후 800℃까지 온도를 저하시키는 열처리를 수행하였다. 그리고, 상기의 이러한 열처리를 비교예에 따른 실리콘 웨이퍼에도 수행하였다. Using the Czochralski method, single crystal silicon ingots were grown while decreasing the growth rate as shown in FIG. 2, and then sliced and doped with carbon to prepare silicon wafers according to Examples 1 and 2. The silicon wafer was subjected to a heat treatment (see FIG. 5) to detect coarse oxygen lamination defects in regions having different defects. That is, after maintaining a temperature lower than 1000 ° C. for a predetermined time in a mixed gas atmosphere of oxygen gas (O 2) and hydrogen gas (H 2) , the temperature is raised to 1000 ° C. and maintained at 1000 ° C. for 3 hours. The temperature was raised to 1150 ° C. and then maintained at 1150 ° C. for 110 minutes, followed by a heat treatment to lower the temperature to 800 ° C. The above heat treatment was also performed on the silicon wafer according to the comparative example.
이러한 열처리를 실시예 1, 실시예 2 및 실시예 3에 따른 실리콘 웨이퍼에서의 조대한 산소석출결함 농도를 표 1에 나타내었다. Table 1 shows the coarse oxygen precipitation defect concentrations in the silicon wafers according to Examples 1, 2, and 3.
그리고, 실시예 1 및 실시예 2를 제조하기 위한 실리콘 잉곳의 각 부분을 슬라이싱하여 강광도(intensity light)를 이용하여 육안으로 조대한 산소석출결함을 맵핑(mapping)하였다. 이 때, 실시예 1을 제조하기 위한 실리콘 잉곳에서 슬라이싱한 실리콘 웨이퍼를 맵핑한 결과를 도 6에 도시하였고, 상기 도 6의 P 부분에서 슬라이싱된 실리콘 웨이퍼의 DSOD 측정하여 그 결과를 도 7에 도시하였다. Then, each part of the silicon ingot for manufacturing Examples 1 and 2 was sliced and mapped coarse oxygen precipitation defects visually using intensity light. In this case, the result of mapping the silicon wafer sliced in the silicon ingot for manufacturing Example 1 is shown in Figure 6, the DSOD measurement of the sliced silicon wafer in the P portion of Figure 6 and the result is shown in Figure 7 It was.
표 1에 나타난 바와 같이, 실시예 1 및 실시예 2에 따른 실리콘 웨이퍼에서는 조대한 산소석출결함의 농도가 매우 낮은 반면 비교예에 따른 실리콘 웨이퍼서는 조대한 산소석출결함의 농도가 매우 높은 것을 알 수 있다. As shown in Table 1, the concentration of coarse oxygen precipitation defects was very low in the silicon wafers according to Examples 1 and 2, whereas the concentration of coarse oxygen precipitation defects was very high in the silicon wafer according to the comparative example. have.
또한, 도 6을 참조하면, 실시예 1의 조건을 만족하는 실리콘 웨이퍼는 산화적층결함을 검출할 수 있는 열처리를 거친 후에도 산화적층결함 영역에서 조대한 산소석출결함이 발견되지 않음을 알 수 있다. 그리고, 도 7을 참조하면, 실시예 1에 따른 실리콘 웨이퍼의 산화적층결함 영역에서는 반도체 동작에 큰 문제를 일으키지 않는 미세한 결함인 DSOD 조차 발견되지 않는 아주 우수한 특성을 가짐을 알 수 있다. 6, it can be seen that a silicon wafer satisfying the conditions of Example 1 is not found to have coarse oxygen precipitation defects in the oxidative lamination region even after a heat treatment capable of detecting oxidative lamination defects. In addition, referring to FIG. 7, it can be seen that the oxidized lamination defect region of the silicon wafer according to Example 1 has a very excellent characteristic in which even a DSOD, which is a microscopic defect that does not cause a significant problem in semiconductor operation, is not found.
이러한 결과는 실시예 2에 따른 실리콘 웨이퍼에서도 동일한 것으로 나타났다. 즉, 8.5 mmpa 의 초기산소농도를 갖는 실리콘 웨이퍼도 조대한 산소석출결함이 검출되지 않았으며 DSOD 또한 발견되지 않았다. These results were found to be the same in the silicon wafer according to Example 2. In other words, even in the silicon wafer having an initial oxygen concentration of 8.5 mmpa, coarse oxygen deposition defects were not detected and no DSOD was detected.
즉, 실시예 1 및 실시예 2에 따른 실리콘 웨이퍼는 조대한 산소석출결함을 형성하지 않는 정도의 적절한 초기산소농도를 가지기 때문에 산화적층결함 영역에서도 조대한 산소석출결함이 형성되지 않는다. 이는 초크랄스키 법에 의해 성장되어 제조된 실리콘 웨이퍼에 필연적으로 존재하는 산화적층결함 영역이 넓게 형성되는 실리콘 웨이퍼를 이용하여 반도체 소자를 제조하여도 우수한 품질을 갖는 반도체 소자를 우수한 수율로 제조할 수 있음을 의미한다. That is, since the silicon wafers according to Examples 1 and 2 have an appropriate initial oxygen concentration such that they do not form coarse oxygen precipitation defects, coarse oxygen precipitation defects are not formed even in the oxidatively stacked defect region. It is possible to manufacture a semiconductor device having excellent quality even with a high yield even if a semiconductor device is manufactured using a silicon wafer having a wide region of oxidative lamination defects inevitably present in a silicon wafer grown and manufactured by the Czochralski method. It means that there is.
실험예 3Experimental Example 3
실시예 1 및 비교예에 따른 실리콘 웨이퍼에 GOI 평가를 하고 이 결과를 도 8a 및 도 8b에 도시하였다. GOI 평가에서는 웨이퍼가 더 이상 견디지 못하고 파괴되는 임계전압(breakdown voltage, BV)의 세기를 웨이퍼 당 218 포인트에서 측정하였다. 측정된 임계전압 세기에 따라서 불량을 A 모드, B 모드, C 모드로 나누어 각 모드별로 다른 색으로 도시하였다. GOI evaluation was performed on silicon wafers according to Example 1 and Comparative Examples, and the results are shown in FIGS. 8A and 8B. In the GOI evaluation, the strength of the breakdown voltage (BV) at which the wafer was no longer tolerable and broken was measured at 218 points per wafer. According to the measured threshold voltage intensity, the failure is divided into A mode, B mode, and C mode, and is shown in a different color for each mode.
도 8a를 참조하면, 실시예 1에 따른 실리콘 웨이퍼에서는 산화적층결함 영역 에서도 전류 리크가 발생되지 않고 A 모드 또는 B 모드와 같은 심각한 불량이 보이지 않았다. 반면, 도 8b를 참조하면, 비교예에 따른 실리콘 웨이퍼에서는 산화적층결함 영역에서 전류 리크가 발생하여 A 모드 또는 B 모드와 같은 심각한 불량이 발생함을 알 수 있다. Referring to FIG. 8A, in the silicon wafer according to Example 1, current leakage does not occur even in an oxidized lamination region and no serious defects such as A mode or B mode are seen. On the other hand, referring to Figure 8b, it can be seen that in the silicon wafer according to the comparative example, a current leak occurs in the oxidized lamination defect region, causing serious defects such as A mode or B mode.
즉, 본 발명에 따른 실리콘 웨이퍼는 산화막 내압 특성이 우수하여, 이러한 실리콘 웨이퍼를 이용한 반도체 소자의 불량률을 효과적으로 저감시킬 수 있다. That is, the silicon wafer according to the present invention is excellent in the oxide pressure resistance characteristic, it is possible to effectively reduce the failure rate of the semiconductor device using such a silicon wafer.
실험예 4Experimental Example 4
실시예 1, 실시예 2 및 비교예에 따른 실리콘 웨이퍼의 BMD 밀도를 도 3에 도시한 열처리 후 각각 측정하여 이 결과를 표 2에 나타내었다. The BMD densities of the silicon wafers according to Examples 1, 2 and Comparative Examples were measured after the heat treatment shown in FIG. 3, and the results are shown in Table 2.
표 2에 나타난 바와 같이, 실시예 1 및 실시예 2에 따른 실리콘 웨이퍼의 BMD 밀도가 비교예에 따른 실리콘 웨이퍼의 BMD 밀도보다 현저히 우수한 것을 알 수 있다. 즉, 본 발명에서는 산소 석출의 핵으로 작용할 수 있는 탄소를 첨가함으로써 실리콘 웨이퍼의 벌크 내의 BMD 밀도를 향상시켜 금속 불순물등을 제거하는 게터링 능력을 향상시킬 수 있음을 알 수 있다. As shown in Table 2, it can be seen that the BMD densities of the silicon wafers according to Example 1 and Example 2 are significantly superior to the BMD densities of the silicon wafers according to the comparative example. That is, in the present invention, it can be seen that by adding carbon which can act as a nucleus for oxygen deposition, the gettering ability to remove metal impurities and the like can be improved by improving the BMD density in the bulk of the silicon wafer.
이상을 통해 본 발명에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다. Although the present invention has been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims, the detailed description of the invention, and the accompanying drawings. It is natural to belong.
이상 설명한 바와 같이 본 발명에 따른 실리콘 웨이퍼에 따르면, 적절한 초기산소농도를 가짐으로써 산화적층결함 영역이 형성되는 경우에도 산화적층결함과 같은 조대한 산소석출결함이 발생하지 않아 이러한 조대한 산소석출결함에 의해 발생할 수 있는 문제 등을 방지할 수 있다. 즉, 본 발명에 따른 실리콘 웨이퍼를 이용하여 반도체 소자를 제조하는 경우 이러한 반도체 소자의 수율을 향상시킬 수 있다. As described above, according to the silicon wafer according to the present invention, even when the oxidative lamination defect region is formed by having an appropriate initial oxygen concentration, coarse oxygen precipitation defects such as oxidative lamination defects do not occur, thereby causing such coarse oxygen precipitation defects. The problem which may arise by this can be prevented. That is, when manufacturing a semiconductor device using the silicon wafer according to the present invention it is possible to improve the yield of such a semiconductor device.
또한, 탄소가 적절한 농도로 첨가됨으로써 결함의 특성에는 악영향을 주지 않으면서 BMD 밀도를 증가시킬 수 있고 이에 따라 웨이퍼의 게터링 능력을 향상시킬 수 있다. 그리고, 본 발명에 따른 실리콘 웨이퍼는 산화막 내압 특성이 우수하여 이러한 실리콘 웨이퍼를 가지고 불량률이 적은 반도체 소자를 제조할 수 있다. In addition, the addition of carbon at an appropriate concentration can increase the BMD density without adversely affecting the properties of defects, thereby improving the gettering ability of the wafer. In addition, the silicon wafer according to the present invention has excellent oxide breakdown voltage characteristics, and thus, a semiconductor device having such a silicon wafer and having a low defect rate can be manufactured.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040111403A KR100589691B1 (en) | 2004-12-23 | 2004-12-23 | A silicon wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040111403A KR100589691B1 (en) | 2004-12-23 | 2004-12-23 | A silicon wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100589691B1 true KR100589691B1 (en) | 2006-06-19 |
Family
ID=37182773
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040111403A KR100589691B1 (en) | 2004-12-23 | 2004-12-23 | A silicon wafer |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100589691B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007078130A1 (en) | 2005-12-30 | 2007-07-12 | Lg Chem. Ltd. | Flexible display apparatus and method for producing the same |
KR101366154B1 (en) | 2012-05-23 | 2014-02-25 | 주식회사 엘지실트론 | High quality silicon monocrystalline ingot and wafer for semiconductor |
-
2004
- 2004-12-23 KR KR1020040111403A patent/KR100589691B1/en active IP Right Grant
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007078130A1 (en) | 2005-12-30 | 2007-07-12 | Lg Chem. Ltd. | Flexible display apparatus and method for producing the same |
KR101366154B1 (en) | 2012-05-23 | 2014-02-25 | 주식회사 엘지실트론 | High quality silicon monocrystalline ingot and wafer for semiconductor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733111B1 (en) | Fabrication method for pasted soi wafer and pasted soi wafer | |
KR100765343B1 (en) | Silicon single crystal wafer and production method thereof and soi warer | |
KR100581047B1 (en) | Method for producing silicon single crystal wafer and silicon single crystal wafer | |
US8231852B2 (en) | Silicon wafer and method for producing the same | |
KR101657970B1 (en) | Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device | |
KR100788988B1 (en) | Silicon single-crystal wafer for epitaxial wafer, epitaxial wafer, methods for producing them, and evaluating method | |
KR100369760B1 (en) | Method for Manufacturing a Silicon Wafer | |
KR101684873B1 (en) | Method of manufacturing silicon substrate, and silicon substrate | |
KR20050035862A (en) | High-resistance silicon wafer and process for producing the same | |
KR100319413B1 (en) | Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device | |
JP4760822B2 (en) | Epitaxial wafer manufacturing method | |
JP4013276B2 (en) | Manufacturing method of silicon epitaxial wafer | |
JP4718668B2 (en) | Epitaxial wafer manufacturing method | |
KR20040107504A (en) | Silico single crystal wafer and epitaxial wafer, and method for prodcing silicon single crystal | |
JP2018030765A (en) | Method for manufacturing silicon single crystal wafer, method for manufacturing silicon epitaxial wafer, silicon single crystal wafer and silicon epitaxial wafer | |
JP2004043256A (en) | Silicon wafer for epitaxial growth and epitaxial wafer, and method for manufacturing the same | |
KR100589691B1 (en) | A silicon wafer | |
JPH11204534A (en) | Manufacture of silicon epitaxial wafer | |
JP4089137B2 (en) | Method for producing silicon single crystal and method for producing epitaxial wafer | |
JP4570317B2 (en) | Silicon single crystal and epitaxial wafer and method for producing them | |
KR20070036804A (en) | Silicon wafer and method for manufacture thereof, and method for evaluation of silicon wafer | |
KR101464566B1 (en) | Silicon wafer | |
JPH088263A (en) | Semiconductor substrate | |
KR20040093729A (en) | Process for producing silicon single crystal layer and silicon single crystal layer | |
CN117059473A (en) | Silicon wafer and epitaxial silicon wafer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130327 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160401 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180319 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190325 Year of fee payment: 14 |