KR100589387B1

KR100589387B1 - Plasma display panel

Info

Publication number: KR100589387B1
Application number: KR1020040007674A
Authority: KR
Inventors: 최영도
Original assignee: 삼성에스디아이 주식회사
Priority date: 2004-02-05
Filing date: 2004-02-05
Publication date: 2006-06-14
Also published as: KR20050079425A

Abstract

본 발명은 방전유지전극을 구성하는 한 쌍의 전극 사이에 중간전극을 배치하고, 이러한 중간전극의 높이를 상기 방전유지전극들과 다르게 함으로써 방전유지전극 사이에 형성되는 주방전 경로 및 방전 영역을 증대시켜 발광 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.According to the present invention, an intermediate electrode is disposed between a pair of electrodes constituting the discharge sustaining electrode, and the height of the intermediate electrode is different from the discharge sustaining electrodes, thereby increasing the discharge path and the discharge region formed between the discharge sustaining electrodes. It is to provide a plasma display panel that can improve the light emitting efficiency.

본 발명의 플라즈마 디스플레이 패널은, 서로 대향 배치되는 제1 기판 및 제2 기판과; 상기 제2 기판에 형성되는 어드레스전극들과; 상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과; 상기 각 방전셀 내에 형성되는 형광체층과; 상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 한 쌍씩 대응되는 제1 전극과 제2 전극; 및 상기 제1 전극과 제2 전극 사이에 상기 각 방전셀에 대응되도록 배치되어 상기 어드레스전극과 교차하는 방향을 따라 길게 연장 형성되는 제3 전극을 포함하며, 상기 제3 전극의 높이가 상기 제1 전극 또는 제2 전극의 높이와 다르게 형성된다.The plasma display panel of the present invention comprises: a first substrate and a second substrate disposed to face each other; Address electrodes formed on the second substrate; A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells; A phosphor layer formed in each of the discharge cells; A first electrode and a second electrode extending in a direction crossing the address electrode on the first substrate and corresponding to each pair of discharge cells; And a third electrode disposed between the first electrode and the second electrode so as to correspond to each of the discharge cells, the third electrode extending along a direction crossing the address electrode, wherein the third electrode has a height of the first electrode. It is formed differently from the height of the electrode or the second electrode.

중간전극, 면방전 전극, 방전경로, 플라즈마 디스플레이Intermediate electrode, surface discharge electrode, discharge path, plasma display

Description

Plasma Display Panel {PLASMA DISPLAY PANEL}

도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다.1 is an exploded perspective view schematically showing a plasma display panel according to the present invention.

도 2a 및 도 2b는 도 1에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도로서 서로 다른 실시 예를 나타낸 것이다.2A and 2B are cross-sectional views of a part of the plasma display panel shown in FIG. 1, showing different embodiments.

도 3은 일반적인 교류형 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이다.3 is an exploded perspective view schematically illustrating a general AC plasma display panel.

도 4는 도 3에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이다.4 is a cross-sectional view of a portion of the plasma display panel shown in FIG. 3.

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 양 기판 사이의 각 방전셀에 대응되도록 배치되는 한 쌍의 방전유지전극과 중간전극이 한 쪽 기판에 형성되고 이 중간전극이 방전유지전극 사이의 주방전 경로 및 방전 영역을 크게 하는 전극구조를 갖는 플라즈마 디스플레이 패널에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plasma display panel, and more particularly, a pair of discharge sustaining electrodes and an intermediate electrode disposed on one substrate to correspond to each discharge cell between both substrates, and the intermediate electrode between the discharge sustaining electrodes. The present invention relates to a plasma display panel having an electrode structure for enlarging a discharging path and a discharge region thereof.

일반적으로 플라즈마 디스플레이 패널은 가스방전현상을 이용하여 화상을 표시하기 위한 것으로서, 표시용량, 휘도, 콘트라스트, 잔상, 시야각 등의 각종 표시 능력이 우수하여, CRT를 대체할 수 있는 장치로 각광을 받고 있다. 이 플라즈마 디스플레이 패널은 전극에 인가되는 직류 또는 교류 전압에 의하여 전극 사이에서 가스 방전이 발생하고, 여기에서 수반되는 자외선의 방사에 의하여 형광체를 여기시켜 발광하게 된다.In general, a plasma display panel is used to display an image using a gas discharge phenomenon, and is excellent in various display capacities such as display capacity, brightness, contrast, afterimage, viewing angle, etc., and thus, has been spotlighted as a device that can replace a CRT. . In the plasma display panel, a gas discharge is generated between the electrodes by a direct current or an alternating voltage applied to the electrodes, and the phosphors are excited by emission of ultraviolet rays, thereby emitting light.

도 3에는 일반적인 교류형 플라즈마 디스플레이 패널에 대한 개략적인 분해 사시도가 도시되어 있다.FIG. 3 is a schematic exploded perspective view of a typical AC plasma display panel.

이 도면을 참조하면, 전면기판(101)의 내표면에는 방전유지전극에 해당하는 공통전극(X전극)(103) 및 주사전극(Y전극)(105)이 형성되고, 배면기판(107)의 내표면에는 어드레스전극(109)이 형성된다. 상기 방전유지전극(103, 105)은 공통전극(103)과 주사전극(105)으로 한 쌍을 이루게 되며, 상기 한 쌍의 공통전극(103) 및 주사전극(105) 사이에서는 작동 시에 유지 방전이 발생한다. 이 공통전극(103) 및 주사전극(105)과 어드레스전극(109)은 전면기판(101) 및 배면기판(107)의 내표면에 각각 스트라이프 형상으로 형성되며, 전면기판(101)과 배면기판(107)이 상호 조립되었을 때 서로에 대하여 직각으로 교차하게 된다.Referring to this figure, a common electrode (X electrode) 103 and a scanning electrode (Y electrode) 105 corresponding to the discharge sustaining electrode are formed on the inner surface of the front substrate 101, and the back substrate 107 is formed. An address electrode 109 is formed on the inner surface. The discharge sustain electrodes 103 and 105 form a pair of the common electrode 103 and the scan electrode 105, and sustain discharge during operation between the pair of common electrode 103 and the scan electrode 105. This happens. The common electrode 103, the scan electrode 105, and the address electrode 109 are formed in a stripe shape on the inner surfaces of the front substrate 101 and the back substrate 107, respectively, and the front substrate 101 and the rear substrate ( When 107 are assembled together, they cross at right angles to each other.

이 전면기판(101)의 내표면에는 유전층(111)과 보호막(113)이 차례로 적층된다. 한편, 배면기판(107)에는 유전층(115)의 상부 표면에 격벽(117)이 형성되며, 격벽(117)에 의해 방전셀(119)이 형성된다. 이 방전셀(119) 내에는 네온(Ne) 및 제논(Xe) 같은 불활성 가스가 충전된다. 또한 각각의 방전셀(119)을 형성하는 격벽(117)의 내측에는 소정 부위에 형광체(121)가 도포된다. 한편, 공통전극(103) 및 주사전극(105)은 각각 투명전극(103a, 105a)과 버스전극(1034b, 105b)으로 구성 된다.On the inner surface of the front substrate 101, a dielectric layer 111 and a protective film 113 are sequentially stacked. Meanwhile, a partition wall 117 is formed on the top surface of the dielectric layer 115 on the back substrate 107, and the discharge cell 119 is formed by the partition wall 117. The discharge cell 119 is filled with an inert gas such as neon (Ne) and xenon (Xe). In addition, the phosphor 121 is coated on a predetermined portion inside the partition wall 117 that forms each discharge cell 119. The common electrode 103 and the scan electrode 105 are composed of transparent electrodes 103a and 105a and bus electrodes 1034b and 105b, respectively.

도 4에 도시된 것은 도 3에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이다.4 is a cross-sectional view of a part of the plasma display panel shown in FIG. 3.

이 도면을 참조하여 플라즈마 디스플레이 패널의 작동을 개략적으로 설명하면, 먼저 어드레스전극(109)과 주사전극(105) 각각에 어드레스전압과 스캔전압을 인가하면 그 사이에서 어드레스 방전이 일어나면서 방전셀(119) 내에 벽전하가 형성된다. 다음으로 상기 주사전극(105)과 공통전극(103) 사이에 방전유지전압을 인가하면 상기 벽전하에 의하여 형성되는 벽전압에 더하여지면서 방전개시전압을 넘어서면 상기 방전셀(119) 내에서는 유지방전이 일어나게 된다. 이러한 유지 방전 상태에서는 방전광 중에서 자외선 영역의 광들이 형광체(121)에 충돌하여 가시광선을 발광하게 되며, 그에 따라서 방전셀(119) 별로 형성되는 각각의 화소는 화상을 구현할 수 있게 된다.Referring to this figure, the operation of the plasma display panel will be described schematically. First, when an address voltage and a scan voltage are applied to each of the address electrode 109 and the scan electrode 105, an address discharge occurs between the discharge cells 119. Wall charges are formed in Next, when a discharge sustain voltage is applied between the scan electrode 105 and the common electrode 103, the discharge discharge voltage is added to the wall voltage formed by the wall charge and the discharge discharge voltage is maintained within the discharge cell 119 when the discharge start voltage is exceeded. This will happen. In this sustain discharge state, light in the ultraviolet region of the discharge light collides with the phosphor 121 to emit visible light. Accordingly, each pixel formed for each discharge cell 119 can implement an image.

방전셀(119) 내에서 형광체층(121)은 바닥과 격벽(117)의 벽면을 따라 형성되므로 가급적 방전셀(119) 전체 공간에서 균일한 방전분포를 이루는 것이 바람직하다. 그러나 상기와 같은 전극구조를 가지는 플라즈마 디스플레이 패널에서는 유지방전 시에 대략 동일 평면상에 형성되는 공통전극(103)과 주사전극(105) 사이에서 면방전이 일어나게 되므로 방전셀(119) 전체 공간을 효율적으로 활용하지 못하는 경우가 많다. 방전공간의 활용률을 높이기 위해 상기 공통전극(103)과 주사전극(105)의 간격을 넓히는 경우에는 오히려 방전개시전압이 높아져 유지방전을 일으키지 못하게 된다.Since the phosphor layer 121 is formed along the bottom and the wall surface of the partition wall 117 in the discharge cell 119, it is preferable to form a uniform discharge distribution in the entire space of the discharge cell 119. However, in the plasma display panel having the electrode structure as described above, surface discharge occurs between the common electrode 103 and the scan electrode 105 formed on substantially the same plane during the sustain discharge, thereby effectively saving the entire space of the discharge cell 119. There are many cases that can not be utilized. When the interval between the common electrode 103 and the scan electrode 105 is widened to increase the utilization of the discharge space, the discharge start voltage is increased to prevent the sustain discharge.

따라서 면방전 전극구조를 유지하면서 보다 효율적으로 방전셀(119) 내의 방전공간을 활용할 수 있는 구조가 필요하게 되었으며, 나아가 방전에 필요한 전압들을 낮출 수 있는 구조의 플라즈마 디스플레이 패널이 요구되고 있다.Therefore, there is a need for a structure that can effectively utilize the discharge space in the discharge cell 119 while maintaining the surface discharge electrode structure, and furthermore, there is a need for a plasma display panel having a structure capable of lowering voltages required for discharge.

본 발명은 상기한 바와 같은 문제점을 해결하기 위하여 창안된 것으로, 그 목적은 방전유지전극을 구성하는 한 쌍의 전극 사이에 중간전극을 배치하고, 이러한 중간전극의 높이를 상기 방전유지전극들과 다르게 함으로써 방전유지전극 사이에 형성되는 주방전 경로 및 방전 영역을 증대시켜 발광 효율을 향상시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.The present invention was devised to solve the above problems, and an object thereof is to arrange an intermediate electrode between a pair of electrodes constituting the discharge sustaining electrode, and the height of the intermediate electrode is different from that of the discharge sustaining electrodes. Accordingly, the present invention provides a plasma display panel which can improve light emission efficiency by increasing a discharge path and a discharge region formed between discharge sustaining electrodes.

본 발명의 다른 목적은 어드레스 방전에 관여하는 전극간의 거리를 짧게 함으로써 어드레싱 전압을 감소시킬 수 있는 플라즈마 디스플레이 패널을 제공하는 것이다.Another object of the present invention is to provide a plasma display panel which can reduce the addressing voltage by shortening the distance between the electrodes involved in the address discharge.

상기의 목적을 달성하기 위하여 본 발명에 따른 플라즈마 디스플레이 패널은,In order to achieve the above object, the plasma display panel according to the present invention,

서로 대향 배치되는 제1 기판 및 제2 기판과;A first substrate and a second substrate disposed to face each other;

상기 제2 기판에 형성되는 어드레스전극들과;Address electrodes formed on the second substrate;

상기 제1 기판과 제2 기판의 사이공간에 배치되어 다수의 방전셀들을 구획하는 격벽과;A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells;

상기 각 방전셀 내에 형성되는 형광체층과;A phosphor layer formed in each of the discharge cells;

상기 제1 기판에 상기 어드레스전극과 교차하는 방향을 따라 연장되면서 각 방전셀에 대응되는 제1 전극과 제2 전극; 및A first electrode and a second electrode extending in a direction crossing the address electrode on the first substrate and corresponding to each discharge cell; And

상기 제1 전극과 제2 전극 사이에 상기 각 방전셀에 대응되도록 배치되어 상기 어드레스전극과 교차하는 방향을 따라 길게 연장 형성되는 제3 전극을 포함하며,A third electrode disposed between the first electrode and the second electrode to correspond to each of the discharge cells, the third electrode extending in a direction crossing the address electrode;

상기 제3 전극의 높이가 상기 제1 전극 또는 제2 전극의 높이와 다르게 형성된다.The height of the third electrode is formed differently from the height of the first electrode or the second electrode.

상기 제3 전극의 높이는 상기 제1 전극 또는 제2 전극의 높이보다 높게 형성되는 것이 바람직하다.The height of the third electrode is preferably formed higher than the height of the first electrode or the second electrode.

상기 제3 전극은 양측의 제1 전극 또는 제2 전극보다 어드레스전극에 더 근접하는 구조로 신장 형성된다.The third electrode extends in a structure closer to the address electrode than the first electrode or the second electrode on both sides.

또한, 상기 제1 전극, 제2 전극 및 제3 전극 각각은 투명전극과 버스전극의 조합으로 이루어지고,In addition, each of the first electrode, the second electrode, and the third electrode is made of a combination of a transparent electrode and a bus electrode,

상기 제3 전극의 버스전극의 높이는 상기 제1 전극의 버스전극 또는 제2 전극의 버스전극의 높이와 다르게 형성된다.The height of the bus electrode of the third electrode is different from that of the bus electrode of the first electrode or the bus electrode of the second electrode.

상기 제3 전극의 버스전극의 높이는 상기 제1 전극의 버스전극 또는 제2 전극의 버스전극의 높이보다 높게 형성된다.The height of the bus electrode of the third electrode is higher than that of the bus electrode of the first electrode or the bus electrode of the second electrode.

상기 제3 전극의 버스전극은 양측의 상기 제1 전극의 버스전극 또는 제2 전극의 버스전극보다 상기 어드레스전극에 더 근접하는 구조로 신장 형성된다.The bus electrode of the third electrode is elongated in a structure closer to the address electrode than the bus electrode of the first electrode or the bus electrode of the second electrode on both sides.

또한, 상기 제1 기판에 상기 제1 전극, 제2 전극 및 제3 전극을 덮도록 유전 층이 더욱 형성되고,In addition, a dielectric layer is further formed on the first substrate to cover the first electrode, the second electrode, and the third electrode.

상기 유전층은 상기 제3 전극 대응부가 제1 전극 대응부 또는 제2 전극 대응부와 서로 다른 높이를 이루도록 도포된다.The dielectric layer is coated such that the third electrode counterpart has a different height from the first electrode counterpart or the second electrode counterpart.

상기 유전층은 상기 제3 전극 대응부가 상기 제1 전극 대응부 또는 제2 전극 대응부보다 높게 이루어지도록 도포된다.The dielectric layer is coated such that the third electrode counterpart is higher than the first electrode counterpart or the second electrode counterpart.

이하, 첨부한 도면을 참조하여 본 발명의 다양한 실시예를 상세하게 설명하면 다음과 같다.Hereinafter, various embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 플라즈마 디스플레이 패널을 개략적으로 도시한 분해 사시도이고, 도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 일부에 대한 단면도이다.1 is an exploded perspective view schematically illustrating a plasma display panel according to the present invention, and FIG. 2 is a cross-sectional view of a part of the plasma display panel shown in FIG. 1.

도면을 참조하면, 본 실시예에 따른 플라즈마 디스플레이 패널(이하 'PDP'라 한다)은 소정의 간격을 두고 서로 대향 배치되는 제1 기판(1)과 제2 기판(3)을 구비한다. 제2 기판(3) 상에는 제2 기판(3)의 일방향(도면의 x축 방향)을 따라 복수의 어드레스전극(5)이 형성되고, 제1 기판(1) 상에는 이 어드레스전극(5)과 직교하는 방향(도면의 y축 방향)을 따라 제1 전극(7), 제2 전극(9) 및 제3 전극(21)을 포함하는 면방전 전극들이 형성된다.Referring to the drawings, the plasma display panel according to the present embodiment (hereinafter referred to as 'PDP') includes a first substrate 1 and a second substrate 3 which are disposed to face each other at a predetermined interval. A plurality of address electrodes 5 are formed on the second substrate 3 along one direction (x-axis direction in the drawing) of the second substrate 3, and are orthogonal to the address electrodes 5 on the first substrate 1. Surface discharge electrodes including the first electrode 7, the second electrode 9, and the third electrode 21 are formed along the direction (y-axis direction in the drawing).

제1 전극(7)과 제2 전극(9)은 각 방전셀(11)에 한 쌍씩 대응되어 유지방전에 관여하므로 이들을 통칭하여 방전유지전극이라 하며, 어드레스전극(5)과 교차하는 방향을 따라 길게 연장된다. 제3 전극(21)은 제1 전극(7)과 제2 전극(9) 사이에 상기 각 방전셀(11)에 대응되도록 배치되며, 어드레스전극(5)과 교차하는 방향을 따 라 길게 연장된다.Since the first electrode 7 and the second electrode 9 correspond to each of the discharge cells 11 in pairs and are involved in sustaining discharge, these are collectively referred to as discharge sustaining electrodes, and are long along the direction crossing the address electrode 5. Is extended. The third electrode 21 is disposed between the first electrode 7 and the second electrode 9 so as to correspond to each of the discharge cells 11 and extends long along the direction crossing the address electrode 5. .

본 실시예에서 상기 제1 전극(7)과 제2 전극(9)이 주로 유지방전에 필요한 전압을 인가하기 위한 전극 역할을 하는 반면, 상기 제3 전극(21)은 주로 리셋(reset) 파형 및 스캔펄스(scan pulse) 전압을 인가하기 위한 전극 역할을 한다. 그러나 제1 전극(7), 제2 전극(9) 및 제3 전극(21)을 포함하는 면방전 전극들의 역할은 각각의 전극에 인가되는 전압 파형에 따라 그 역할을 달리할 수 있으므로 반드시 이에 국한되는 것은 아니다.In the present embodiment, the first electrode 7 and the second electrode 9 mainly serve as an electrode for applying a voltage necessary for sustain discharge, while the third electrode 21 is mainly a reset waveform and a scan. It serves as an electrode for applying a scan pulse voltage. However, the role of the surface discharge electrodes including the first electrode 7, the second electrode 9, and the third electrode 21 may vary depending on the voltage waveform applied to each electrode. It doesn't happen.

이하에서는 제1 전극(7)을 X 전극, 제2 전극(9)을 Y 전극이라고 하고, 제3 전극(21)을 중간전극인 M 전극이라고 한다.Hereinafter, the first electrode 7 is referred to as an X electrode, the second electrode 9 is referred to as a Y electrode, and the third electrode 21 is referred to as an M electrode as an intermediate electrode.

상기 제1 기판(1)에는 제1 전극(7)과 제2 전극(9)을 덮으면서 유전층(13)과 보호막(15)이 차례로 형성되고, 상기 제2 기판(3)에는 어드레스전극(5)을 덮으면서 유전층(17)이 형성된다.The dielectric layer 13 and the passivation layer 15 are sequentially formed on the first substrate 1 to cover the first electrode 7 and the second electrode 9, and the address electrode 5 is formed on the second substrate 3. ) And dielectric layer 17 is formed.

상기 제1 기판(1)과 제2 기판(3) 사이공간에는 복수의 격벽(19)이 형성되며, 이 격벽(19)들은 서로 이웃하는 어드레스전극(5)들 사이에 각각 배치되면서 어드레스전극(5)들과 나란한 방향을 따라 형성되어 플라즈마 방전에 필요한 방전셀(11)을 구획하게 된다.A plurality of barrier ribs 19 are formed in the space between the first substrate 1 and the second substrate 3, and the barrier ribs 19 are disposed between the address electrodes 5 adjacent to each other, and the address electrodes ( It is formed along the direction parallel to 5) to partition the discharge cell 11 required for the plasma discharge.

한편, 방전유지전극(7, 9)을 이루는 X 전극(7)과 Y 전극(9) 각각은 다시 투명전극(7a, 9a)과 버스전극(7b, 9b)으로 이루어진다. 여기서 투명전극(7a, 9a)은 방전셀(11) 내부에서 면방전을 일으키는 역할을 하는 것으로 개구율 확보를 위하여 투명한 소재가 사용되는 바, ITO(Indium Tin Oxide)전극이 사용될 수 있으며, 버스 전극(7b, 9b)은 이러한 투명전극(7a, 9a)의 높은 저항을 보상하여 통전성을 확보하기 위한 것으로 금속전극을 사용하는 것이 바람직하다. 이 때, 각 방전셀(11)에 대응되는 한 쌍의 버스전극(7b, 9b)은 일자형으로 서로 나란히 형성되고, 투명전극(7a, 9a)은 상기 버스전극(7b, 9b)으로부터 방전셀(11)의 중심을 향해 연장 형성되어 있다. 이러한 투명전극(7a, 9a)의 형상은 도 1에서 보는 바와 같이, 버스전극(7b, 9b)을 따라 나란한 스트라이프형으로 이루어질 수 있으며, 다른 예로 방전셀(11)마다 각각 돌출되는 돌출형으로 이루어질 수도 있다.On the other hand, each of the X electrode 7 and the Y electrode 9 constituting the discharge sustaining electrodes 7 and 9 is composed of transparent electrodes 7a and 9a and bus electrodes 7b and 9b. Here, the transparent electrodes 7a and 9a play a role of causing surface discharge in the discharge cell 11, and a transparent material is used to secure the aperture ratio. An indium tin oxide (ITO) electrode may be used, and a bus electrode ( 7b and 9b are used to compensate for the high resistance of the transparent electrodes 7a and 9a to secure electrical conduction. Preferably, metal electrodes are used. At this time, the pair of bus electrodes 7b and 9b corresponding to each of the discharge cells 11 are formed in parallel with each other in a straight line, and the transparent electrodes 7a and 9a are discharge cells (B) from the bus electrodes 7b and 9b. It extends toward the center of 11). As shown in FIG. 1, the shapes of the transparent electrodes 7a and 9a may be formed in parallel stripe shapes along the bus electrodes 7b and 9b. In another example, the transparent electrodes 7a and 9a may be formed to protrude to each discharge cell 11. It may be.

한편, M 전극(21)도 상기한 X 전극(7) 및 Y 전극(9)과 같이 투명전극(21a)과 버스전극(21b)으로 이루어진다. 투명전극(21a)은 방전셀(11) 내부에서 면방전을 일으키는 역할을 하는 것으로 개구율 확보를 위하여 투명한 소재가 사용되는 바, 일례로 ITO(Indium Tin Oxide)전극이 사용될 수 있다. 버스전극(21b)은 이러한 투명전극의 높은 저항을 보상하여 통전성을 확보하기 위한 것으로 금속전극을 사용하는 것이 바람직하다. 이 때, 각 방전셀(1)에 대응되는 버스전극(21b)은 일자형으로 서로 나란히 형성되고, 투명전극(21a)에 나란히 부착 형성되어 있다.On the other hand, the M electrode 21 also includes the transparent electrode 21a and the bus electrode 21b, similarly to the X electrode 7 and the Y electrode 9 described above. The transparent electrode 21a plays a role of causing surface discharge in the discharge cell 11, and a transparent material is used to secure the aperture ratio. For example, an indium tin oxide (ITO) electrode may be used. The bus electrode 21b compensates for the high resistance of the transparent electrode and secures electrical conduction. It is preferable to use a metal electrode. At this time, the bus electrodes 21b corresponding to the respective discharge cells 1 are formed in parallel with each other in a straight line shape, and are attached to the transparent electrodes 21a in parallel.

이 M 전극(21)은 기존의 3전극 면방전 전극 구조에 비하여, 방전유지전극(7, 9) 사이의 주방전 경로(A)를 증가시키고, 이로 인하여 방전셀(11) 내부에 보다 넓은 영역에 걸쳐 가스방전을 일으키게 한다.Compared with the conventional three-electrode surface discharge electrode structure, the M electrode 21 increases the discharging path A between the discharge sustaining electrodes 7 and 9, and thus a larger area inside the discharge cell 11. Cause a gas discharge over.

본 실시예에서 M 전극(21)은 상기 방전유지전극(7, 9)과 서로 다른 높이를 갖도록 형성되는 바, 도 1 및 도 2a, 2b에서 보는 바와 같이, M 전극(21)의 높이(B)가 X 전극(7) 및 Y 전극(9) 각각의 높이(C)보다 더 높게 형성될 수 있다. 특히 M 전극(21)의 버스전극(21b)을 X 전극(7) 또는 Y 전극(9)의 버스전극(7b, 9b)들보다 더 높게 형성함으로써 M 전극(21)의 높이(B)를 높일 수 있다. M 전극(21)의 높이를 방전유지전극(7, 9)의 높이보다 높게 형성함에 따라 이를 덮도록 형성되는 유전층(13)도 M 전극(21) 대응부와 방전유지전극(7, 9) 대응부에서 높이를 같게 하거나 다르게 형성할 수도 있다. 즉, 도 2a에 나타낸 바와 같이 각 전극들의 높이에 관계없이 전체적으로 평탄한 유전층(13)을 형성할 수도 있고, 도 2b에 도시된 바와 같이 각 전극들의 높이에 따라 그에 대응되는 유전층이 서로 다른 높이를 이루도록 형성할 수도 있다.In this embodiment, the M electrode 21 is formed to have a different height from the discharge sustaining electrodes 7 and 9, as shown in FIGS. 1 and 2A and 2B, the height B of the M electrode 21. ) May be formed higher than the height C of each of the X electrode 7 and the Y electrode 9. In particular, the height B of the M electrode 21 is increased by forming the bus electrode 21b of the M electrode 21 higher than the bus electrodes 7b and 9b of the X electrode 7 or the Y electrode 9. Can be. The dielectric layer 13 formed to cover the height of the M electrode 21 higher than the height of the discharge sustaining electrodes 7 and 9 also corresponds to the corresponding portion of the M electrode 21 and the discharge sustaining electrodes 7 and 9. The wealth may be the same height or formed differently. That is, as shown in FIG. 2A, the dielectric layer 13 may be formed as a whole irrespective of the heights of the electrodes, and as shown in FIG. 2B, the corresponding dielectric layers may have different heights according to the heights of the electrodes. It may be formed.

이와 같이 방전유지전극(7, 9)보다 높이가 높은 M 전극(21)을 상기 방전유지전극(7, 9)을 구성하는 X 전극(7)과 Y 전극(9) 사이에 형성함으로써 X, Y 전극(7, 9)간에 보다 긴 방전경로(A)를 유도할 수 있다. 이 방전경로(A)가 길어질수록 보다 긴 시간동안 방전이 유지될 수 있으며, 애노드(anode)로부터 캐소드(cathode)까지 방전이 진행됨에 따라 진공자외선(VUV) 생성에 기여하는 더 많은 여기입자들을 형성시키게 되므로 더 높은 방전효율을 낼 수 있고 휘도가 증가하게 된다.In this way, an M electrode 21 having a height higher than that of the discharge sustaining electrodes 7 and 9 is formed between the X electrode 7 and the Y electrode 9 constituting the discharge sustaining electrodes 7 and 9. Longer discharge paths A can be induced between the electrodes 7, 9. As the discharge path A becomes longer, the discharge can be maintained for a longer time, and as the discharge proceeds from the anode to the cathode, more excitons are formed which contribute to the generation of VUV. This results in higher discharge efficiency and increased brightness.

또한, 상기한 전극구조는 방전셀(11) 내부에서 상기 X 전극(7)과 Y 전극(9) 간에 형성되는 전기장을 더욱 굽어지게 형성함으로써 방전 현상을 방전셀(11)의 깊은 공간에까지 침투할 수 있게 한다. 따라서 방전 개시할 때 M 전극(21)이 없거나 M 전극(21)의 높이가 방전유지전극(7, 9)의 높이와 동일한 경우에 비하여, 상기 전극구조는 주방전 경로(A)를 증대시키고, 방전셀(11)의 더 넓은 영역에서 방전을 일으켜 발광 효율을 향상시키게 된다.In addition, the electrode structure is formed to bend the electric field formed between the X electrode 7 and the Y electrode 9 in the discharge cell 11 to further penetrate the discharge phenomenon to the deep space of the discharge cell (11). To be able. Therefore, the electrode structure increases the discharging path A when the M electrode 21 is absent or the height of the M electrode 21 is equal to the height of the discharge sustaining electrodes 7 and 9 at the start of discharge. The discharge occurs in a wider area of the discharge cell 11, thereby improving the light emission efficiency.

아울러 방전유지전극(7, 9)보다 높이가 높게 형성되는 M 전극(21)은 그 선단이 양측의 방전유지전극(7, 9)보다 어드레스전극(5)에 더 근접하여 보다 가까운 거리(D)를 형성하게 되므로 리셋전압 및 스캔전압 인가시 어드레스전극(5)에 인가되는 어드레싱 전압을 감소시킬 수 있다.In addition, the M electrode 21 having a height higher than that of the discharge sustain electrodes 7 and 9 is closer to the address electrode 5 than the discharge sustain electrodes 7 and 9 at both ends thereof, and is closer to the address D (D). Therefore, the addressing voltage applied to the address electrode 5 may be reduced when the reset voltage and the scan voltage are applied.

한편, 본 실시예에 따른 PDP에 따르면, 유지 방전 동안 M 전극(21)은 주방전에 기여도가 작기 때문에 X 전극(7)과 Y 전극(9)에 의하여 주방전이 이루어지므로 이때 유지방전전극(7, 9) 간의 케패시턴스(C)를 감소시키게 된다.On the other hand, according to the PDP according to the present embodiment, since the M electrode 21 has a small contribution to the kitchen during the sustain discharge, the kitchen discharge is performed by the X electrode 7 and the Y electrode 9, so that the sustain discharge electrode 7, 9) to reduce the capacitance (C) of the liver.

각 방전셀(11)의 X 전극(7)과 Y 전극(9) 사이에 간격(d)이 있고, 전압 V인 케패시터가 존재한다고 볼 수 있다.It can be seen that there is a gap d between the X electrode 7 and the Y electrode 9 of each discharge cell 11, and a capacitor having a voltage V exists.

전기장(E)은

이고, 면적이 A이고 유전율 ε일 때, 케패시턴스(C)는

이며, 케패시터에 저장되는 전기에너지(E)는

이므로 발광 효율η은 다음과 같다.Electric field (E)

When the area is A and the dielectric constant ε, the capacitance (C) is

The electrical energy (E) stored in the capacitor is

Therefore, luminous efficiency? Is as follows.

즉, M 전극(21)에 의하여 유지방전전극(7, 9) 사이의 간격(d)이 커지게 되고, 전기장 혹은 케패시턴스가 상기한 바와 같이 작아지게 되므로 발광 효율이 증가하게 된다.That is, the distance d between the sustain discharge electrodes 7 and 9 is increased by the M electrode 21 and the electric field or capacitance is reduced as described above, so that the luminous efficiency is increased.

이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the scope of the invention.

이상 설명한 바와 같이 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 방전유지전극 사이에 중간전극을 형성하고, 이 중간전극의 높이를 방전유지전극의 높이와 다르게 또는 높게 형성함으로써 방전유지전극 사이에 형성되는 주방전 경로 및 방전 영역을 증대시켜 방전 효율을 개선하며, 어드레싱 방전에 관여하는 중간적극과 어드레스 전극 간의 거리를 짧게 하여 어드레싱 전압을 감소시키는 효과가 있다.As described above, according to the plasma display panel according to the present invention, a kitchen is formed between the discharge sustaining electrodes by forming an intermediate electrode between the discharge sustaining electrodes and forming the height of the intermediate electrode different from or higher than the height of the discharge sustaining electrode. The discharge efficiency is improved by increasing the entire path and the discharge area, and the addressing voltage is reduced by shortening the distance between the intermediate electrode and the address electrode involved in the addressing discharge.

Claims

A first substrate and a second substrate disposed to face each other;

Address electrodes formed on the second substrate;

A partition wall disposed between the first substrate and the second substrate and partitioning a plurality of discharge cells;

A phosphor layer formed in each of the discharge cells;

A first electrode and a second electrode extending in a direction crossing the address electrode on the first substrate and corresponding to each discharge cell; And

A third electrode disposed between the first electrode and the second electrode to correspond to each of the discharge cells, the third electrode extending in a direction crossing the address electrode;

And the third electrode extends closer to the address electrode than the first electrode or the second electrode.

The method of claim 1,

And a height of the third electrode is higher than a height of the first electrode or the second electrode.

delete

The method of claim 1,

Each of the first electrode, the second electrode, and the third electrode is made of a combination of a transparent electrode and a bus electrode,

The height of the bus electrode of the third electrode is different from the height of the bus electrode of the first electrode or the bus electrode of the second electrode.

The method of claim 4, wherein

And a height of the bus electrode of the third electrode is higher than that of the bus electrode of the first electrode or the bus electrode of the second electrode.

The method of claim 4, wherein

And the bus electrode of the third electrode extends in a structure closer to the address electrode than the bus electrode of the first electrode or the bus electrode of the second electrode on both sides.

The method of claim 1,

A dielectric layer is further formed on the first substrate to cover the first electrode, the second electrode, and the third electrode.

And the dielectric layer is coated such that the third electrode counterpart has a different height from the first electrode counterpart or the second electrode counterpart.

The method of claim 7, wherein

And the dielectric layer is coated such that the third electrode counterpart is higher than the first electrode counterpart or the second electrode counterpart.